JPS61123966A - 主記憶内デ−タ転送装置 - Google Patents
主記憶内デ−タ転送装置Info
- Publication number
- JPS61123966A JPS61123966A JP24445884A JP24445884A JPS61123966A JP S61123966 A JPS61123966 A JP S61123966A JP 24445884 A JP24445884 A JP 24445884A JP 24445884 A JP24445884 A JP 24445884A JP S61123966 A JPS61123966 A JP S61123966A
- Authority
- JP
- Japan
- Prior art keywords
- data
- data transfer
- main memory
- transfer
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は電子計算機の同一の主記憶内におけるデータ転
送方式に係Ｆ）、＠に、システムの処理性向上、好適な
主記憶内データ転送方式に関する。
送方式に係Ｆ）、＠に、システムの処理性向上、好適な
主記憶内データ転送方式に関する。
従来の主記憶内のデータ転送は、対象データを必要とす
る電子計算機のプログラムが自分自身で中央処理装置の
機械命令によって転送を行なうか。
る電子計算機のプログラムが自分自身で中央処理装置の
機械命令によって転送を行なうか。
あるいは、添付資料に記載されているようなオペレーテ
ィングシステムのマクロ命令を使用し、オペレーティン
グシステムが、やはり１機械命令によシデータ転送を行
なっていた。このため、あるフロクラムがデータ転送を
行なう間、そのプログラムが中央処理装置を占有し、デ
ータ転送が終了するまで中央処理装置は常ＫＢＵ８Ｙ状
態になる。
ィングシステムのマクロ命令を使用し、オペレーティン
グシステムが、やはり１機械命令によシデータ転送を行
なっていた。このため、あるフロクラムがデータ転送を
行なう間、そのプログラムが中央処理装置を占有し、デ
ータ転送が終了するまで中央処理装置は常ＫＢＵ８Ｙ状
態になる。
これによシデータ転送処理中はシステムとして他の処理
が不可能となる欠点があった。を念、一つの機械命令で
扱うことのできるデータ長には制限があるため転送する
データの量が大きい場合プログラム自身の処理時間が非
常に長くなるという欠点もあった。（特開昭５０−１４
１２０５号）〔発明の目的〕 本発明の目的は電子計算機の同一の主記憶内データ転送
処理における中央処理装置の負荷を低減し、システムの
処理性を向上させる主記憶内データ転送方式を提供する
ことにある。
が不可能となる欠点があった。を念、一つの機械命令で
扱うことのできるデータ長には制限があるため転送する
データの量が大きい場合プログラム自身の処理時間が非
常に長くなるという欠点もあった。（特開昭５０−１４
１２０５号）〔発明の目的〕 本発明の目的は電子計算機の同一の主記憶内データ転送
処理における中央処理装置の負荷を低減し、システムの
処理性を向上させる主記憶内データ転送方式を提供する
ことにある。
主記憶間データ転送処理時の中央処理装置の負荷を低減
するため、実際のデータ転送処理に関して中央処理装置
の介在°を少なくする必要がある。
するため、実際のデータ転送処理に関して中央処理装置
の介在°を少なくする必要がある。
このため、電子計算機システムに、転送したいデータの
転送元アドレス、転送先アドレス及び転送語数等のパラ
メータを与えることで中央処理装置を介さずに、データ
転送を行なう機械を付加することにより、データ転送処
理に関する中央処理装置の負荷の軽減を可能とする。こ
れにより、データ転送中は中央処理装置は空きとなるた
めに他の処理が可能となり、システムとして処理性の向
上が実現する。
転送元アドレス、転送先アドレス及び転送語数等のパラ
メータを与えることで中央処理装置を介さずに、データ
転送を行なう機械を付加することにより、データ転送処
理に関する中央処理装置の負荷の軽減を可能とする。こ
れにより、データ転送中は中央処理装置は空きとなるた
めに他の処理が可能となり、システムとして処理性の向
上が実現する。
以下０本発明の一実施例を第１図、第２図及び第３図に
より説明する。
より説明する。
第１図においで。１は中央処理装置、２はデータ転送の
対象となる主記憶装置、３はこの主記憶装置を制御する
コントローラ、６は実際にデータ転送を行なう主記憶内
データ転送機構、７はシステムパスである。データ転送
機構６は主記憶からデータを取り込むＲＥＡＤ ＵＮ
ＩＴと主記憶へデータを書き込むＷＲＩＴＥ ＵＮＩ
Ｔの二つに大きく分けられる。データ転送機構６の中央
処理装置１に対する位置付けは、入出力機器５を制御す
る入出カプロセッサ４とほぼ同一であり、専用プロセッ
サの一つと見なせる。
対象となる主記憶装置、３はこの主記憶装置を制御する
コントローラ、６は実際にデータ転送を行なう主記憶内
データ転送機構、７はシステムパスである。データ転送
機構６は主記憶からデータを取り込むＲＥＡＤ ＵＮ
ＩＴと主記憶へデータを書き込むＷＲＩＴＥ ＵＮＩ
Ｔの二つに大きく分けられる。データ転送機構６の中央
処理装置１に対する位置付けは、入出力機器５を制御す
る入出カプロセッサ４とほぼ同一であり、専用プロセッ
サの一つと見なせる。
次に、動作例について第２図により説明する。
主記憶内データ転送を行なうプログラムは中央処理装置
１で処理され、データ転送のためのパラメータ（データ
転送元アドレス、転送先アドレス。
１で処理され、データ転送のためのパラメータ（データ
転送元アドレス、転送先アドレス。
転送語等）を設定口、これらを基に主記憶内データ転送
機構６に対し、データ転送要求を出す■。
機構６に対し、データ転送要求を出す■。
データ転送機構６は与えられたパラメータから転送元ア
ドレスを設定し転送語数分のデータを読み込み■、その
後、転送先アドレスを設定し、先に読み込んだデータを
主記憶装置２に対して書き込む■。このデータ転送の間
■、■、１はデータ転送処理に関与しないため他の処理
が可能となる。
ドレスを設定し転送語数分のデータを読み込み■、その
後、転送先アドレスを設定し、先に読み込んだデータを
主記憶装置２に対して書き込む■。このデータ転送の間
■、■、１はデータ転送処理に関与しないため他の処理
が可能となる。
データ転送機構６はデータ転送処理が終了すると中央処
理装置１に対し終了報告■を行ない、中央処理装置１は
この報告を受はデータ転送の終了処理を行ない最初のプ
ログラムに戻る。
理装置１に対し終了報告■を行ない、中央処理装置１は
この報告を受はデータ転送の終了処理を行ない最初のプ
ログラムに戻る。
次に、＠３図によシ本動作例の時間的変化について説明
−する。中央処理装置１はデータ転送機構６に対しデー
タ転送要求を出した時点［Ｆ］で転送処理から解放され
、データ転送機構がデータ転送処理を行ない■、■、終
了報告を行なう■までの時間Ａにおいて、他の処理が可
能となる。
−する。中央処理装置１はデータ転送機構６に対しデー
タ転送要求を出した時点［Ｆ］で転送処理から解放され
、データ転送機構がデータ転送処理を行ない■、■、終
了報告を行なう■までの時間Ａにおいて、他の処理が可
能となる。
この様に１本実施例によれば、データ転送中に。
中央処理装置は他の処理が可能となるため、計算機シス
テムとしての処理性の低下を防ぐことができる。
テムとしての処理性の低下を防ぐことができる。
本発明によれば、あるプログラムにおいて同一の主記憶
内におけるデータ転送を行なう場合、実際の転送処理時
間中のそのプログラムによる中央処理装置の占有を防止
することができるので、データ転送の間、中央処理装置
は他の処理の実行が可能となり、計算機システム全体と
しての処理性が向上する。
内におけるデータ転送を行なう場合、実際の転送処理時
間中のそのプログラムによる中央処理装置の占有を防止
することができるので、データ転送の間、中央処理装置
は他の処理の実行が可能となり、計算機システム全体と
しての処理性が向上する。
第１図は本発明の主記憶内データ転送機構を付加した電
子計算機の機能構成図、第２図は第１図の処理の流れを
示す図、第３図は動作別におけるタイムチャートである
。 １・・・中央処理装置、２・・・主記憶装置、３・・・
主記憶装置コントローラ、４・・・入出カプロセッサ、
５・・・入出力機器、６・・・主記憶内データ転送機構
、７・・・システムデータバス。
子計算機の機能構成図、第２図は第１図の処理の流れを
示す図、第３図は動作別におけるタイムチャートである
。 １・・・中央処理装置、２・・・主記憶装置、３・・・
主記憶装置コントローラ、４・・・入出カプロセッサ、
５・・・入出力機器、６・・・主記憶内データ転送機構
、７・・・システムデータバス。
Claims (1)
- 【特許請求の範囲】 １、中央処理装置、主記憶装置、補助記憶装置、入出力
処理装置及び入出力機器から成る電子計算機システムに
おいて、 前記主記憶装置内でのデータ転送処理を前記中央処理装
置を介さずに実行する機構を設けたことを特徴とする主
記憶内データ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24445884A JPS61123966A (ja) | 1984-11-21 | 1984-11-21 | 主記憶内デ−タ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24445884A JPS61123966A (ja) | 1984-11-21 | 1984-11-21 | 主記憶内デ−タ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61123966A true JPS61123966A (ja) | 1986-06-11 |
Family
ID=17118946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24445884A Pending JPS61123966A (ja) | 1984-11-21 | 1984-11-21 | 主記憶内デ−タ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61123966A (ja) |
-
1984
- 1984-11-21 JP JP24445884A patent/JPS61123966A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0535793B1 (en) | Method for managing data transfers in a computing system having a dual bus structure | |
| US6789183B1 (en) | Apparatus and method for activation of a digital signal processor in an idle mode for interprocessor transfer of signal groups in a digital signal processing unit | |
| US4864533A (en) | Data transfer control unit permitting data access to memory prior to completion of data transfer | |
| JPS61123966A (ja) | 主記憶内デ−タ転送装置 | |
| US6134642A (en) | Direct memory access (DMA) data transfer requiring no processor DMA support | |
| JP2669911B2 (ja) | Ｄｍａコントローラおよび情報処理システム | |
| JPS61165170A (ja) | バス制御方式 | |
| JP2643931B2 (ja) | 情報処理装置 | |
| JPH0414376B2 (ja) | ||
| JPS63118949A (ja) | 情報処理装置 | |
| JPS6240565A (ja) | メモリ制御方式 | |
| JPS59144955A (ja) | 情報処理装置 | |
| JPS6049464A (ja) | マルチプロセッサ計算機におけるプロセッサ間通信方式 | |
| JPS60159958A (ja) | デ−タ転送制御回路 | |
| JPS61101864A (ja) | プログラム制御方式 | |
| JPS60136853A (ja) | デ−タ転送方式 | |
| JPH0512114A (ja) | キヤツシユメモリ | |
| JPS63228253A (ja) | 割込み処理方式 | |
| JPS63231669A (ja) | デ−タの伝送方式 | |
| JPH0333954A (ja) | 情報処理装置 | |
| JPH0224728A (ja) | データ処理装置のセーブ処理方式 | |
| JPH04169953A (ja) | コンピュータシステム | |
| JPS61216069A (ja) | チヤネル制御方式 | |
| JPS62143158A (ja) | Ｄｍａコントロ−ラによるデ−タ転送制御方法 | |
| JPH0784969A (ja) | データ転送システム |