JPS5839982A - 電子時計 - Google Patents

電子時計

Info

Publication number
JPS5839982A
JPS5839982A JP56138737A JP13873781A JPS5839982A JP S5839982 A JPS5839982 A JP S5839982A JP 56138737 A JP56138737 A JP 56138737A JP 13873781 A JP13873781 A JP 13873781A JP S5839982 A JPS5839982 A JP S5839982A
Authority
JP
Japan
Prior art keywords
switch
output
program
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56138737A
Other languages
English (en)
Other versions
JPS634675B2 (ja
Inventor
Hiroshi Koyama
博 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Original Assignee
Tokyo Sanyo Electric Co Ltd
Sanyo Electric Co Ltd
Sanyo Denki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Sanyo Electric Co Ltd, Sanyo Electric Co Ltd, Sanyo Denki Co Ltd filed Critical Tokyo Sanyo Electric Co Ltd
Priority to JP56138737A priority Critical patent/JPS5839982A/ja
Priority to GB08224813A priority patent/GB2107494B/en
Publication of JPS5839982A publication Critical patent/JPS5839982A/ja
Priority to GB08416804A priority patent/GB2143656B/en
Publication of JPS634675B2 publication Critical patent/JPS634675B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04GELECTRONIC TIME-PIECES
    • G04G99/00Subject matter not provided for in other groups of this subclass
    • G04G99/006Electronic time-pieces using a microcomputer, e.g. for multi-function clocks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)
  • Calculators And Similar Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電子時計の回路(=関し、特1:4ビットのマ
イクロコンビ1−夕を用いたCPU方式電子時計のスイ
ッチ回路に関する。
一般:二CPU方式の電子時計を2仕様変誕の場合(ニ
ブ6グラムを記憶するROMのマスクV4Iえるのみで
外種多機能を従来のカウンタ構成に依る分鴫万式C:北
ぺiめ°C容易に実現できる利点を有する。しかし従来
のCPU方式の電子時計はト命令の処理時開を基準とし
°Cプaグラムのステップ数を数えて加算処理を行なう
ためプログラムが長く複雑となる。更C:高速で常時動
作しているため消費電流が増加し電池寿令が短縮してし
まう欠点があり、電池l電源とするクロック又は腕時計
等C二は不適当であった。また外部接纜されるスイッチ
(F)II能ハA 11 D −ORROM等(’:、
依−3−(固定的に決定されて8す、プログラムに依っ
て機能の設定及び追加が出来ないものであり、仕様変更
時に制約が生じ不都合であった。
本発明は上述した点C;鑑みて為されたも′のであり、
計時動作等を割り込み処理で行なうと共に必要なとき以
外はCPHの動作!停止させ、少な(ともスイッチ操作
(−依る割り込み処理の場合とプログラムで指定された
スイッチ操作が為された堝ラムが簡単で消費電流の少な
い電子時計を橢供Tるものである。以下図mw参照して
本発明を詳述する。
第1図は本発明の実施例を示すブロック図であり、基準
信号発生回路111.クロックジェネレータ(2)、ス
イッチ入力回路(31,状態制御回1!!(引、タイマ
ーカウンタ(51、クロノグラフカウンタ1B)、RO
M(7)、プログラムカラyり(81、スタック(9)
、インス11り&/111’L/9Xタ011.制御回
VIP11111%ALU(1m、AOC(II、RA
MQ41、デコーダ(I9及びラッチ回路aeとから構
成されるCPU万式の電子時計である。
基準信号発生口w4(1)は外部端子6二接続された水
晶振動子(I9で決定される周波数の信号を発振し、更
C二その信号を分局し°〔、所定の分局信号ンクローク
ジエネレータ(2)、スイッチ入力回路(31、タイマ
ーカウンタ(51及びクロノグラフカウンタ(6)等に
貴翰している。爽(−基準周波数発生回路(1)からは
一定時間、例えばα5秒毎に時刻計数動作を行なわせる
ための割り込み信号工NT2が出力される。
クロック!>−ネレータ(2)は基準周波数発生回路−
(1)から印加された分局信号に依りOPU動作1行な
うためのクロック信号を作成し各部に供給する。
このクロックジェネレータ12)には状態制御回WI(
41からグロック信号作成動作を停止させる停止信号0
LISTOPが印加されると共(:割り込み信号工1i
TQ、1’、2.3及びタイマー出力T工MI!1RO
UTさらには動作開始信号(3LISTAR’rが印加
されこれらの信号に依り停止した動作が再開される。
スイッチ入力口WI1131は外部端子M1〜M4及び
81〜Sav有し、各外部端子に接続されたエイツtの
チャタリング防止及びスイッチの開閉データの取り込み
を行なうものであり、そのデータは各々データバスDB
に送出される。特に外部端子Sm〜S4に接続されたス
イッチの開閉は状態制御回l111+31のスイッチ制
@信号swcoNで指定Tることができ1、指定声れた
エイツ・千の開閉に依り動作開始信号0LKS’!’A
RTY出力することができる。更に外部端子St〜S4
に接続されたスイッチの閉成に依り割り込み信号1BI
T3%−出力することもできる。またクロノグラフモー
ドに於い°Cは端子S1及びSmに接続されたスイッチ
の開閉に依りクロノグラフカウンタ(6)のスター、ト
、ラップ及びストップを制御するクロノグラフ制御信号
CFIRCONv出力する。
状m制御回路(41はインストラクションパスより1二
送出されるプログラムに依9て制御され、各種モードに
於ける各部回路の状態を制御する−ものであり、スイッ
チ入力回路131!制御Tるスイッチ制御信号S W 
CON、タイマーカウンタ(51のリセット、スタート
及びタイマ一時間の選択等vf’rなうタイマー制御信
号T工M、CON及びクロックジェネレータ(2)の動
作を停止させる停止信号CLKSTOP%v出力する。
更にランプV接続するための外部端子LA・MP及びア
ラーム音発生装置に接続される外部端子ALMが設けら
れ°Cいる。
タイマーカウンタ慢1はインストラクνロンパスよりに
送出されたプログラムに依ってタイマ一時間を設定する
ことができ、タイマ一時間が経過するとクロックジェネ
レータ(2)の動作を開始させる信号T工MffiRO
UT′Ik出力する。クロノゲラフカ9ンタ161は’
/10111秒及び噌/、。秒まで計数するカウンタで
ありs ’Z1゜秒毎1;割り込み信号工NT1を出力
する。またクロノグラフカウンタ(6)のカウント内容
はクロノデータバスCDBY介し°Cデコーダ051(
二印加される。
ROM(71は1390X14ビツトから成り、計時動
作及び各部制御等1行なうためのプログラムが固定的に
書き込まれたものであり゛、11ビツトのプロゲラ“ム
カウン、り(8)に依って指定されるアドレ刈−畳き込
まれた14ビツトから成る命令コー′FY(ンストラク
シ嘗ンレジスタ0(Iに出力Tる。
イシストラクシ謬ンレジスタO(IはROM(7)から
出力された命令コードを記憶しインストラクシ嘗ンパス
IBに出力する。プログラムカウンタ(81は1命令の
処理が済むと次のアドレスあるいはジ、ヤンブ制御信号
を受けてジャンプ先のアドレス信号tROM(71に出
力する。スタック(9)は8レベルの容置を有し、割り
込み処理あるいはサブルーチンへ移行する場合にプログ
ラムカウンタ(8)の内容に1が加算されたものを記憶
する。しかしクロックジェネレータ(21の動作l停止
Tるための命令’sap’が実行された後、割り込み処
理を行なう場合口はプログラムカウンタ(8)の内容は
そのままスタック(9)に記憶され、割り込み処理終了
後は再びクロックの停止命令′″sap”がアドレスさ
れて実行される。
RAM0Jは84×4ビツトから成り、現在時刻アラー
ム時刻、タイマ一時刻等のデータが所定の領域に記憶さ
れる。RAM一番のアドレスはインエトラクシ1ンに依
つ°C指定され、送出令命あるいは書き込み命令に依り
、指定されたアドレスに記憶されたデータをデータバス
DBに送出し、あるいはデータバスDBに送出されたデ
ータを指定されたアドレスに記憶する。A’LU(1m
はデータバスDBに送出されたデータを入力し、加減算
等の処理を行ないその結果’5 A Ocast二紀憶
さ記憶再びデータ゛パスDBに送出する。  − デコーダ09及びラッチ回WIeeは表示回路Vll成
し、デコーダ051は印加−された4ビツトのデータを
表示のための7個のセグメント信号に変換しセグメント
パスSBIm出力する。ラッチ回@(Ieはセグメント
パスSBに出力されたセグメント信号を記憶保持し外部
端子aNfに出力するものであり、表示要素の数だけ設
けられている。変換されたセグメント信号をどのラッチ
回路(lsに記憶させるかはプログラムに依って指定さ
れるものあり、例えば現在時刻の秒の第1桁目のデータ
!変換した場合には、そめ秒の第1桁目を表示すべき表
示素子に対応するラッチ回liI!a・tプログラムで
指定する一万デコーダaSにはデータバXDBの他にク
ロノグラフカヴンタ46)からの出力クロノデータパス
ODBが印加され°(8す、プログラムに依?てデータ
バスDBあるい嬬りロノデータバX(3DBのいずれか
t切り換え選択7きる。
制御回11uttイyjL)ラクシ膠ンバスよりに送出
されたROM(7)の命令を解読し、その命令に相当す
る動作を行なわせるため(;各回@をクロックジェネレ
ータ(2)から出力されるタイミング信号で制御するも
のであり、更に割り込み信号工NT0゜1.2.3が出
力された時その割り込みに対応した処llv行なう様プ
ログラムカラyり(8)及びROM(7)を制御する。
第2図繻第、1図6=示されたスイッチ入力回路(31
の一部回路図である。外部端子fit、〜S4は各々全
く同じ回路構成である入力回路−〜なυに接続され外部
端子S噛〜S41;はエイッ?SW1〜SWaカーM!
観される。入力回路a−〜121は各々チャタラング防
止回II@、NORグー)凶、ラップ回路(2)@、イ
5yパータ@展びNORゲート@鴨から構成され′〔い
る、チャタ9yグ紡止I!路(2)はHANDゲート(
至)cat’介して印加される基準信号発生口′l11
111からの分周出力φ10に依り%エイツ?SW*〜
SW4の開閉峙生じるtヤタタνグを除去し、その信号
をNORゲート@に印加Tると共1:各々NARDゲー
ト@口も印加Tる。1iANDゲート(2)の出力が印
加されたD−77(Dタイプフリップフロップ)(2)
のQ出力HNORゲート■に印加され、各チャタ9yグ
防止回路Oの信号を遅延させてNORゲート−から出力
させる。NORゲート@の出力はトランスミツV璽νゲ
ート@を介し°CデータバスDBの各ビットDBQ1、
DBl、DB2及びDBSに接−されるーラツテ回WI
124とNORゲート■はスイッチεW1〜8W4が1
lSvi、8れたとき動作し、またラッテ回路■とNO
Rゲート−はスイッチSW1〜81aが開成されたとき
動作するが、この動作は参ツチ回路−一の璽セット端子
Rに印加される状態制御回路(41からのスイッチ動作
指定信号S@〜S4またラッテ回路12#■には1iA
NDゲート@l31t−介して分間出力φ10が印加さ
れる。NORゲート(2)@の各出力fiNORゲート
(2)に印加され、NORゲート−の出力はNA11D
ゲート凶に印加され−C分鴫出力φ101’制御すると
共ζニインパータCav介して動作開始信号(!LKS
TARTとし−Cりaツクジェネレータ(21に印加さ
れる。
−万割り込み発生日wICfaはエイツ?SW1〜SW
4のいずれかが閉成されたとき割り込み信号出力可能状
態であれはセットされ、その出力がインバータ■を介し
゛(WANDゲート(至)及びNORゲート面を制御す
るFF(フタツブフロップ)(至)と、NANDゲート
−から出力された信号を切り出すラッチ回路−及びNO
Rゲート−と、NORゲー)−の出力に依ってセットさ
れ割り込み姿求であることを記憶し割り込み信号工11
T5v出力するFF−と1割り込み信号出力可能状態及
びスイッチデータの出力禁止であるかも記憶下るFFg
43とから構成される。
次tJG2図に示された回−路の動作を説明する。
先ずNORゲート(至)の出力が11′であると動作開
始信号0LKSTARTはa 、6でありクロックジェ
ネレータ+21の動作開始を指令し°Cいない。またス
イッチデータ保持解除信号5−RISI’li’″11
1あると分局出力φ10はNANDゲート■31t’介
し°C出力され、ラッチ回FIII(24■−及びD−
FF(至)のクロック端子φにクロックw@@L゛Cい
る。
−万割り込み発生回路−がセット状態にない場合はイシ
パータ艶の出力“0@がNORゲート+51:、印加さ
れる。そこで例えばスイッチSW1が閉成され外部端子
S1にVDD レベル即ち1ぜが印加されると、チャタ
リング防止回Fs■の出力は 1から60′″になり、
WANDゲート■の出力は111となる。D−FF@1
9は分局出力φ1oの1−期連れて反転し出力Q、 0
”を1ilORゲートのに印加する。
mOW″となった出力1(二依りNORゲート面は導通
し、スイッチSW1が閉成されたことを示す信号“11
を出力する。このとき、ラッチ回路例のリセット端子R
(−、印加されるスイッチ動作指定信号51UPが11
″″であるとき、即ちスイッチSW+の閉成が指定され
Cいないときは、ラッチ回w4@はリセットされたまま
でありNORゲート0の出力はm011である。またラ
ッチ回5(2)のスイッチ動作指定信号S唱DOWNが
“0′″であつ°(もラッチ回路6及びNORゲート@
以入力信号の立ち下がり時に動作するものであるからc
あ時filiORゲート(至)の出力は“0°である。
よってNORゲート(至)の出力は“1′″のままであ
り動作開始信号0LKSTARTは出力されない。一方
スイッチ動作指定信号51UPが0@であるとき、イン
バータ@を介してNORゲート面の出力の反転信号が印
加されたラッチ回路@の出力Qは 0となつCいるため
NORゲート面からは11″が出力される。より°(N
ORゲ・−トーの出力繻“0°となり、動作開始信号0
LKSTAT@1”が出力され、クロックジェネレータ
(21の動作が停止している場合舊;嬬動作が再開され
る。i[g=MORゲート−の出力60−はWANDゲ
ー■4;於いて分同出力φ10t’il断するので?ヤ
タツング防止回路ロ、D−FF(2)反びラッテ回路−
(至)の動作は停止し、そのままの状II即ちスイッチ
データが保持車れる。クロックジー率レータ(21の動
作開始に依り第1図に示されたROM(7)のプログラ
ム線光に進み、そのプログラム中のスイッチデータの入
力命令が実行されるとトランスミツシ曹ンゲート(至)
が開かれ、スイッチデータがデータバスDBに送出され
る。
スイッチデータの保持を解除Tる信号S−RεSETに
0 となるパルスが出力されるとNANDゲートωの出
力はm1′1となる。この信号に依りラッチ回路のは反
転しQ出カV@げとするためNORゲート面の出力は°
0′″となる。より・(NORゲート(至)の出力は1
11となり動作開始信号CL KSTARTはgomと
なると共にMAIDゲート■は分周比カφ10v通過さ
せる。
エイッ?SW1 が開成された場合にはチャタリング防
止回路Oの出力に′″0′″から1′″となり、NOB
ゲートロの出方は1′″から10′となる。前述した如
くラッチ回路■にスイッチ動作指定信号BIDOWN’
0’が印加されていればNORゲート面の出力は′11
′となり、動作開始信号Ol、l5TART”1“が出
力されると共ζ;スイッチデータが保持される。
このIIにクツ9回路四■のリセット端子R(二印加さ
れるスイッチ指定信号S1〜54UP及びS1〜84 
DOWNv遥沢Tることに依りスイッチ動作の指定を設
定することができ、指定されたスイッチ動作カ行なわれ
たときクロックvILネレータ(21の動作を開始させ
ることができる。尚スイッチ指定信号Ss〜54UP及
びS1〜54DOWNは状態制御回路(1二そめ信号の
数だけ設けられたFF(ブツツプフロツプ)の出力が用
いられ、また七Tると下位8ビツトのデータに依すセッ
トされる一方エイツ’y−swt〜SWaのいずれかの
スイッチの閉成Cコ依り割り込み処理を行なうこともで
きる。
即ち割り込みとするための命令が実行されると割り込み
セット信号5WLOOICに“D′″のパルスが生じる
。この信号5WLOOKH依りFP@はセットされ、そ
の出力可はIIO′となり、NORゲート−の出力は1
 となる。61°が印加された??(至)はセットされ
インバータ鋤の出力v11111としゲート@’tll
断する。この状態でスイッチSWz〜SW4 のいずれ
かが閉成されるとNANDゲート−の出力はa1′″と
なるが、チャタラング防止回路@の出力はNOHゲート
■からは出力されない。
NAND−r−)−の出力が′″1″″となること(二
値つ−(N A N Dゲート−の出力に′″0″とな
りラッチ回w4−及びNORゲート−はその立ち下がり
を切り出しIFF@(:’1″′のパルスを印加する。
FF−はこのパルスに依ってセットされ出力、即ち割り
込−′″0−;依ってクロ會りe!ネレータ(2)の動
作は再潰し、所定の割り込み処理が為される。また割り
込みが受付けられるとリセット信号I N ’I”S 
R?!!8]eTが”1”トなるパルスが生じラッチ回
W4−及びPIF@−がリセットされる。一方FFII
Iのツセツ)はスイッチS W s NB y 4 v
開成したときにD−FF@の出力Q及び1iAliDゲ
ート−の出力が印加されたNORゲート−の出力が′1
′″となるととに依って為される・ また割り込み発生回洛鴫は命令に依って強制的に割り込
みをかけることもできる0割り込み要求の命令が実行さ
れると割り込み要求信号工NT3RIQ。
′0′″が出力され、インパーターを介してFF−tセ
ットし割り込み信号工M T l ”Q@を出力させる
−万割り込み発生回路−がセット状態にあれはyyaa
st−ツセツ)Tる。この割り込み要求命令が実行され
るのは例えばアラーム発音中にモードチェンジ等が行な
われた場合に強制的に割り込みtかけアラーム奮を停止
84にるときζ;用いられる。
第3図及び第4図はROM (71に書き込まれるプ因
に示されたブロック図の全体的な動作を説明する・ 先ず電源が印加されるとイニシキ是クリアが働き各回路
はリセットされ、プログラムカラνり(81はROM(
7)のO番地を指定する。Q番地からは初期設定のため
のプログラムが書き込まれて糞り、このプログラムの実
行に依りRAMQJ内には“0゜あるいは所定のデータ
が記憶され初期設定がされる6次(:モード?エツジの
プログラムが実行される。このプログラムはスイッチ入
力回路+31からスイッチの開閉な示Tデータをデータ
バスDBv介し°C入力し、そのデータの内容4=依り
現在時刻モード、アラームモード、タイマーモードある
いはクロノグラフモード[に他の機能が設けられCいれ
ばそのモードのいずれかが選択され°〔いるのかを判定
し、各モードに対応するRAM(14内のフラッグをセ
ットする。そして選択されたプログラムが書き込まれた
ROM(77の所定アドレスを指定しそこへプログラム
はジャンプする。本実施例ではモード選択を外部端子M
 s −JM 4及びS4に接続されたスイッチ(この
スイッチを各々MSIA−1#1484及び8Waとす
る)で行ない、また外部端子81〜Smに!1lPII
されたスイッチCこのスイッチvSW←J3Wsとする
)で修正の実行、ランプ点灯及びアラーム音停止を行な
う様プログラムされ°Cいる。しかし2個〜4個程度の
任意のスイッチを用いてモード選択あるいはその他の動
作を行なわセる様はすることはプログラムの変−夏で容
易1z出来る。またモードが変わったとき、アラーム発
音中であれば割り込み要求信号1B1T3REQY出力
させ、割り込み処理工NT3に依りアラーム音Y停止さ
せる現在時刻モードの場合、先、ず現在時刻表示が行な
われる。これはRAM(141のアドレス指定、ができ
る表示命令(:依ってRAMQ41内の所定アドレス(
二各桁毎痙;記憶された秒、分、時、月、日、曙等を順
次アドレスして1、そのデータ音データバスDBに送出
させ、デコーダ6sで変換さ5れたセグメント声量な表
示すべきラッテ回WIa引二記憶させる。このときデコ
ーダ0りには予めデータバスDBが接続される機に命令
で制御して翼(。特に時の表示の場合C;は12時間表
示あるいは24時間表示のいずれが選択されているかW
判定し、その表示に合った処JIt−行ないその結果t
デコーダOsに印加して表示する。−1曜日表示の場合
にはデコーダOsの機能【曜日変換用に命令で切り換え
てから曜日のデータを印加する。ラッチ回路a・は記憶
されたセグメント信号Y次に新しいセグメントデータが
書き変えられるまで外部端子a−2に出力し続けるので
クロックジェネレータ(2)の動作が停止しCも表示は
為される。
上述のI!(、表示が行なわれると1次にRAMQ41
内の修正モードであるか否かを示すフラッグの判定を行
ない、通常表示モードであればスイッチSW1の閉成、
修正モードであればスイッチSW1〜墨の閉成を設定す
る。即ちこ°の命令の実行C二値り状態制御回路(41
ニスイッチ制御、信号5WCONva力・しスイッチ入
力回路(31v制御し゛C指定されたスイッチの指定さ
れた動作、即ちスイッチSWzの閉成あるいはスイッチ
SWI〜暴の閉成が為されたときだけ動作開始信号0.
LKSTARTが出力されるIIg=制御子制御スイッ
チの設定が完了すると次εニクロツクVエネレータ(2
)の動作W停止させるための命令”sop”が実行され
る。この前会コードがインストラクννンバスよりl−
、送出され状態制御回路(4)に印加され゛ると状態制
御回@ (41は停止信号cjLK8TOPt#出力し
、クロックジェネレータ(21内のプリップフロップt
セットする=このプリップフロップのセラ)署二値り基
準信号発生回路凰11からの分鴫信号t′遮断しり7−
ラムクロツクの発生が停止される。従ってプログラムの
実行は停止会゛令’sep’″のまま次に進まず、プロ
ゲラ°ムに依る動作は丁・べて停止している。よってこ
の間はシステム(;流れる電流は激減する。
再びクロック・psネレータ(2)の動作が開始される
のは指定されたスイ・ツテの動作が為された場合割り込
み要求工11TQ、1.2.Sがあった場合及びタイマ
ーカウンタ(53が力9ントアツプした場合1あり、ク
ロックジェネレータ(2)のプリッププロップはそれら
の信号でリセットされる。割り込みの場合&:はグロツ
クジ輿ネレ゛−タ(21の動作fill始するが、プロ
ゲラ5ムカウンタ(81の内容即ち停止命令”sep′
″をアドレスする内容がスタック(9)にプロプラム ク(9)C;退避したアドレスがt≠V字カウyり18
)にセットされるため再び停止命令 SCP が実行さ
れ動作が停止する。−万指定されたスイッチの動作が為
されるとスイッチ入力回路(3)は動作開始信号0LK
STAR’I’v出力し、またタイマーカ9ンタ(6(
はカウントアツプするとタイマ′−出力T工MICRO
UTv出力する。これら出力に依りタロツクジエネレ=
り(2)のフリップフロップは゛リセットされ動作が再
開し、プログラムは次に進む二次のプ台グラムはRAM
(141内のモードチェンジフラッグを調ベモードチェ
ンジ要求があるか否か判定する。モードチェンジ要求な
らば前述したモニドチェンジのプログラムにジャンプし
、要求が′ないならば次のプルログラムに進む。モード
チェンジフラッグをセットあるいはリセットTるのは割
り込み処mxsToで行なわれる。IN ’r O,は
後述するが、モードを選択するスイッチMS1−&4S
4及びSW4の状態を定期的゛(:調ペモ゛−ドチェン
ジならばそのフラ゛ッグv”1”!:L、、タイマー゛
力゛ウンf” 453 t’スター)8+”(いる。従
ってモードチェンジ要求のときCニタイマー出力T工M
!iROUTv用いてクロックジェネレータ(2)v動
作させモード?エンvv行なうのである。
−1モードチェンジ要求がない場合は指定されたスイッ
チの動作が為された場合であり、次のプログラムζ;依
っ゛〔修正モードであるか否か、スイッチSVN〜SW
iのいずれが閉成されたかt判定しその操作に対応する
処理を行なう。例えば通常上I、AMPv”1’&L、
次の命令でx4y?5W1(D開成を指定しクロックの
停止自生@sap”v実行する。そしてスイッチsW1
が開成されると前述の如く動作が再び開始し、ランプ消
灯の命令が実行され、再びスイッチ設定のプログラムに
ジャンプする。また修正モードに於いてスイッチBWI
が閉成された場合にはRAMIJ内に記憶された秒のデ
ータな“0′″に書き変える。Cのとき29秒か60秒
かを判定してsO秒以上であれば桁上げ処Ilv行なう
。スイッチSftあるいはスイ ツナ8Wi#1閉成さ
れた場合にはRAM@41内の時あるいは分tAI、U
fillj:lii送し11に加算し再びRAMQ41
に曹き込む。更にエイツ?SW1あるいはSWsが閉成
され続けられている場合C二は早送り修正とする。この
場合C;もスイッチ動作の指定とクロックの動作停止命
令’sap″を用いて行う。即ち、タイマーカ? y 
f 15JV 1秒に設定し°(スタートさせ次にスイ
ッチSWs及びSWり開FILY指定した後停止命令“
scp” v実行Tる。従ってクロックジェネレータ1
2)が動作開゛始するのはスイッチSW1あるいはSW
肋XIIIEされた場合とタイマーカウンタ(5)が1
秒計数した場合1あり、動作開始後のプログラムでスイ
ッチSWxあるいは5w5v判定することに依り一定時
間閉成されていたか否かが判別でき、閉暁の場合にはR
AMIJ内の時あるいは分に1v加算した後タイヤ−カ
ラνり(51(:250w5v設定し再びスイッチSW
x及びfEWsの開成を指定するプログラムーージャン
プする。これに依り250m5毎にエイツIPsWIあ
るいにSW功!開成されるまで加算され早送りされる。
この修正のプログラムに於いて1秒のリセット、分ある
いは時の加算処理が行なわれると表示命令に依っ−C修
正されたデータが直ちにデータバスDBに送出され表示
されるx4ッ?SW!及び5Wsbt@成されると修正
のプログラムから前述したスイッチ設定のプログラムに
ジャンプTる。
アラームモード、タイマーモード及びクロノグラフモー
ドも前述の現在特開モードと同様のパターンでプログラ
ムされている。
アラームモードC7jると表示命令に依っ−cRAMa
−のアラーム時刻の記憶されているアドレスを桁毎に順
次指定し表示する。スイッチの指定はアラーム設定モー
ドで#tスエイチSW<〜易の閉成を指定し、アラーム
表示モードではスイッチSW噛の閉*V指定し、動作停
止命令@sap’″を実行Tる。
そ−ド?エンジ要求がな′(指定されたスイッチの閉成
が為されるとタイマ一時刻設定、表示及びランプ点滅プ
ログラムτ;進む。アラームそ−ドの場合スイッチSW
1が閉成されるとアラーム設定モードフあつ°(もラン
プ点灯命令、スイッチSW1の開成指定及び動作停止命
令“sap”が実行され、動作開始後ランプ消灯命令を
実行することC:依りランプの点灯及び消灯が為される
。一方エイッチSWm支はSWsが閉成された場合#求
アラーム時刻設定モードであり、アラーム時刻の分又は
時の設定が為される。このプログラムは現在特開の修正
プログラムと同じものが用いられ、加算処理を行なうプ
ログラムv−y″ブルーテンとし、アラーム時刻の時又
に分を記憶TるRAM94のアドレスを指定する様プロ
グラムして8く。もちろん設定された内容は直ちに表示
命令で表示される。
タイマーモードの場合も同様にタイマ一時間表示プログ
ラム、スイッチ設定プログラム及び動作停止命令′″s
ap”が順次実行される。この場合のタイマーはタイマ
ーカラνり(5;ではな(、RAM114内(二記憶さ
れた秒1分、時のタイマーである。
従りて表示命令はRAM114内のタイマーモードレス
する。タイマーモードの場合には修正モードは無く、エ
イツを設定のときにはアラーム音発生を行なうか否かt
判定し、アラーム音発生するときはスイッチ5WtNs
Wiの閉成を設定し、アラーム奮の発生をしないときは
スイッチSWsの閉成のみt設定する。動作が再開して
モードチェンジがなければプログラムはタイマ一時間設
定、表示、スタート、ストップ及びランプ点滅プログラ
ムに進ム、スイッチSW+が閉成されたときアラーム青
な発生しないモードであればランプの点灯反び消灯v4
在時刻モード、アラームモードの場合と同様にランプ点
滅プログラムで行なう、−万アラームft’発生するモ
ードでスイッチSWm又はSW功1閉成されると分又は
時が修正プログラムに依って修正される。またアラーム
ft’発生ずるモードでスイッチSW1が閉成されると
、タイマーがセットされている場合にはタイマースター
ト用のフラッグgRAMQJ内にセットし、タイマーが
セットされていない場合C二は何も行なわずにスイッチ
設定値;ジャンプする。
クロノグラフモードの場合のクロノ表示は先ずRAM(
1−内のクロノグラフ時間の17.。秒、秒、分、時を
順次表示命令で表示し、更にデータバスDBとクロノデ
ータバスODBの切り換え命令でデコーダ051にクロ
ノデータバスCDB−@切り換える仁と砿;依り、クロ
ノグラフカウンタ(63の噛/、。。秒のデータが表示
される。この様に直接唱/、。。秒のデータヲテコーダ
a9に印加するのはプログラムで桁毎に表示を行なっC
いたのでは処理時間が長く14゜。秒のデータに追従す
ることができず正41な表示力できないからである。
スイッチ設定でにスイッチSW1’及び2の閉成が設定
される。メイン’y−swt又は!が閉成されると動作
が開始し”Cプログラムが先に進むが、クロノグラフそ
−ドの場合にはプログラムとは無関係にスイッチ入力回
路(31からクロノグラフ制御信号0HR(3ONが出
力されクロノグラフカウンタ(6)を制御Tる。即ちス
イッチSW1の閉成で出力されるクロノグラフ制御信号
OHR00Nに依りクロノグラフカウンタ16)内のス
タート及びストップを制御Tるフリッププロップがセッ
ト又はリセットされ、メイン?SWxの閉成で出力され
るクロノグラフ制御信号0HRCONはグロノデータバ
スODBがデコーダO!9に印加される様に切り換え、
更C二そのデータの変換されたセグメント信号を所定の
ラツチ回路組@−二記憶さセること舊;依り’/100
秒のラップを表示させ、またラップフラッグ用のフリッ
ププロップtセットする。
−1プログラムはクロノグラフカラνり田)がスタート
し°Cいるか否か、またラップ状態にあるか否かをクロ
ノグラフカラνり籠6)内の制御用プリップフロップ及
びラップフラッグ用のプリップフロップを調ぺ、RAM
1lJ内のりaノストップフラッグ及びラップフラッグ
Vセツト又はリセットする鉋にラップ状態に於い°Cス
イッチSW1が閉成されたと・きはRAM114内のク
ロノグラフのデータv9セットする。このプログラムの
終りにRAM(14内のクロノグラフデータを表示命令
で表示し、スイッチ設定Cニジャyプする。尚クロノグ
ラフカラyり(6)から、/秒毎口出力される割り込み
信号工NT唱0 1砿二依りRAM0J内内のクロノグラフ時間りa;加
算処理が為される・ 第3図ζ;示された割り込み処理INToは一定時間例
えば6L5fllB毎礪二かかるものであり、スイッチ
M S I −M S 4及びSW4のサンプリングン
行なう0MJJちスイッチMS唱−MSa及びSWaの
データをスイッチ入力回路(8)から入力してRAMQ
4内に配憶させ、N回にすシブリングしたデータと比較
する。その結果変化が無い場合はRAM0J内内のモー
ドfsyシフラッグをリセットしてメインプログ9A(
:、!lターンし、変化がある場合にはモートチ37ジ
フラツグtセツトし且つタイマーカウンタ15j1k 
S 2 m sにセットしスタートさせてリターンTる
割り込み処理工NT1はクロノグラフカウンタ(6)が
スタートし°Cいるとき唱4゜秒毎にかかるものである
。この処理はRAM0J内のクロノグラフデータの14
゜秒データに1v加算し、キャリーがあればクロノグラ
フの秒データに桁上げし爽にキャリーがあれはその上位
桁にと順次桁上げ処理を行なう0次6;クロノ豐−ドで
且つラップ状態でなければクロノグラフのデータな表示
命令で表示しメインプログラムにリターンする。
割り込み処理工11T2は〃秒毎に基準信号発生回路(
凰)からかかるものであり、計時処理等を行なう、先ず
RAM@4内の〃秒フラープグのデータtALUOIに
取り込み1v加算し、その結果“11であるが12″″
であるか判定する。a1′″1あればメインプログラム
にリターンする。128のときはμ秒フラッグに“0′
″を入れ、タイマー処理を行なう。
タイマー処理はタイマーがスタートしている場合のみ実
行され、スタートしている場合にはRAMa−内のタイ
マーデータの秒から1v減算し、ボローがあればl!(
二重位桁から1v減算し【ポロー処理を行なう。またそ
の結果、秒、分、時が丁ぺてa01″になったか判定し
101であれはアラーム発14令及び割り込みニジTs
のセット令命を実行しアラーム雪の発生を外部端子AL
Mに出力し、そし°Cスイッチ入力回路(81からの割
り込み信号工Nで3の発生を可能とする0次に現在時刻
の秒データに1v加算しキャリーがあれば桁上げ処−を
行なう、この桁上げ処理を分桁への桁上げがあるとアラ
ーム処理及びスヌーズ処理を行なう、アラーム処理はR
AM(14内に記憶された時及び分データと桁上げ処理
後の現在−刻の時及び分データ!各桁毎にALUOIに
取り出し一致し゛(いるか否か判定する。−散し°Cい
ればタイマー処理と同様にアラーム音発生命令及び−り
込み工NT3のセット命令Y実行する。スヌーズ処理は
スヌーズ要求があるか否か判定し、スヌーズ要求の場合
にはRAM041内のススーズ分データ(;1v加算し
、その結果が所定の時間例えば5分になりたたらばアラ
ーム音発生命令及び割り込み工NT3の4セツト命令を
実行しアラームを再び行なう。次に’RJMfiI内の
モードフラッグが現在時刻モードであるか判定し、現在
時刻モードであれば桁上げされた新しい現在時刻データ
を表示し、他のモードであればそのままメインプロゲラ
ムロリターンTる。
割り込み処理工NT3はアラーム音の発生時にスイッチ
入力回路(31t:セットされスイーツチSWI〜SW
aのいずれか:V開閉成たときに要求される。この処理
は状態制御回路(4)の外部端子AI、Mから出力され
°Cいるアラーム信号【アラーム青停止命令で停止させ
、スヌーズ要求があればス買−ズフラッグtセットする
と共ζ;RA&Atn内の入ヌーズ分データtセットし
てリターンする。またスヌーズ要求がなければアラーム
雪マークの点滅表示ンストップしスヌーズフラッグ全リ
セットし゛Cリターンする。割り込み工NT3がセット
され【いる場合にはスイッチ指定が為されたスイッチS
W喘〜SW4のいずれt操作しても割り込み信号工Nで
3のみがスイッチ入力回路(31から出力されるだけで
あり、メインを指定は無視される。
割り込み処理の優先順位はINTO,1,2,3の順番
であり、これは制御回路011に依って決定されている
。また割り込み傷号工11TQ、1,23は制御回路a
Dの7リツププロツプを各々セットする様接続され、割
り込み禁止の場合にはその禁止が解除されてから割り込
み処理が為される。これら割り込み処理がシステムクロ
ックの一止中に要求された場合は割り込み処理後は再び
動作停止令命′″sap“が実行される。
上述の如く本発明に依ればスイッチの閉成に依る割り込
み処理とスイッチ操作の指定が行なえ、指定されたスイ
ッチの操作が為8fした場合蚤二だけクロックV#ネレ
ータの動作を再開できるものであり、またスイッチの機
能tプログラムに依つ°C設定できるので仕様変更の際
の規制が無くなり汎用性のある電子時計が得られ、1;
必要なとき以外はシステムの動作を停止させ°〔いるた
め消費電力が大幅に減少するものである・
【図面の簡単な説明】
第1図は本発明の実施例を示すブロック図、第ン 丁フローチャートである。 +1)−・・基準信号発生回路、 (2)・・・グロッ
クジェネレータ、(31−・・スイッチ入力回路、 (
41−・・状態制御回路、(5;・・・タイマーデータ
、(61−・・クロノグラフカウンタ、 (7)−RO
M 、  (81−・・プログラムカワyり、(9)−
スタック、 aa−・・イy鼻トラクν口νレジスタ、
  on−・・制御回路、03・・・AI、U、。 03−、AOo、  641−、RAM、051−・・
デコーダQ8−・・ラ ッチ回路・

Claims (1)

  1. 【特許請求の範囲】 t・基準信号発生向l!、該基準信号の出力を用いてv
    Xテムクロツクを発生ずるクロックジ8ネレータ、複数
    の外部端子に各々tal!されたスイッチの開閉信号を
    取り込むスイッチ入力回路、前記クロックジェネレータ
    及びスイッチ入力回路を制御すると共1:他の付属口W
    Iv制御する状態制御回路、計時動作等を行なうプログ
    ラムが書き込まれたROM、該ROMに書き込まれたプ
    ログラムに応じて各部の動作を制御する制御回WI、−
    分秒等のデータを記憶するRAMとを少な(とも有し。 前記プログラム中の動作停止命令に依り前記状態制御回
    路が前記クロックジェネレータの動作を停止させる電子
    時計に於いて、前記エイツナ入力回Sは前記状態制御回
    路の出力6;依って割り込み偏号出力可能状書の設定及
    び/lたは有効スイッチ操作の指定が行なえる機l1t
    −有し、前記割り込み信号出力可能状態のとき前記スイ
    ッチの閉成で出力される割り込み信号及び指定されたス
    イッチ操作が為された時出力される信号−;停止した前
    記グロックジェネレータの動作Y再開させることを特徴
    とする電子時計。
JP56138737A 1981-09-01 1981-09-02 電子時計 Granted JPS5839982A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP56138737A JPS5839982A (ja) 1981-09-02 1981-09-02 電子時計
GB08224813A GB2107494B (en) 1981-09-01 1982-08-31 Electronic timepiece with microprocessor
GB08416804A GB2143656B (en) 1981-09-01 1984-07-02 Electronic timepiece with microprocessor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56138737A JPS5839982A (ja) 1981-09-02 1981-09-02 電子時計

Publications (2)

Publication Number Publication Date
JPS5839982A true JPS5839982A (ja) 1983-03-08
JPS634675B2 JPS634675B2 (ja) 1988-01-29

Family

ID=15228989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56138737A Granted JPS5839982A (ja) 1981-09-01 1981-09-02 電子時計

Country Status (1)

Country Link
JP (1) JPS5839982A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07182191A (ja) * 1993-12-24 1995-07-21 Nec Corp 2重化システム
JP2015138047A (ja) * 2014-01-20 2015-07-30 セイコーエプソン株式会社 電気泳動表示装置、電子時計、腕時計及び電気泳動表示装置の動作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0717047U (ja) * 1993-06-18 1995-03-28 武盛 豊永 オス犬用ペットシート

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4919924U (ja) * 1972-05-23 1974-02-20
JPS4951307U (ja) * 1972-08-07 1974-05-07
JPS514302U (ja) * 1974-06-26 1976-01-13
JPS515732U (ja) * 1974-06-29 1976-01-16
JPS5368051A (en) * 1976-11-29 1978-06-17 Sharp Corp Integrated circuit device
JPS53143368A (en) * 1977-05-20 1978-12-13 Seiko Instr & Electronics Ltd Electronic watch
JPS53146666A (en) * 1977-05-26 1978-12-20 Seiko Instr & Electronics Ltd Watch logic circuit
JPS5441776A (en) * 1977-09-08 1979-04-03 Sharp Corp Microprocessor system for watches
JPS55142272A (en) * 1979-04-24 1980-11-06 Citizen Watch Co Ltd Electronic watch

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4919924U (ja) * 1972-05-23 1974-02-20
JPS4951307U (ja) * 1972-08-07 1974-05-07
JPS514302U (ja) * 1974-06-26 1976-01-13
JPS515732U (ja) * 1974-06-29 1976-01-16
JPS5368051A (en) * 1976-11-29 1978-06-17 Sharp Corp Integrated circuit device
JPS53143368A (en) * 1977-05-20 1978-12-13 Seiko Instr & Electronics Ltd Electronic watch
JPS53146666A (en) * 1977-05-26 1978-12-20 Seiko Instr & Electronics Ltd Watch logic circuit
JPS5441776A (en) * 1977-09-08 1979-04-03 Sharp Corp Microprocessor system for watches
JPS55142272A (en) * 1979-04-24 1980-11-06 Citizen Watch Co Ltd Electronic watch

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07182191A (ja) * 1993-12-24 1995-07-21 Nec Corp 2重化システム
JP2015138047A (ja) * 2014-01-20 2015-07-30 セイコーエプソン株式会社 電気泳動表示装置、電子時計、腕時計及び電気泳動表示装置の動作方法

Also Published As

Publication number Publication date
JPS634675B2 (ja) 1988-01-29

Similar Documents

Publication Publication Date Title
US5289452A (en) Multifunction electronic analog timepiece
US4279030A (en) Speech-synthesizer timepiece
JPS5839982A (ja) 電子時計
US3953963A (en) Electronic digital display timepiece correction device
US3925978A (en) Time correcting arrangement for electronic wrist watches
JPH0334111B2 (ja)
JPS5979885A (ja) 電子時計
US4090350A (en) Electronic timepiece
GB2065934A (en) Correction signal input system for electronic timepiece
JPS6233554B2 (ja)
CA1069319A (en) Electronic watch with alarm mechanism
JPS6232428B2 (ja)
JPS6033081A (ja) アラ−ム時計
JP2573205B2 (ja) カレンダ付電子時計
JPS63214686A (ja) カレンダ付電子時計
JPS5838883A (ja) 電子時計
JPS6128319B2 (ja)
JPS5939716B2 (ja) 電子時計
JPS5832354B2 (ja) 計数機能を有する電子腕時計
JPH0330874Y2 (ja)
JPS5916868Y2 (ja) カレンダ−表示電子時計
JPS628160B2 (ja)
JPS6244387Y2 (ja)
JPS5953513B2 (ja) 帰零付電子時計
JPS6025486A (ja) アラ−ム付電子時計