JPS58218258A - 伝送制御装置 - Google Patents
伝送制御装置Info
- Publication number
- JPS58218258A JPS58218258A JP10060882A JP10060882A JPS58218258A JP S58218258 A JPS58218258 A JP S58218258A JP 10060882 A JP10060882 A JP 10060882A JP 10060882 A JP10060882 A JP 10060882A JP S58218258 A JPS58218258 A JP S58218258A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- transmission control
- information
- storage device
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 技術分野の説明
本発明は、制御用計算機及びプロセスコントローラを結
び介散処理システムを構成する伝送システムのシステム
立上げ時間の短縮及び前記伝送システムに接続される制
御用計算機及びプロセスコントローラのバックアップ機
能を有する伝送制御装置（１関する。
び介散処理システムを構成する伝送システムのシステム
立上げ時間の短縮及び前記伝送システムに接続される制
御用計算機及びプロセスコントローラのバックアップ機
能を有する伝送制御装置（１関する。
（ｂ） 従来技術の説明
従来、制御用計算機及びプロセスコントローラヲ結ぶ伝
送システムでは、各伝送ステーションのステーション制
御部％は監視ステーション５ＶＣ（監視制御装置という
こともある。）又は同ステーションに接続される制御用
計算機のメモリ中（二格納されており□゛：、システム
立上り時、異常時のシ１１１１１１１ ステム再構成時及び制御計算機又はプロセスコントロー
ラのバックアップ時Ｃ二監視ステーションＳＶＣが各伝
送ステーションへ分配する方式をとっている。この方法
では、監視ステーションＳｖＣかう各伝送ステーション
に対してステーション制御情報の送信が必要なため、伝
送ステーション数が多くなると伝送システムの立−Ｆげ
時間、再構成時間及びバックアップ時の伝送ステーショ
ンの切替時間が良くなり、速い応答性が要求されるシス
テム（二とって許容できないシステムの外乱となる。
送システムでは、各伝送ステーションのステーション制
御部％は監視ステーション５ＶＣ（監視制御装置という
こともある。）又は同ステーションに接続される制御用
計算機のメモリ中（二格納されており□゛：、システム
立上り時、異常時のシ１１１１１１１ ステム再構成時及び制御計算機又はプロセスコントロー
ラのバックアップ時Ｃ二監視ステーションＳＶＣが各伝
送ステーションへ分配する方式をとっている。この方法
では、監視ステーションＳｖＣかう各伝送ステーション
に対してステーション制御情報の送信が必要なため、伝
送ステーション数が多くなると伝送システムの立−Ｆげ
時間、再構成時間及びバックアップ時の伝送ステーショ
ンの切替時間が良くなり、速い応答性が要求されるシス
テム（二とって許容できないシステムの外乱となる。
（Ｃ）発明の目的
本発明は、上記の事情に鑑みなされたもので、各伝送ス
テーションに各伝送ステーションのステージヨシ制御情
報を格納したＲＯＭを内蔵させるとともに、そのＲＯＭ
を有効に活用する機構を有し、ステーション制御情報の
転送を省き伝送システムの立上げ時間、再構成時間及び
バックアップ時の切替時間を短縮する伝送制御装置を提
供することを目的とする。
テーションに各伝送ステーションのステージヨシ制御情
報を格納したＲＯＭを内蔵させるとともに、そのＲＯＭ
を有効に活用する機構を有し、ステーション制御情報の
転送を省き伝送システムの立上げ時間、再構成時間及び
バックアップ時の切替時間を短縮する伝送制御装置を提
供することを目的とする。
（ｄ） 発明の構成及び作用
以下本発明の一実施例を図面を参照しながら説明する。
本発明を応用する伝送システムは、第１図に示す様に制
御用計算機（ＣＰＵ） １ 、 ４あるいはプロセスコ
ントローラ（ＰＣ）２．３を接続した複数台の伝送ステ
ーション（ＳＴ）５〜８と１台の監視ステーション（ｓ
ｖｃ） ｇを１本の伝送ケーブル１０でループ状に接続
したものである。伝送ステーション（伝送制御装置とい
うこともある）は、第２図に示す様に送信部１１．受信
部１２．伝送制御部１５．ｃｐｔｔ（又はｐｃ）とのイ
ンターフェース回路２４．ＣＰＵ（又はＰＣ）と伝送制
御部１５からアクセス可能なＲＡＭ２３．伝送制御部１
５とＣＰＵ （又はｐｃ）からのＩ’ＬＡＭ ２３のア
クセスを切替えるバス切替回路１６．ステーション制御
情報が格納されている１’ＬＯＭ ２２． ＣＰＵ
（又はＰ、Ｃ）から指定可能なＲＯＭ２２の上位アドレ
スレジスタ１７．上位アドレスレジスタ１７と伝送制御
部１５か′ら出力されるアドレスからＲＯＭアドレスを
作成するアドレス合成回路１８から成る。又、バックア
ップ用の制御用計算機又はプロセスコントローラが接続
される伝送ステーションでは、ＲＯＭは、第３図の様に
自ステーシヨン用の他にバックアップする機器用の複数
台分の伝送ステーションのステーション制御情報（ＨＵ
ＣＫ ＵＰ ｓ’ｒ１−ｎ）を格納している。
御用計算機（ＣＰＵ） １ 、 ４あるいはプロセスコ
ントローラ（ＰＣ）２．３を接続した複数台の伝送ステ
ーション（ＳＴ）５〜８と１台の監視ステーション（ｓ
ｖｃ） ｇを１本の伝送ケーブル１０でループ状に接続
したものである。伝送ステーション（伝送制御装置とい
うこともある）は、第２図に示す様に送信部１１．受信
部１２．伝送制御部１５．ｃｐｔｔ（又はｐｃ）とのイ
ンターフェース回路２４．ＣＰＵ（又はＰＣ）と伝送制
御部１５からアクセス可能なＲＡＭ２３．伝送制御部１
５とＣＰＵ （又はｐｃ）からのＩ’ＬＡＭ ２３のア
クセスを切替えるバス切替回路１６．ステーション制御
情報が格納されている１’ＬＯＭ ２２． ＣＰＵ
（又はＰ、Ｃ）から指定可能なＲＯＭ２２の上位アドレ
スレジスタ１７．上位アドレスレジスタ１７と伝送制御
部１５か′ら出力されるアドレスからＲＯＭアドレスを
作成するアドレス合成回路１８から成る。又、バックア
ップ用の制御用計算機又はプロセスコントローラが接続
される伝送ステーションでは、ＲＯＭは、第３図の様に
自ステーシヨン用の他にバックアップする機器用の複数
台分の伝送ステーションのステーション制御情報（ＨＵ
ＣＫ ＵＰ ｓ’ｒ１−ｎ）を格納している。
通常、伝送ステーションは
■ 送信権獲得時・・・・・・伝送制御部１５がＲＯＭ
２２内のステーション制御情報に従い バス切替回路１６を経由して ＲＡＭ２３に割付けられた送信エ リアよりデータを読出し伝送 フレームを作成して送信部１１ ヨリ他の伝送ステーションへ 回報通信を行なう。
２２内のステーション制御情報に従い バス切替回路１６を経由して ＲＡＭ２３に割付けられた送信エ リアよりデータを読出し伝送 フレームを作成して送信部１１ ヨリ他の伝送ステーションへ 回報通信を行なう。
■ ■以外の時・・曲受信部１２で受信した他の伝送ス
テーションからの伝送フ レー、ム中のデータを伝送制御 部１５がノー（ス切替回路１６を Ｍ Ｆｊ３ Ｌ １−１−ｒ−１７２３ヘを噴１ 込む。 、− □ という動作を実行する。外部のｃＰＵ（又はＰＣ）１Ｎ
′・１゜ ２５はＲＡＭ ２３の送信エリアに送信データを書込み
、あるいは受信エリアから受信データを読出す。
テーションからの伝送フ レー、ム中のデータを伝送制御 部１５がノー（ス切替回路１６を Ｍ Ｆｊ３ Ｌ １−１−ｒ−１７２３ヘを噴１ 込む。 、− □ という動作を実行する。外部のｃＰＵ（又はＰＣ）１Ｎ
′・１゜ ２５はＲＡＭ ２３の送信エリアに送信データを書込み
、あるいは受信エリアから受信データを読出す。
又、監視ステーションＳＶＣは伝送路上の送信データを
取込み伝送フレームを一定時間以上送信していない伝送
ステーションを検出し各伝送ステーションへ通知する。
取込み伝送フレームを一定時間以上送信していない伝送
ステーションを検出し各伝送ステーションへ通知する。
伝送ステーションはステーション制御情報に従って動作
を行なうが、前記情報が伝送ステーション内のＲＡＭに
格納されているので監視ステーションＳＶＣが伝送シス
テム起動を指示するフレームを出力するだけで各伝送ス
テーションは伝送を開始できる。
を行なうが、前記情報が伝送ステーション内のＲＡＭに
格納されているので監視ステーションＳＶＣが伝送シス
テム起動を指示するフレームを出力するだけで各伝送ス
テーションは伝送を開始できる。
又、バックアップ用の制御用計算機及びプロセスコント
ローラが接続される伝送ステーションの、ステーション
制御情報の切替は次の手順で行なう。
ローラが接続される伝送ステーションの、ステーション
制御情報の切替は次の手順で行なう。
第１図でｃｐｕ ４がダウンするが又は８Ｔｎ ｆ３が
故障した時８Ｔ、５のＣＰＵ １がＣＰＵ ４のバック
アップすル場合、ＣＰＵ １は８Ｔ、５に対してステー
ション制御情報を８Ｔｎ ８と同じ情報を使用するよう
に指定する。即ち第２図、ｊｌｌ−オイテＣＰＵ （又
ハＰ Ｃ） ２５からインターフェニス回路２４及びバ
ス切替回路１６を経由して上位アドレスレジスタ１７’
を書きかえる。そうすると［Ｍのステーション制御情報
の上位アドレスがかわり伝送制御部１５は格納されてい
たＳＴｎ ８のステーション制御情報を読出して動作す
ることができ、ＣＰＵ １がｃｐｕ ４のバックアップ
を行なえる。
故障した時８Ｔ、５のＣＰＵ １がＣＰＵ ４のバック
アップすル場合、ＣＰＵ １は８Ｔ、５に対してステー
ション制御情報を８Ｔｎ ８と同じ情報を使用するよう
に指定する。即ち第２図、ｊｌｌ−オイテＣＰＵ （又
ハＰ Ｃ） ２５からインターフェニス回路２４及びバ
ス切替回路１６を経由して上位アドレスレジスタ１７’
を書きかえる。そうすると［Ｍのステーション制御情報
の上位アドレスがかわり伝送制御部１５は格納されてい
たＳＴｎ ８のステーション制御情報を読出して動作す
ることができ、ＣＰＵ １がｃｐｕ ４のバックアップ
を行なえる。
（ｅ） 発明の効果
以上述べたように本発明の伝送制御装置によれば、伝送
システムの立上げ時、又は監視ステーション８ｖＣが特
定ステーションからの伝送が停止したことを検出してシ
ステム再構成動作を行なう場合、監視ステーションＳＶ
Ｃは、伝送システムの各伝送ステーションに対して応答
チェックを行なった後、全伝送ステーションに対して起
動フレームを回報通信で送信するだけで伝送システムを
起動できる。従って、この時各伝送ステーションに対し
てステーション制御情報を送信する必要がないため、シ
ステム立上げ時間及びシステム再構成時間が短時間とな
る。又、伝送システム中の制御用計算機及びプロセスコ
ントローラのバックアップもバックアップ用の制御用計
算機及びプロセスコントローラが自ステーシヨン制御情
報ＲＯＭの上位アドレスレジスタを書きかえ、使用する
ステーション制御情報の読出しエリアを変更することで
監視ステーションの処理を介さず短時間に行なうことが
できる。
システムの立上げ時、又は監視ステーション８ｖＣが特
定ステーションからの伝送が停止したことを検出してシ
ステム再構成動作を行なう場合、監視ステーションＳＶ
Ｃは、伝送システムの各伝送ステーションに対して応答
チェックを行なった後、全伝送ステーションに対して起
動フレームを回報通信で送信するだけで伝送システムを
起動できる。従って、この時各伝送ステーションに対し
てステーション制御情報を送信する必要がないため、シ
ステム立上げ時間及びシステム再構成時間が短時間とな
る。又、伝送システム中の制御用計算機及びプロセスコ
ントローラのバックアップもバックアップ用の制御用計
算機及びプロセスコントローラが自ステーシヨン制御情
報ＲＯＭの上位アドレスレジスタを書きかえ、使用する
ステーション制御情報の読出しエリアを変更することで
監視ステーションの処理を介さず短時間に行なうことが
できる。
第１図は伝送システムの構成図、第２図は伝送ステーシ
ョンの構成図、第３図は本発明の伝送ステーションが有
するＲＯＭのフォーマットである。 １．４・・・・・制御用計算機 ２．３・・・・・・プロセスコントローラ５〜８・・・
・伝送ステーション ９ ・・監視ステーション １０ ・ 伝送路 １１ ・・送信部 １２ ・・受信部 １３．１４・・・伝送ケーブル １５・・・・伝送制御部 １６−・・・・バス切替回路 １７・ 上位アドレスレジスタ １８・・・・アドレス合成回路 １９ ・・・・・伝送制御部からのＲＯＭアドレスライ
ン２０・・・・・合成されたＩ（０Ｍアドレスライン２
１・・・・・ｌｌ０Ｍデータライン ２２・・・・・Ｉ（０Ｍメモリ ２３・・・・・ｌ（ＡＭメモリ ２４・・・・・・インターフェース回路−２５・・・・
・制御用計算機（又はプロセスコントローラ）（７３１
７，） 代理人弁理士 則 近 憲 佑 （ほか１名
）′： 当： 飄 第１図 第２図 第３図
ョンの構成図、第３図は本発明の伝送ステーションが有
するＲＯＭのフォーマットである。 １．４・・・・・制御用計算機 ２．３・・・・・・プロセスコントローラ５〜８・・・
・伝送ステーション ９ ・・監視ステーション １０ ・ 伝送路 １１ ・・送信部 １２ ・・受信部 １３．１４・・・伝送ケーブル １５・・・・伝送制御部 １６−・・・・バス切替回路 １７・ 上位アドレスレジスタ １８・・・・アドレス合成回路 １９ ・・・・・伝送制御部からのＲＯＭアドレスライ
ン２０・・・・・合成されたＩ（０Ｍアドレスライン２
１・・・・・ｌｌ０Ｍデータライン ２２・・・・・Ｉ（０Ｍメモリ ２３・・・・・ｌ（ＡＭメモリ ２４・・・・・・インターフェース回路−２５・・・・
・制御用計算機（又はプロセスコントローラ）（７３１
７，） 代理人弁理士 則 近 憲 佑 （ほか１名
）′： 当： 飄 第１図 第２図 第３図
Claims (2)
- （１） 制御用計算機、プロセスコントローラ等を接
続し制御情報、データ情報の送受信を行なう複数の伝送
制御装置と、これらの伝送制御装置を監視する監視制御
装置と、前記伝送制御装置及び監視制御装置を直列に一
本の伝送路にて接続する伝送システムにおいて、前記伝
送路上の前記情報を取込む受信部と、この受信部にて受
信した情報を第１の記憶装置に書込む伝送制御部と、こ
の伝送制御部にて送られてくる情報を記憶する誠より成
る第１の記憶装置と１．この第１の記憶装置に書込まれ
た情報を自伝送制御装置が有する制御用計算機、プロセ
スコントローラ等と入出力するだめのインターフェース
と、前記第１の記憶装置に書込むあるいはこの記憶袋、
置から読出すかを決めるバス切替回路と、前記伝送制御
部の作用により伝送路８二情報を送出する送信部と、前
記伝送制御部を制御する伝送制御装置固有の制御プログ
ラムを記憶しているｆ’ＬＯＭよりなる第２の記憶装置
と、この第２の記憶装置をアクセスするだめのアクセス
機構部とを具備し、前記監視制御装置が送出したシステ
ム起動信号を前記受信部を介して受信した前記伝送制御
部が前記第２の記憶装置からシステム起動制御プログラ
ムを読出してシステムを起動することを特徴とする伝送
制御装置。 - （２）制御用計算機、プロセスコントローラ等を制御情
報、データ情報の送受信を行なう複数の伝送制御装置と
、これらの伝送制御装置を監視する監視する監視制御装
置と、前記伝送制御装置及び監視制御装置を直列に一本
の伝送路にて接続する伝送システム（二おいて、前記伝
送路上の前記情報を取込む受信部と、この受信部にて受
信した情報を第１の記憶装置に書込む伝送制御部と、こ
の伝送制御部にて送られてくる情報を記憶するＲＡＭよ
り成る第１の記憶装置と、この第１の記憶装置に書込ま
れた情報を自伝送制御装置が有する制御用計算機、プロ
セスコントローラ等と入出力するためのインターフェー
スと、情報を前記第１の記憶装置に書込むあるいはこの
記憶装置から読出すかを決めるパス切替回路と、前記伝
送制御部の作用により伝送路に情報を送出する送信部と
、前記伝送制御部を制御する伝送制御装置固有の制御プ
ログラムを記憶しているＲＯＭ及び当該伝送制御装置以
外の伝送制御装置自身あるいはこの伝送制御装置が有す
る制御用計算機等に異常が生じたときその機能を当該伝
送制御装置がバックアップするための制御プログラムを
記憶するＲＯＭより成る第２の記憶装置と、この第２の
記憶装置をアクセスするためのアドレス情報を置数する
アドレスレジスタと、このレジスタに置数きれたアドレ
ス情報及び前記伝送制御部からのア（□ドレス情報を合
成するアドレス合成回路と′を具備し、他の伝送制御装
置：。 等に異常が生じたとき、前記伝送制御部は前記アドレス
レジスタ及びアドレス合成回路にて合成されたアドレス
情報により前記第２の記憶装置のパックアンプのた＾１
ｊ御プログラムをアクセスし、異常を生じた伝送制御装
置をバックアップすることを特徴とする伝送制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10060882A JPS58218258A (ja) | 1982-06-14 | 1982-06-14 | 伝送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10060882A JPS58218258A (ja) | 1982-06-14 | 1982-06-14 | 伝送制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58218258A true JPS58218258A (ja) | 1983-12-19 |
Family
ID=14278560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10060882A Pending JPS58218258A (ja) | 1982-06-14 | 1982-06-14 | 伝送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58218258A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63193629A (ja) * | 1987-02-05 | 1988-08-10 | Nec Corp | 双方型監視制御システム |
-
1982
- 1982-06-14 JP JP10060882A patent/JPS58218258A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63193629A (ja) * | 1987-02-05 | 1988-08-10 | Nec Corp | 双方型監視制御システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58218258A (ja) | 伝送制御装置 | |
| JP3024345B2 (ja) | データリンク方法 | |
| JPH09218781A (ja) | 遠隔保守システム | |
| JP2752760B2 (ja) | 電源制御方式 | |
| JPS5941214B2 (ja) | 状態監視方式 | |
| JPS5866494A (ja) | 多重伝送システム | |
| KR0174608B1 (ko) | 메모리 직접 억세스 기능을 갖는 마이컴 및 그 제어 방법 | |
| CN115756138A (zh) | 一种多节点服务器电源模块状态控制方法及装置 | |
| JP2001256071A (ja) | 冗長化システム | |
| JPS62278845A (ja) | デ−タ伝送装置 | |
| JP2002353881A (ja) | パケット基地局とその二重化切替時の処理方法 | |
| JPS59218545A (ja) | ワ−クステ−シヨン装置の画面切換装置 | |
| JP2001043200A (ja) | データ伝送装置およびデータ伝送方法 | |
| JPS62188536A (ja) | 回線状態表示方式 | |
| JPS6041785B2 (ja) | 複数計算機間の設定値変更方法 | |
| JPH077770A (ja) | 遠方監視装置 | |
| JPS5843054A (ja) | マイクロコントロ−ラのマルチ制御方式 | |
| JPH0396150A (ja) | データ伝送システムの運用状態監視システム | |
| JP2000174784A (ja) | ローカルオペレーティングネットワークを利用した通信制御システム | |
| JPH10269104A (ja) | 並列システムテスト方法 | |
| JPH05165750A (ja) | オンライン情報処理システム | |
| JPH01209564A (ja) | 情報処理装置 | |
| JPH05114035A (ja) | 応答情報処理方式 | |
| JPS59108140A (ja) | 回線アドレス変換方式 | |
| JPH02307149A (ja) | 直接メモリアクセス制御方式 |