JPH05114035A - 応答情報処理方式 - Google Patents
応答情報処理方式Info
- Publication number
- JPH05114035A JPH05114035A JP3302514A JP30251491A JPH05114035A JP H05114035 A JPH05114035 A JP H05114035A JP 3302514 A JP3302514 A JP 3302514A JP 30251491 A JP30251491 A JP 30251491A JP H05114035 A JPH05114035 A JP H05114035A
- Authority
- JP
- Japan
- Prior art keywords
- response information
- monitored
- information
- memory
- communication control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 複数の被監視部に制御情報を送ってそれらか
ら応答情報を収集し解析する装置において被監視部から
の応答情報の収集と並行して応答情報の解析も行う。 【構成】 複数の被監視部３(1) 〜３(n) に応答情報Ｓ
Ｔ(1) 〜ＳＴ(n) の収集を指令する制御情報ＣＭＤ(1)
〜ＣＭＤ(n) と応答情報ＳＴ(1) 〜ＳＴ(n) を各被監視
部対応に格納するメモリ４と制御情報を読み出して被監
視部に送信すると共に応答情報をメモリ４の対応する応
答情報エリアに書き込む制御を被監視部３(1) 〜３(n)
に対して逐次に行う通信制御部５を備え応答情報を収集
する前に各応答情報エリアにチェックデータＣＨＫを書
き込み、通信制御部５による応答情報収集作業と同時に
応答情報エリアの内容を監視してチェックデータＣＨＫ
が被監視部からの応答情報によって書き換えられたこと
で、対応する被監視部からの応答情報の受信完了を検出
してその解析を各被監視部について逐次行う。
ら応答情報を収集し解析する装置において被監視部から
の応答情報の収集と並行して応答情報の解析も行う。 【構成】 複数の被監視部３(1) 〜３(n) に応答情報Ｓ
Ｔ(1) 〜ＳＴ(n) の収集を指令する制御情報ＣＭＤ(1)
〜ＣＭＤ(n) と応答情報ＳＴ(1) 〜ＳＴ(n) を各被監視
部対応に格納するメモリ４と制御情報を読み出して被監
視部に送信すると共に応答情報をメモリ４の対応する応
答情報エリアに書き込む制御を被監視部３(1) 〜３(n)
に対して逐次に行う通信制御部５を備え応答情報を収集
する前に各応答情報エリアにチェックデータＣＨＫを書
き込み、通信制御部５による応答情報収集作業と同時に
応答情報エリアの内容を監視してチェックデータＣＨＫ
が被監視部からの応答情報によって書き換えられたこと
で、対応する被監視部からの応答情報の受信完了を検出
してその解析を各被監視部について逐次行う。
Description
【０００１】
【産業上の利用分野】本発明は複数の被監視部に制御情
報を送ってそれらから応答情報を収集し解析等する装置
における応答情報の処理方式に関するものである。
報を送ってそれらから応答情報を収集し解析等する装置
における応答情報の処理方式に関するものである。
【０００２】例えば新同期網用の多重化装置において
は、プロセッサ部がインタフェースパッケージや回線設
定パッケージ等のパッケージに対して収集コマンドを送
ってそれらからアラーム等の応答情報を収集してその内
容を解析し、例えば障害状態にあると判定されたパッケ
ージについては現用系から予備系に切り替えるなどの処
理を行っている。かかる装置は大容量の高速ディジタル
基幹回線を収容するなど大規模化しているため、パッケ
ージの個数が増大するなどそれらから収集する情報量も
益々増大する傾向にある。かかる状況下においては、こ
れらのパッケージから収集する情報を効率よく処理して
種々の状況に迅速に対処できるようにすることで、装置
の信頼性を向上することが要求されている。
は、プロセッサ部がインタフェースパッケージや回線設
定パッケージ等のパッケージに対して収集コマンドを送
ってそれらからアラーム等の応答情報を収集してその内
容を解析し、例えば障害状態にあると判定されたパッケ
ージについては現用系から予備系に切り替えるなどの処
理を行っている。かかる装置は大容量の高速ディジタル
基幹回線を収容するなど大規模化しているため、パッケ
ージの個数が増大するなどそれらから収集する情報量も
益々増大する傾向にある。かかる状況下においては、こ
れらのパッケージから収集する情報を効率よく処理して
種々の状況に迅速に対処できるようにすることで、装置
の信頼性を向上することが要求されている。
【０００３】
【従来の技術】図５には冗長系のパッケージを備えたシ
ステムの例が示される。図中、２(1)〜２(n) は冗長系
( すなわち現用系回路と予備系回路を有する）のｎ個の
パッケージであり、インタフェースパッケージあるいは
回線設定パッケージなどである。これら冗長系のパッケ
ージは現用／予備の切替えが可能である。１はＭＰＵ盤
であり、ＣＰＵ１０、共通メモリ１１、通信制御ＬＳＩ
１２などを含み構成される。
ステムの例が示される。図中、２(1)〜２(n) は冗長系
( すなわち現用系回路と予備系回路を有する）のｎ個の
パッケージであり、インタフェースパッケージあるいは
回線設定パッケージなどである。これら冗長系のパッケ
ージは現用／予備の切替えが可能である。１はＭＰＵ盤
であり、ＣＰＵ１０、共通メモリ１１、通信制御ＬＳＩ
１２などを含み構成される。
【０００４】共通メモリ１１はＣＰＵ１０と通信制御Ｌ
ＳＩ１２の双方から書込み／読出し可能なデュアルポー
トＲＡＭであり、各パッケージ２(1) 〜２(n) 対応に制
御情報ＣＭＤ(1) 〜ＣＭＤ(n) と応答情報（ステータス
情報）ＳＴ(1) 〜ＳＴ(n) を蓄積する。この制御情報Ｃ
ＭＤ(1) 〜ＣＭＤ(n) には各パッケージに対して応答情
報の返送を催促する収集コマンドが含まれる。
ＳＩ１２の双方から書込み／読出し可能なデュアルポー
トＲＡＭであり、各パッケージ２(1) 〜２(n) 対応に制
御情報ＣＭＤ(1) 〜ＣＭＤ(n) と応答情報（ステータス
情報）ＳＴ(1) 〜ＳＴ(n) を蓄積する。この制御情報Ｃ
ＭＤ(1) 〜ＣＭＤ(n) には各パッケージに対して応答情
報の返送を催促する収集コマンドが含まれる。
【０００５】通信制御ＬＳＩ１２はＣＰＵ１０から情報
収集を指令するアクセスを受けると、共通メモリ１１か
ら制御情報ＣＭＤ(1) 〜ＣＭＤ(n)を順番に読み出して
パッケージ２(1) 〜２(n) に送り、それらから応答情報
ＳＴ(1) 〜ＳＴ(n) を収集して共通メモリ１１に格納す
る回路であり、全応答情報ＳＴ(1) 〜ＳＴ(n) を収集す
るとＣＰＵ１０に対して割込みをかけるよう構成されて
いる。
収集を指令するアクセスを受けると、共通メモリ１１か
ら制御情報ＣＭＤ(1) 〜ＣＭＤ(n)を順番に読み出して
パッケージ２(1) 〜２(n) に送り、それらから応答情報
ＳＴ(1) 〜ＳＴ(n) を収集して共通メモリ１１に格納す
る回路であり、全応答情報ＳＴ(1) 〜ＳＴ(n) を収集す
るとＣＰＵ１０に対して割込みをかけるよう構成されて
いる。
【０００６】このシステムにおける従来の制御手順を図
６を参照して以下に述べる。まず、ＣＰＵ１０は図示し
ないファイル部からデ−タを収集し制御情報ＣＭＤ(1)
〜ＣＭＤ(n) を作成して共通メモリ１１に設定する。こ
の制御情報ＣＭＤ(1) 〜ＣＭＤ(n) の設定が完了する
と、通信制御ＬＳＩ１２に対して収集指令のアクセスを
行う。
６を参照して以下に述べる。まず、ＣＰＵ１０は図示し
ないファイル部からデ−タを収集し制御情報ＣＭＤ(1)
〜ＣＭＤ(n) を作成して共通メモリ１１に設定する。こ
の制御情報ＣＭＤ(1) 〜ＣＭＤ(n) の設定が完了する
と、通信制御ＬＳＩ１２に対して収集指令のアクセスを
行う。
【０００７】これにより通信制御ＬＳＩ１２は共通メモ
リ１１にアクセスして、まず制御情報ＣＭＤ(1) を読み
出してこれをパッケージ２(1) に宛てて送出する。パッ
ケージ２(1) は制御情報ＣＭＤ(1) を受け取ると、自パ
ッケージ内の警報情報などを応答情報ＳＴ(1) として通
信制御ＬＳＩ１２に返送する。通信制御ＬＳＩ１２はこ
の応答情報ＳＴ(1) を受信するとこれを共通メモリ１１
の対応格納エリアに書き込む。
リ１１にアクセスして、まず制御情報ＣＭＤ(1) を読み
出してこれをパッケージ２(1) に宛てて送出する。パッ
ケージ２(1) は制御情報ＣＭＤ(1) を受け取ると、自パ
ッケージ内の警報情報などを応答情報ＳＴ(1) として通
信制御ＬＳＩ１２に返送する。通信制御ＬＳＩ１２はこ
の応答情報ＳＴ(1) を受信するとこれを共通メモリ１１
の対応格納エリアに書き込む。
【０００８】このパッケージ２(1) に関する処理が終了
すると、通信制御ＬＳＩ１２は次番号のパッケージ２
(2) に対する制御情報ＣＭＤ(2) を共通メモリ１１から
読み出して前述同様にしてパッケージ２(2)に宛てて送
出し、それからの応答情報ＳＴ(2) を収集して共通メモ
リ１１に書き込む。この処理を最終番号のパッケージ２
(n) まで繰り返す。これにより共通メモリ１１に全パッ
ケージ２(1) 〜２(n) からの応答情報ＳＴ(1) 〜ＳＴ
(n) が蓄積されると、通信制御ＬＳＩ１２はＣＰＵ１０
に対して割込みをかける。
すると、通信制御ＬＳＩ１２は次番号のパッケージ２
(2) に対する制御情報ＣＭＤ(2) を共通メモリ１１から
読み出して前述同様にしてパッケージ２(2)に宛てて送
出し、それからの応答情報ＳＴ(2) を収集して共通メモ
リ１１に書き込む。この処理を最終番号のパッケージ２
(n) まで繰り返す。これにより共通メモリ１１に全パッ
ケージ２(1) 〜２(n) からの応答情報ＳＴ(1) 〜ＳＴ
(n) が蓄積されると、通信制御ＬＳＩ１２はＣＰＵ１０
に対して割込みをかける。
【０００９】ＣＰＵ１０は通信制御ＬＳＩ１２から割込
みを受けると、共通メモリ１１からまずパッケージ２
(1) からの応答情報ＳＴ(1) を読み出してデータの解析
処理を行い、その処理が終了すると次の応答情報ＳＴ
(2) を読み出してその処理を行うというように、応答情
報ＳＴ(1) 〜ＳＴ(n) を順番に読み出してその処理を行
う。そして応答情報を解析した結果、障害が判定された
ような場合にはその応答情報を返送したパッケージに対
して現用系から予備系に切り替えるなどの制御を行う。
みを受けると、共通メモリ１１からまずパッケージ２
(1) からの応答情報ＳＴ(1) を読み出してデータの解析
処理を行い、その処理が終了すると次の応答情報ＳＴ
(2) を読み出してその処理を行うというように、応答情
報ＳＴ(1) 〜ＳＴ(n) を順番に読み出してその処理を行
う。そして応答情報を解析した結果、障害が判定された
ような場合にはその応答情報を返送したパッケージに対
して現用系から予備系に切り替えるなどの制御を行う。
【００１０】
【発明が解決しようとする課題】従来の制御手順では、
ＣＰＵ１０が解析等の処理を開始するのは共通メモリ１
１に全パッケージ２(1) 〜２(n) からの応答情報ＳＴ
(1) 〜ＳＴ(n) が蓄積されてからである。このため、パ
ッケージの数が多いなど収集すべきデータ量が多くなる
システムでは、通信制御ＬＳＩ１２による情報収集に要
する時間が長くなる分だけＣＰＵ１０による応答情報の
処理開始が遅れることになるので、パッケージでの障害
発生等に対して必ずしも迅速に対応できなくなり、シス
テムの信頼性を低める要因となっている。
ＣＰＵ１０が解析等の処理を開始するのは共通メモリ１
１に全パッケージ２(1) 〜２(n) からの応答情報ＳＴ
(1) 〜ＳＴ(n) が蓄積されてからである。このため、パ
ッケージの数が多いなど収集すべきデータ量が多くなる
システムでは、通信制御ＬＳＩ１２による情報収集に要
する時間が長くなる分だけＣＰＵ１０による応答情報の
処理開始が遅れることになるので、パッケージでの障害
発生等に対して必ずしも迅速に対応できなくなり、シス
テムの信頼性を低める要因となっている。
【００１１】本発明はかかる問題点に鑑みてなされたも
のであり、その目的とするところは、パッケージ等の被
監視部からの応答情報の収集中にそれと並行して応答情
報の解析処理等も行うことで障害発生等に対して迅速に
対処できるようにし、システムの信頼性を向上させるこ
とにある。
のであり、その目的とするところは、パッケージ等の被
監視部からの応答情報の収集中にそれと並行して応答情
報の解析処理等も行うことで障害発生等に対して迅速に
対処できるようにし、システムの信頼性を向上させるこ
とにある。
【００１２】
【課題を解決するための手段】図１は本発明に係る原理
説明図である。本発明に係る応答情報処理方式は、複数
の被監視部３(1) 〜３(n) と、それら複数の被監視部３
(1) 〜３(n) に対し応答情報ＳＴ(1) 〜ＳＴ(n) の収集
を指令する制御情報ＣＭＤ(1) 〜ＣＭＤ(n) とその収集
された応答情報ＳＴ(1) 〜ＳＴ(n) を各被監視部対応に
格納するメモリ４と、メモリ４から制御情報を読み出し
て被監視部に送信すると共にそれに応じて被監視部から
収集した応答情報をメモリ４の対応する応答情報エリア
に書き込む制御を複数の被監視部３(1) 〜３(n)に対し
て逐次に行う通信制御部５と、通信制御部５に対して収
集指令を発すると共に収集した応答情報をメモリから読
み出してその解析を行うデータ処理部６とを備え、応答
情報を収集するに先立って該メモリの各応答情報エリア
にそれぞれチェックデータ〔ＣＨＫ〕を書き込み、通信
制御部５による応答情報収集作業と並行して、応答情報
エリアの内容を監視してチェックデータ〔ＣＨＫ〕が被
監視部からの応答情報によって書き換えられたことで対
応する被監視部からの応答情報の受信完了を検出してそ
の解析処理を行うことを各被監視部について逐次に行う
ようにしたものである。上記のメモリとしては通信制御
部とデータ処理部の双方から読出し／書込み可能なデュ
アルポートメモリを用いることができる。
説明図である。本発明に係る応答情報処理方式は、複数
の被監視部３(1) 〜３(n) と、それら複数の被監視部３
(1) 〜３(n) に対し応答情報ＳＴ(1) 〜ＳＴ(n) の収集
を指令する制御情報ＣＭＤ(1) 〜ＣＭＤ(n) とその収集
された応答情報ＳＴ(1) 〜ＳＴ(n) を各被監視部対応に
格納するメモリ４と、メモリ４から制御情報を読み出し
て被監視部に送信すると共にそれに応じて被監視部から
収集した応答情報をメモリ４の対応する応答情報エリア
に書き込む制御を複数の被監視部３(1) 〜３(n)に対し
て逐次に行う通信制御部５と、通信制御部５に対して収
集指令を発すると共に収集した応答情報をメモリから読
み出してその解析を行うデータ処理部６とを備え、応答
情報を収集するに先立って該メモリの各応答情報エリア
にそれぞれチェックデータ〔ＣＨＫ〕を書き込み、通信
制御部５による応答情報収集作業と並行して、応答情報
エリアの内容を監視してチェックデータ〔ＣＨＫ〕が被
監視部からの応答情報によって書き換えられたことで対
応する被監視部からの応答情報の受信完了を検出してそ
の解析処理を行うことを各被監視部について逐次に行う
ようにしたものである。上記のメモリとしては通信制御
部とデータ処理部の双方から読出し／書込み可能なデュ
アルポートメモリを用いることができる。
【００１３】
【作用】各制御情報ＣＭＤ(1) 〜ＣＭＤ(n) に対する応
答情報受信の有無をチェックするためのチェックデータ
〔ＣＨＫ〕をメモリ４の各応答情報エリアにそれぞれ設
定し、応答情報収集を行うよう通信制御部５をアクセス
する。このアクセスの後、最初の応答情報に対応するチ
ェックデータを監視し、そのチェックデータ〔ＣＨＫ〕
が変化したことにより最初の応答情報受信完了を検出
し、その応答情報を用いた処理を開始する。この処理中
にも通信制御部５は次の制御情報を送出して応答情報の
収集作業を繰り返し行っている。このような処理を最終
チェックデータまで繰り返す。これにより応答情報収集
作業と並行して応答情報の処理が行われることになり、
データ処理部が処理開始するのは最初の応答情報受信完
了からになり、よって処理の高速化が実現される。
答情報受信の有無をチェックするためのチェックデータ
〔ＣＨＫ〕をメモリ４の各応答情報エリアにそれぞれ設
定し、応答情報収集を行うよう通信制御部５をアクセス
する。このアクセスの後、最初の応答情報に対応するチ
ェックデータを監視し、そのチェックデータ〔ＣＨＫ〕
が変化したことにより最初の応答情報受信完了を検出
し、その応答情報を用いた処理を開始する。この処理中
にも通信制御部５は次の制御情報を送出して応答情報の
収集作業を繰り返し行っている。このような処理を最終
チェックデータまで繰り返す。これにより応答情報収集
作業と並行して応答情報の処理が行われることになり、
データ処理部が処理開始するのは最初の応答情報受信完
了からになり、よって処理の高速化が実現される。
【００１４】
【実施例】以下、図面を参照して本発明の実施例を説明
する。本実施例が適用されるシステムは前述の図５のも
のと同じである。図２には本発明の一実施例としての応
答情報処理方式の処理シーケンスが示され、図３にはＣ
ＰＵ１０による処理手順の流れ図が示される。また図４
には本実施例において共通メモリ１１に格納されるデー
タ形式が示される。
する。本実施例が適用されるシステムは前述の図５のも
のと同じである。図２には本発明の一実施例としての応
答情報処理方式の処理シーケンスが示され、図３にはＣ
ＰＵ１０による処理手順の流れ図が示される。また図４
には本実施例において共通メモリ１１に格納されるデー
タ形式が示される。
【００１５】共通メモリ１１に格納されるデータ形式
は、各パッケージ２(1) 〜２(n) への制御情報ＣＭＤ
(1) 〜ＣＭＤ(n) が各パッケージ２(1) 〜２(n) に対応
する制御情報格納エリアにそれぞれ格納され、また各パ
ッケージ２(1) 〜２(n) からの応答情報ＳＴ(1) 〜ＳＴ
(n) が各パッケージ２(1) 〜２(n) に対応する応答情報
格納エリアにそれぞれ格納される。この制御情報ＣＭＤ
には、情報収集コマンド、セレクタ制御コマンド、情報
設定コマンドなどが含まれる。応答情報ＳＴには装置警
報情報や実装／未実装情報などが含まれる。この応答情
報ＳＴは８バイトからなる。
は、各パッケージ２(1) 〜２(n) への制御情報ＣＭＤ
(1) 〜ＣＭＤ(n) が各パッケージ２(1) 〜２(n) に対応
する制御情報格納エリアにそれぞれ格納され、また各パ
ッケージ２(1) 〜２(n) からの応答情報ＳＴ(1) 〜ＳＴ
(n) が各パッケージ２(1) 〜２(n) に対応する応答情報
格納エリアにそれぞれ格納される。この制御情報ＣＭＤ
には、情報収集コマンド、セレクタ制御コマンド、情報
設定コマンドなどが含まれる。応答情報ＳＴには装置警
報情報や実装／未実装情報などが含まれる。この応答情
報ＳＴは８バイトからなる。
【００１６】ＣＰＵ１０は共通メモリ１１の制御情報格
納エリアに制御情報ＣＭＤ(1) 〜ＣＭＤ(n) を全て設定
し終えると（ステップＳ２）、その共通メモリ１１の各
パッケージ２(1) 〜２(n) の応答情報格納エリアの最終
バイト（つまり８バイト目）にチェックデータとしての
“Ｆ０h ”をそれぞれ書き込む（ステップＳ３）。この
後、ＣＰＵ１０は通信制御ＬＳＩ１２に対して情報収集
を指示するアクセスを行い（ステップＳ４）、現在処理
中のパッケージ番号を表示するためのパッケージカウン
タの番号値Ｉを“１”にする（ステップＳ５）。
納エリアに制御情報ＣＭＤ(1) 〜ＣＭＤ(n) を全て設定
し終えると（ステップＳ２）、その共通メモリ１１の各
パッケージ２(1) 〜２(n) の応答情報格納エリアの最終
バイト（つまり８バイト目）にチェックデータとしての
“Ｆ０h ”をそれぞれ書き込む（ステップＳ３）。この
後、ＣＰＵ１０は通信制御ＬＳＩ１２に対して情報収集
を指示するアクセスを行い（ステップＳ４）、現在処理
中のパッケージ番号を表示するためのパッケージカウン
タの番号値Ｉを“１”にする（ステップＳ５）。
【００１７】通信制御ＬＳＩ１２はＣＰＵ１０からアク
セスを受けると、共通メモリ１１からまずパッケージ２
(1) に対応した制御情報ＣＭＤ(1)を読み出してそれを
パッケージ２(1) に宛てて送出し、パッケージ２(1) か
らの応答情報ＳＴ(1) の受信を待ち、それを受信したな
ら共通メモリ１１の応答情報ＳＴ(1) の格納エリアに書
き込む。この間、ＣＰＵ１０は共通メモリ１１の応答情
報ＳＴ(1) の対応格納エリアの最終バイト（つまりチェ
ックデータ“Ｆ０h ”が書き込まれているバイト）を監
視している（ステップＳ６）。
セスを受けると、共通メモリ１１からまずパッケージ２
(1) に対応した制御情報ＣＭＤ(1)を読み出してそれを
パッケージ２(1) に宛てて送出し、パッケージ２(1) か
らの応答情報ＳＴ(1) の受信を待ち、それを受信したな
ら共通メモリ１１の応答情報ＳＴ(1) の格納エリアに書
き込む。この間、ＣＰＵ１０は共通メモリ１１の応答情
報ＳＴ(1) の対応格納エリアの最終バイト（つまりチェ
ックデータ“Ｆ０h ”が書き込まれているバイト）を監
視している（ステップＳ６）。
【００１８】パッケージ２(1) から応答情報ＳＴ(1) が
返送されてそれが応答情報ＳＴ(1)の格納エリアが書き
込まれると、そのエリアの最終バイトに書き込まれてい
たチェックデータ“Ｆ０h ”は返送された応答情報ＳＴ
(1) によって上書きされるため消失する。よってＣＰＵ
１０はこのチェックデータ“Ｆ０h ”の変化を監視して
いて、それが変化した時にはパッケージ２(1) から応答
情報ＳＴ(1) が返送され受信完了したものと判断し、こ
の応答情報ＳＴ(1) を共通メモリ１１から読み出してそ
のデータ解析処理を開始する（ステップＳ７）。この処
理の結果、障害等が発見されれば、パッケージ２(1) に
対して予備系への切替え制御を行うなどする。
返送されてそれが応答情報ＳＴ(1)の格納エリアが書き
込まれると、そのエリアの最終バイトに書き込まれてい
たチェックデータ“Ｆ０h ”は返送された応答情報ＳＴ
(1) によって上書きされるため消失する。よってＣＰＵ
１０はこのチェックデータ“Ｆ０h ”の変化を監視して
いて、それが変化した時にはパッケージ２(1) から応答
情報ＳＴ(1) が返送され受信完了したものと判断し、こ
の応答情報ＳＴ(1) を共通メモリ１１から読み出してそ
のデータ解析処理を開始する（ステップＳ７）。この処
理の結果、障害等が発見されれば、パッケージ２(1) に
対して予備系への切替え制御を行うなどする。
【００１９】この処理が終わると、パッケージカウンタ
の番号値Ｉが最終番号ｎになったか否かを判定し（ステ
ップＳ８）、最終番号でなければその値Ｉを一つインク
リメントとして（ステップＳ９）、そのパッケージ番号
２のパッケージ２(2) について共通メモリ１１の応答情
報ＳＴ(2) の格納エリアの最終バイトのチェクデータを
監視する。
の番号値Ｉが最終番号ｎになったか否かを判定し（ステ
ップＳ８）、最終番号でなければその値Ｉを一つインク
リメントとして（ステップＳ９）、そのパッケージ番号
２のパッケージ２(2) について共通メモリ１１の応答情
報ＳＴ(2) の格納エリアの最終バイトのチェクデータを
監視する。
【００２０】一方、通信制御ＬＳＩ１２は応答情報ＳＴ
(1) の受信が完了すると、ＣＰＵ１０のデータ処理とは
係わりなく次番号のパッケージ２(2) への制御情報ＣＭ
Ｄ(2) を共通メモリ１１から読み出してそのパッケージ
２(2) に宛てて送出し、それから応答情報ＳＴ(2) が返
送されてくればそれを共通メモリ１１の対応する応答情
報格納エリアに書き込む。これにより、ＣＰＵ１０は前
述同様にして、パッケージ２(2) からの応答情報ＳＴ
(2) の受信完了を判定することができ、前述同様受信完
了した応答情報ＳＴ(2) を読み出してそのデータ処理を
行う。以下、同様にして最終番号のパッケージ２(n) ま
で処理を繰り返す。
(1) の受信が完了すると、ＣＰＵ１０のデータ処理とは
係わりなく次番号のパッケージ２(2) への制御情報ＣＭ
Ｄ(2) を共通メモリ１１から読み出してそのパッケージ
２(2) に宛てて送出し、それから応答情報ＳＴ(2) が返
送されてくればそれを共通メモリ１１の対応する応答情
報格納エリアに書き込む。これにより、ＣＰＵ１０は前
述同様にして、パッケージ２(2) からの応答情報ＳＴ
(2) の受信完了を判定することができ、前述同様受信完
了した応答情報ＳＴ(2) を読み出してそのデータ処理を
行う。以下、同様にして最終番号のパッケージ２(n) ま
で処理を繰り返す。
【００２１】以上のようにすれば、ＣＰＵ１０は、最初
のパッケージ２(1)からの応答情報ＳＴ(1) を受信完了
した時点から、通信制御ＬＳＩ１２による応答情報の収
集作業と並行して、その応答情報ＳＴ(1) の処理を開始
することができる。つまり通信制御ＬＳＩ１２による全
応答情報ＳＴ(1) 〜ＳＴ(n) の収集完了（通信制御ＬＳ
Ｉ１２の処理完了待ち時間）を待たなくともＣＰＵ１０
はデータ処理を開始できるので、障害発生等に対して迅
速な処理が可能になる。
のパッケージ２(1)からの応答情報ＳＴ(1) を受信完了
した時点から、通信制御ＬＳＩ１２による応答情報の収
集作業と並行して、その応答情報ＳＴ(1) の処理を開始
することができる。つまり通信制御ＬＳＩ１２による全
応答情報ＳＴ(1) 〜ＳＴ(n) の収集完了（通信制御ＬＳ
Ｉ１２の処理完了待ち時間）を待たなくともＣＰＵ１０
はデータ処理を開始できるので、障害発生等に対して迅
速な処理が可能になる。
【００２２】なお、上述の実施例ではチェックデータ
“Ｆ０h ”を８バイトの応答情報格納エリアの最終バイ
トに書き込むようにしたが、これに限られるものではな
く、例えば応答情報有効データの最後に書き込むなど応
答情報の受信完了を検出できる位置であればどの位置で
あってもよい。
“Ｆ０h ”を８バイトの応答情報格納エリアの最終バイ
トに書き込むようにしたが、これに限られるものではな
く、例えば応答情報有効データの最後に書き込むなど応
答情報の受信完了を検出できる位置であればどの位置で
あってもよい。
【００２３】
【発明の効果】以上に説明したように、本発明によれ
ば、ＣＰＵは通信制御ＬＳＩ１による全応答情報の収集
完了を待たなくとも、通信制御ＬＳＩ１による収集作業
と並行して、収集した応答情報の処理を逐次開始するこ
とができるので、全体としての処理時間が短縮され、障
害等に対して迅速な対応が可能となり、システムの信頼
性向上に寄与するところが大きい。
ば、ＣＰＵは通信制御ＬＳＩ１による全応答情報の収集
完了を待たなくとも、通信制御ＬＳＩ１による収集作業
と並行して、収集した応答情報の処理を逐次開始するこ
とができるので、全体としての処理時間が短縮され、障
害等に対して迅速な対応が可能となり、システムの信頼
性向上に寄与するところが大きい。
【図１】本発明に係る原理説明図である。
【図２】本発明の一実施例としての応答情報処理方式の
処理シーケンスを示す図である。
処理シーケンスを示す図である。
【図３】実施例におけるＣＰＵの処理手順を示す流れ図
である。
である。
【図４】実施例における共通メモリに格納するデータ形
式を示す図である。
式を示す図である。
【図５】本応答情報処理方式が適用されるシステムを示
す図である。
す図である。
【図６】従来の応答情報処理方式の処理シーケンスを示
す図である。
す図である。
１ ＭＰＵ盤 ２(1) 〜２(n) パッケージ １０ ＣＰＵ １１ 共通メモリ １２ 通信制御ＬＳＩ
Claims (2)
- 【請求項１】 複数の被監視部〔３(1) 〜３(n) 〕と、 これら複数の被監視部に対し応答情報の収集を指令する
制御情報〔ＣＭＤ(1)〜ＣＭＤ(n) 〕とその収集された
応答情報〔ＳＴ(1) 〜ＳＴ(n) 〕を各被監視部対応に格
納するメモリ〔４〕と、 該メモリから制御情報を読み出して被監視部に送信する
と共にそれに応じて被監視部から収集した応答情報をメ
モリの対応する応答情報エリアに書き込む制御を複数の
被監視部に対して逐次に行う通信制御部〔５〕と、 該通信制御部に対して収集指令を発すると共に収集した
応答情報をメモリから読み出してその解析を行うデータ
処理部〔６〕とを備え、 応答情報を収集するに先立って該メモリの各応答情報エ
リアにそれぞれチェックデータ〔ＣＨＫ〕を書き込み、
通信制御部による応答情報収集作業と並行して、該応答
情報エリアの内容を監視してチェックデータが被監視部
からの応答情報によって書き換えられたことで対応する
被監視部からの応答情報の受信完了を検出してその解析
処理を行うことを各被監視部について逐次に行うように
した応答情報処理方式。 - 【請求項２】 メモリとして通信制御部とデータ処理部
の双方から読出し／書込み可能なデュアルポートメモリ
を用いた請求項１記載の応答情報処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3302514A JPH05114035A (ja) | 1991-10-22 | 1991-10-22 | 応答情報処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3302514A JPH05114035A (ja) | 1991-10-22 | 1991-10-22 | 応答情報処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05114035A true JPH05114035A (ja) | 1993-05-07 |
Family
ID=17909885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3302514A Pending JPH05114035A (ja) | 1991-10-22 | 1991-10-22 | 応答情報処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05114035A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008252541A (ja) * | 2007-03-30 | 2008-10-16 | Yamaha Corp | ネットワーク通信システム |
-
1991
- 1991-10-22 JP JP3302514A patent/JPH05114035A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008252541A (ja) * | 2007-03-30 | 2008-10-16 | Yamaha Corp | ネットワーク通信システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3481737B2 (ja) | ダンプ採取装置およびダンプ採取方法 | |
| JPH0465411B2 (ja) | ||
| JPH0793233A (ja) | ファームウェア・トレースデータ取得方式 | |
| JPS6215649A (ja) | 複数のポ−トと複数のチヤンネルとの間を選択的に接続する手段 | |
| US7062677B1 (en) | Method for capturing core dump of a service module | |
| JP2519276B2 (ja) | 障害情報収集処理方式 | |
| JP3192354B2 (ja) | コンピュータシステムのリトライ処理装置 | |
| JPH05114035A (ja) | 応答情報処理方式 | |
| JP2001077814A (ja) | ネットワーク障害解析支援装置、およびネットワーク障害解析方法、ならびに障害解析プログラムを記録した記録媒体 | |
| JP2570104B2 (ja) | 情報処理装置に於ける障害情報採取方式 | |
| JP2000357130A (ja) | 周辺制御処理装置、障害解析情報保持方式及び障害解析情報保持方法 | |
| JPS62198943A (ja) | 電子計算機システムの障害情報収集・解析方式 | |
| JPH11119992A (ja) | ファームウェアのトレース制御装置 | |
| JPH02143333A (ja) | 障害処理装置 | |
| JPH05158817A (ja) | バスプロトコル監視方式 | |
| JPS6232795A (ja) | マルチプロセサ方式の交換機 | |
| JPH08297636A (ja) | オンライン端末入力シミュレーション装置 | |
| JPH03104440A (ja) | データフレーム識別方式 | |
| JPH0118460B2 (ja) | ||
| JPS60254945A (ja) | デ−タ処理装置におけるロギング制御方法 | |
| JPH0823854B2 (ja) | 制御装置 | |
| JPH05298199A (ja) | 入出力制御装置 | |
| JPH0334038A (ja) | 周辺制御装置の障害解析情報収集方式 | |
| JPH07122857B2 (ja) | 情報処理装置 | |
| JPS59121525A (ja) | サブチヤネル制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011009 |