JPH03104440A - データフレーム識別方式 - Google Patents

データフレーム識別方式

Info

Publication number
JPH03104440A
JPH03104440A JP1242655A JP24265589A JPH03104440A JP H03104440 A JPH03104440 A JP H03104440A JP 1242655 A JP1242655 A JP 1242655A JP 24265589 A JP24265589 A JP 24265589A JP H03104440 A JPH03104440 A JP H03104440A
Authority
JP
Japan
Prior art keywords
data
frame
received
processing
leading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1242655A
Other languages
English (en)
Inventor
Noriyoshi Oohino
大日野 典良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1242655A priority Critical patent/JPH03104440A/ja
Publication of JPH03104440A publication Critical patent/JPH03104440A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要] 周期的なデータを受信する受信装置において1周期分の
データ列を切り出すデータフレーム識別方式に関し、 データフレームの先頭データを検出するための専用ハー
ドウェアを用いずにデータフレームを識別する経済的か
つ融通性あるデータフレーム識別方式を提供することを
目的とし、 1フレームの先頭データに特定の先頭データパターンを
有する周期的なデータを受信して処理する受信装置にお
いて、直列伝送される前記周期的なデータ列を受信する
データ受信手段と、該データ受信手段が受信した前記デ
ータを受信データ記憶手段に直接転送せしめる制御を行
なうダイレクト・メモリ・アクセス制御手段と、該ダイ
レクト・メモリ・アクセス制御手段の制御により前記デ
ータ受信手段よりデータを受信して記憶する受信データ
記憶手段と、該受信データ記憶手段に対して周期的なポ
ーリングを行ない、該ポーリングの1周期中に受信した
データ中における前記先頭データパターンを持つ先頭デ
ータの有無を検出し、先頭データを検出した場合に、該
先頭データより前の1フレーム分のデータをデータ処理
手段に転送するフレーム識別手段と、該フレーム検出手
段の制御により前記受信データ記憶手段より転送された
受信データの処理を行なう前記データ処理手段とを備え
るように構或する。
〔産業上の利用分野〕
本発明は、周期的なデータを受信する受信装置において
1周期分のデータ列を切り出すデータフレーム識別方式
に関する。
多数のポイントの情報を距離の離れた監視装置に送って
表示するようなケースでは、各ポイントの情報を並列で
送付するとケーブル本数等ハード量が著しく増加するた
め、直列伝送の手法が用いられる。直列データ伝送にお
いては、転送情報の信頼性を保つために、再送手順を含
む複雑な通信プロトコルを用いることもあるが、経時的
な変化情報かもり込まれた同一組合せのデータを周期的
に高速で送信する場合には、通信エラーが発生しても次
の周期のデータで回復させる手法を用いることが多い。
後者の場合、1周期中のデータ列、即ち、lフレームの
データの先頭に、先頭データを識別するための特定のデ
ータパターンを配置するように定めれば、ハードウエア
のみにより受信装置を構成することは容易に可能である
上記のような周期的データを受信する場合に、受信側に
おいて受信データを単に固定の装置に出力するだけでな
く高度な加工を施すような必要が生じた場合、例えば受
信データによりランプを点滅させていたものが、キャラ
クタ表示を行なったり、統計処理のためにパーソナル・
コンピュータに出力させる必要が生じたような場合には
、送信側を変更せずに受信側で高機能化に対処すること
が望ましい。このような場合、前記の如きハードウェア
により構威された受信装置では高機能化が難しいため、
ソフトウエアプログラムを受信装置に組み込むことによ
って対処することが必.要となる.ただし、この場合に
おいても、高速で受信するデータからソフトウェアのみ
によって1フレームのデータ列を切出すことは処理能力
的に難しいため、通常先頭データ検出のためのハードウ
ェアが用いられている。しかし、先頭データ検出のため
のハードウエアを用いることによって、ハードウエアが
増え、かつスペースを要するために小形化上のネックと
もなり、経済性を損なうものとなっている。
このため、先頭データ検出のための専用ハードウェアを
用いずにフレームが切出せるデータフレーム検出方弐が
必要となっている。
〔従来の技術〕
第4図は従来方式の構戒図である。
第4図(1)はハードウェアにより処理を行なう方式の
構戒図である。受信装置30は図示省略された送信装置
より、1フレームの先頭データに特定の先頭データパタ
ーンを有する周期的なデータを直列伝送によって受信し
ている。該データは通信し3131によって受信される
が、例えばIバイト受信する都度、信号を受信した情報
として受信信号を先頭データ検出回路32とカウンタ3
3のクロック端子CLKに送出する。
先頭データ検出回路32は該受信信号を人力する都度、
前記通信LS131よりデータ1バイト分を入力し、特
定の先頭データパターンをもつ先頭データであるか否か
を判別する。もし、受信したデータが先頭データである
場合にはカウンタ33のCLR端子に検出情報を出力し
、該カウンタ33をクリアして初期化する。
カウンタ33は初期化されたのち、通信LSI3lより
クロソク端子CLKに人力される前記受信信号を計数し
てデコーダ34に出力する。デコーダ34はカウンタ3
3が計数した数に対応する数値情報を複数のレジスタ3
5に送出する。複数のレジスタ35はそれぞれ1バイト
を記憶するレジスタであり、デコーダ34からの出力数
値に対応するレジスタが通信LSI31からのlバイト
のデータを蓄積する。これによって、複数のレジスタ3
5に1フレーム分のデータが蓄積され、図示省略された
回路に出力される。lフレーム分のデータが蓄積される
と図示省略されたデータ処理回路に送られ、外部に出力
するなどの処理が行なわれる。また、1フレーム分の蓄
積後に次の先頭データが受信されるため、カウンタ23
がクリアされて次のフレームのデータの蓄積が開始され
る。
第4図(2)は上記の処理をソフトウェアにより処理す
る方式の構或図である。受信装置40の通信LSI41
は図示省略された送信装置より、1フレームの先頭デー
タに特定の先頭データパターンを有する周期的なデータ
を直列伝送によって受信している。通信LSI41はデ
ータを受信するとダイレクト・メモリ・アクセス制御回
路(以下、DMACと記す)44に対してダイレクト・
メモリ・アクセス(DMAと記す)の要求を行ない、前
記DMAC44よりDMA確認信号を受けると受信デー
タをバス47を通して直接ランダムアクセス・メモリ 
(RAMと記す)43に送り、該RAM43に記憶せし
める。このとき受信データのフレームを識別する必要が
あるが、受信装置40内の制御と受信データの処理を行
なうブロセソサ(CPUと記す)46が個々の受信デー
タについて先頭データであるか否かの判定をソフトウェ
ア処理によって行なうことは該CPUの負荷が重くなり
過ぎ、本来のデータ処理の能力が低下するため、先頭デ
ータ検出回路42を設けてハード的に先頭データの検出
を行なっている。
該先頭データ検出回路42は前記通信LSI41より受
信データを1バイトづつ受け、先頭データであるか否か
を識別し、識別したときに前記CPU 46に通知をす
る。該CPU46は該情報を受信する都度、前記RAM
43に記憶されているデータ、即ち、1フレーム分のデ
ータを読込み、必要な処理を行なう。なお、続出専用メ
モリ(ROM)35は受信装置40において行なう処理
に必要なプログラムを記憶し2、前記CPU46のデー
タ処理の実行に供している。
以上の如く、従来方弐においてはハードウエア処理また
はソフトウェア処理によってフレーム識別を行なってい
るが、ハードウエア処理方式は受信処理の高機能化に対
応するためには融通性がなく、また、ソフトウェア処理
においては先頭データ検出回路42が必要となるため、
ハードウエア量が増加し、また大きなスペースが必要と
なるため,受信装置40の収容回線数を増加するために
ネックとなり、経済性を損なうという問題を有している
〔発明が解決しようとする課題〕
以上のように、従来のハードウェア処理方式は受信処理
の高機能化に対応するためには融通性がなく、また、ソ
フトウエア処理方式は先頭データ検出のためにハードウ
ェア量及びスペースが増加して経済性を損なうという問
題を有している。
本発明は、データフレームの先頭データを検出するため
の専用ハードウェアを用いずにデータフレームを識別す
る経済的かつ融通性あるデータフレーム識別方式を提供
することを目的とする。
〔課題を解決するための手段〕
第1図は本発明の原理説明図である。
図中、lは1フレームの先頭データに特定の先頭データ
パターンを有する周期的なデータ列を直列伝送によって
受信するデータ受信手段、2は該データ受信手段1が受
信した前記データを受信データ記憶手段3に直接転送せ
しめる制御を行なうダイレクト・メモリ・アクセス制御
手段、3は該ダイレクト・メモリ・アクセス制御手段2
の制御により前記データ受信手段lよりデータを受信し
て記憶する受信データ記憶手段、4は該受信データ記憶
手段3に対して周期的なポーリングを行ない、該ポーリ
ングの1周期中に受信したデータ中における前記先頭デ
ータパターンを持つ先頭データの有無を検出し、先頭デ
ータを検出した場合に、該先頭データより前の1フレー
ム分のデータをデータ処理手段5に転送するフレーム識
別手段、5は該フレーム検出手段4の制御により前記受
信データ記憶千段3より転送された受信データの処理を
行なうデータ処理手段である。
〔作 用〕
第1図において、データ受信手段1は図示省略された送
信装置より、1フレームの先頭データに特定の先頭デー
タパターンを有する周期的なデータ列を直列伝送によっ
て受信する。該データ受信手段lはデータを受信すると
ダイレクト・メモリ・アクセス制御手段2に対してダイ
レクト・メモリ・アクセスの要求を行ない、該ダイレク
ト・メモリ・アクセス制御手段2は前記データ受信手段
1が受信したデータを受信データ記憶手段3に対して直
接転送・記憶せしめるよう制御を行なう。
一方、フレーム識別手段4は受信データ記憶手段3上の
データに対して周期的にポーリングを行ない、前回のポ
ーリングから今回のポーリングまでに受信している複数
のデータ内に先頭データがあるか否かを特定の先頭デー
タパターンの有無によって調べる。先頭データが見出さ
れなければ、その回のポーリングにおいては特に処理を
行なわず、一定周期後に再びポーリングを行なう。
ポーリングによって先頭データを検出したときは、フレ
ーム識別千段4は、前回、先頭データを検出したときの
先頭データ位置情報とともにiフレームのデータを受信
した旨、データ処理千段5に通知する。データ処理手段
5は該通知を受けると識別された1フレーム分のデータ
を読込み、予め定められたデータ処理を実行する。
以上の如く、本発明では高速で受信するデータを一旦受
信データ記憶手段3に記憶し、記憶したデータをフレー
ム識別手段4が遅い周期でポーリングを行なって一度に
複数のデータについて先頭データの有無を判定するため
、処理上大きな負担を招かずにフレーム識別を行なうこ
とができる。
〔実施例〕
第2図は本発明の一実施例の構戒図、第3図は先頭デー
タ検出実施例説明図である。
第2図は受信装置のデータ受信部分を示しており、図中
、10は受信装置、11はデータの受信を制御する通信
LSI、12は通信LSIIIが受信したデータをRA
M13へ直接転送せしめるよう制御を行なうDMAC 
(ダイレクト・メモリ・アクセス制御部)、13はRA
M (ランダムアクセス・メモリ) 、13aはRAM
13内において受信データが記憶される受信データ・バ
ッファエリア、14は受信装置10内の制御と受信デー
タの処理を行なうC P U, 14aはCPU14内
の受信タスク実行部、14bは同じくデータ処理タスク
実行部、l5はプログラムを記憶するROM(続出専用
メモリ)、15a ハROM 15内に記憶されるプロ
グラムの一部で、前記CPU14が受信タスク実行部1
4aによりフレーム識別などを実行する場合に必要な処
理手順を供給する受信タスク、15oは同じくR○M 
15内に記憶され、前記CPU14がデータ処理タスク
実行部14aによりデータ処理を実行する場合に必要な
処理手順を供給するデータ処理タスクである。
第2図において、通信LSIIIは図示省略された送信
装置より、lフレームの先頭データに特定の先頭データ
パターンを有する周期的なデータ列を直列伝送によって
受信する。該通信LSII1はlバイトのデータを受信
するとDMAC12に対してDMA要求を行なう。DM
AC12は該DMA要求を受けると、CPU14を一旦
停止し、前記受信データをRAM13の受信データ・ハ
ッファエリア13aに記憶せしめる。なお、該DMAC
 12は受信データを記憶した受信データ・パッファエ
リア13a内のアドレスを図示省略した内部レジスタに
記憶してRAM13の管理を行なう。
一方、CPU14はROM15に記憶されているプログ
ラムを実行しているが、プログラムの一部である受信タ
スク15aは周期的に実行権が与えられ、CPU14上
の受信タスク実行部14aによってポーリング処理が実
行される。CPU14の受信タスク実行部14aは先ず
、前記DMAC12の内部レジスタの値を参照して、前
回のポーリング以後受信したデータ列を決定し、そのデ
ータ列中に先頭データとしてのデータパターンが含まれ
ているか否かを判定する。
以下、先頭データ検出の実施例を第3図によって説明す
る。
第3図は第2図におけるRAM13の受信データ・バッ
ファエリア13a内に記憶されている受信データの状態
を示しており、同図では3フレーム分のデータ21〜2
3と4フレーム目のデータ24が途中まで記憶されてい
る。各フレームの先頭には先頭データパターンをもつ先
頭データ21a, 22a〜があり、先頭データ21a
, 22a〜に続いてそれぞれフレームデータ2lb,
 22b〜が記憶されている.これらのデータはlフレ
ーム目の先頭データ21aから人力順にデータ列として
記憶されて行くが、ポーリングは受信データ・バッファ
エリア13aに対して周期的に実行される。
第3図のP0〜P7は上記ポーリングが行なわれる時点
を示しているが、今P,が実行されたものとするとP,
のポーリングにおいては前回のポーリングP4以後今回
のポーリングP,までの間に記憶されたデータ(第3図
では3フレーム目のフレームデータ23bの一部)を対
象として先頭データの有無が判定される。この場合は第
3図に示される如く先頭データが含まれていないため、
第2図の受信タスク実行部14aは何も実行せず、次の
ポーリングまでのポーリング周期の間、時間待ち状態と
なる。
次のポーリング時点P6になると,同様にP,以降P6
までのデータの中に先頭データがあるか否かが判定され
るが、この場合は第3図における4フレーム目の先頭デ
ータ24aが含まれていることが検出される。先頭デー
タ24aが検出された場合は、受信データ・バッファエ
リア13a内に記憶されている前回の先頭データ23a
の位置と今回の先頭データ24aの1つ前までのデータ
の位置までの間が最新のlフレームの受信データとなる
。この例では3フレーム目のフレームデータ23が1フ
レームのデータとして識別される。
以後、第2図により説明する。
ROM15内の受信タスク15aは、以上により1フレ
ームのデータが識別されると、該データが記憶されてい
る受信データ・バッファエリア13a上の位置情報をデ
ータ処理タスク15bに通知する。
これにより、CPU14のデータ処理タスク実行部14
bは該1フレームのデータについて編集,出力など、予
め定められた手順に従ったデータ処理を行なう。
受信タスク15aはデータ処理タスク15bに通知後、
再びポーリング周期の間、時間待ち状態となる。なお、
以上の処理中においてRAM13上の受信データ・バッ
ファエリア13aの残りエリアが少なくなると、受信タ
スク15aは一旦DMAC 12を設定し直し、再び受
信データ・バンファエリア13aの先頭から上書きの形
で受信データを格納するようにする。
また、受信タスク15aはポーリング時に通信LSIL
L内の図示省略されたステータス・レジスタを参照して
、受信エラーなどが発生していないことを確認する。受
信エラーが発生していれば、そのときの1フレーム分の
データは異常として捨て、データ処理タスクへの通知は
行なわない。この場合、送られてくるデータが経時的な
変化情報がちり込まれた同一組合せの周期的データであ
るため、データを破棄しても支障は生じない。
なお、以上の実施例においては、DMAC12を外付け
としたが、DMACを内蔵するCPUを用いれば、ハー
ド量を更に少なくすることが可能である。また、通信エ
ラー発生時に、1フレームのデータを全部破棄せずに、
正常に受信した部分までのデータをデータ処理タスク1
5bへ通知し、データの救済を図ることも可能である。
本発明の実施例としては以上の如く、構戊方法あるいは
処理方法に種々の変形が考えられるが、本発明はこれら
を排除するものではない。
(発明の効果〕 以上説明したように、本発明によれば、データの受信装
置において高速で受信ずるデータを一旦メモリに記憶し
たのち、遅い周期でポーリングを行なって一度に複数の
データについて先頭データの有無を判定するため、CP
Uが過負荷となることなく、フレーム識別が可能となり
、かつ先頭データの検出に専用のハードウエアを必要と
しないため、かかる受信装置の小形経済化に大きな効果
を有する。
2 3 −・−・−・・−・−・一−−−一〜・・一一一一
一4 −・・・一・・一・−〜−−−一・一−−−一−
一・−・5 −・・−・・一・−−−一−・・−・一一
−・−・・である。
ダイレクト・メモリ・ アクセス制御手段 受信データ記憶手段 フレーム識別手段 データ処理手段
【図面の簡単な説明】
第1図は本発明の原理説明図、第2図は本発明の実施例
構或図、第3図は先頭データ検出の実施例説明図、第4
図は従来方式の構戒図である。 図中、 1 ・・・−・−・・−・・・−−−−−−−・−・−
・−データ受信手段第1図 第3図

Claims (1)

  1. 【特許請求の範囲】 1フレームの先頭データに特定の先頭データパターンを
    有する周期的なデータを受信して処理する受信装置にお
    いて、 直列伝送される前記周期的なデータ列を受信するデータ
    受信手段(1)と、 該データ受信手段(1)が受信した前記データを受信デ
    ータ記憶手段(3)に直接転送せしめる制御を行なうダ
    イレクト・メモリ・アクセス制御手段(2)と、該ダイ
    レクト・メモリ・アクセス制御手段(2)の制御により
    前記データ受信手段(1)よりデータを受信して記憶す
    る受信データ記憶手段(3)と、該受信データ記憶手段
    (3)に対して周期的なポーリングを行ない、該ポーリ
    ングの1周期中に受信したデータ中における前記先頭デ
    ータパターンを持つ先頭データの有無を検出し、先頭デ
    ータを検出した場合に、該先頭データより前の1フレー
    ム分のデータをデータ処理手段(5)に転送するフレー
    ム識別手段(4)と、 該フレーム検出手段(4)の制御により前記受信データ
    記憶手段(3)より転送された受信データの処理を行な
    う前記データ処理手段(5)とを備え、受信動作とは非
    同期に先頭データを検出してデータフレームを識別する
    ことを特徴とするデータフレーム識別方式。
JP1242655A 1989-09-19 1989-09-19 データフレーム識別方式 Pending JPH03104440A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1242655A JPH03104440A (ja) 1989-09-19 1989-09-19 データフレーム識別方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1242655A JPH03104440A (ja) 1989-09-19 1989-09-19 データフレーム識別方式

Publications (1)

Publication Number Publication Date
JPH03104440A true JPH03104440A (ja) 1991-05-01

Family

ID=17092275

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1242655A Pending JPH03104440A (ja) 1989-09-19 1989-09-19 データフレーム識別方式

Country Status (1)

Country Link
JP (1) JPH03104440A (ja)

Similar Documents

Publication Publication Date Title
JP2530060B2 (ja) 通信制御装置
KR960012686B1 (ko) 통신 시스템용 스테이션 및 그 통신방법
JP2002135257A (ja) シリアル通信用データ処理装置
JPH03104440A (ja) データフレーム識別方式
JPH03147157A (ja) 情報処理装置
JP3267110B2 (ja) マイクロコンピュータのデータ転送装置
JP3230339B2 (ja) 通信制御装置
JP2002278917A (ja) 画像データ転送システム
JP3486369B2 (ja) 待ちキュー監視制御方法
JPS6198050A (ja) 受信デ−タ転送方式
JP3463146B2 (ja) 通信制御方法及び装置
JPH07319823A (ja) プロセッサ間通信方式
JPS63228855A (ja) 通信制御装置
JPS6356737B2 (ja)
JP2527066B2 (ja) 受信待ち行列処理装置
JPH01212994A (ja) 通信制御装置
JPH05114035A (ja) 応答情報処理方式
JP2725107B2 (ja) 割り込み装置
JP2858493B2 (ja) 障害情報保存方式
JPH09171493A (ja) データ転送装置
JPS62282353A (ja) デ−タ転送装置
JPH07170293A (ja) 通信制御装置におけるバッファ管理システム
JPH08314814A (ja) 通信装置
JPH064304A (ja) シリアルデータ割り込み通知方式
JPS63187943A (ja) 通信制御装置