JPH09171493A - データ転送装置 - Google Patents

Abstract

(57)【要約】 【課題】 ホスト側が必要とするデータのみを高速に転
送することができるデータ転送装置を提供する。 【解決手段】 入力データを第１の切替手段１によりヘ
ッダ情報を含む第１のデータとヘッダ情報を含まない第
２のデータに分割し、ヘッダ情報を含む第１のデータを
第１の記憶手段２に格納し、ヘッダ情報を含まない第２
のデータを第２の記憶手段５に格納する。そして、第１
の記憶手段２に格納された第１のデータに含まれるヘッ
ダ情報を解析手段３により解析し、第１の記憶手段２及
び第２の記憶手段５に記憶されたデータのうち、ホスト
側が必要とするデータのみを第２の切替手段６を介して
出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データ転送装置に
関し、特に、ネットワークなどの伝送データの通信を行
うシステムにおいて、受信バッファメモリとホストシス
テムメモリとの間のダイレクトメモリアクセス（ＤＭ
Ａ）転送を行う場合などに適用して好適なものである。

【０００２】

【従来の技術】ネットワークなどにおいてデータ通信を
行う場合、送受信されるデータフレーのフォーマット
は、図５に示すような形式になっていた。例えば、プロ
トコル１における制御フレームには、図５（ａ）に示す
ように、フレーム種別、通信宛先アドレス、通信元アド
レス、ステータス、フラグ情報及びフレームチェックシ
ーケンスが格納される。

【０００３】また、プロトコル１におけるデータフレー
ムには、図５（ｂ）に示すように、フレーム種別、通信
宛先アドレス、通信元アドレス、データ種別、データサ
イズ、ユーザＩＤ、ファイルＩＤ、ステータス、ユーザ
データ及びフレームチェックシーケンスが格納される。
また、プロトコル２における制御フレームには、図５
（ｃ）に示すように、フレーム種別、通信宛先アドレ
ス、通信元アドレス、送信元ホスト稼働情報、ネットワ
ーク管理情報及びフレームチェックシーケンスが格納さ
れる。

【０００４】また、プロトコル１におけるデータフレー
ムには、図５（ｄ）に示すように、フレーム種別、通信
宛先アドレス、通信元アドレス、データ種別、データサ
イズ、ステータス、制御コード、ユーザデータ及びフレ
ームチェックシーケンスが格納される。

【０００５】このように、ヘッダ部には、フレーム種
別、通信の宛先、通信元、データ種別、データサイズ及
び様々のフラグなどが格納され、データ部には、ホスト
側へ渡されるユーザデータが格納されている。

【０００６】単一プロトコル（通信手順）の場合、伝送
データのフレームは一定である。しかし、マルチプロト
コル伝送、すなわち、同一の物理層を用いて複数のプロ
トコルによる伝送を行う場合、フレームフォーマットは
そのフレームの種別により、ヘッダ部の内容やサイズ、
フレーム全体のサイズなど異なる点が多く存在する。そ
のため、図６に示すように、ディスクリプタ３３（フレ
ーム記述子）と呼ばれるステータス３１やフレームサイ
ズ３２などから構成される付帯情報を各フレーム３４に
付加して受信バッファ３５内にリング状に格納してい
た。

【０００７】ＣＰＵや伝送データＤＭＡ転送装置は、デ
ィスクリプタ３３に基づいて、各フレーム３４を受信バ
ッファ３５から取り出し、各フレーム３４に含まれるホ
ストシステムに渡すべきデータをホスト側に転送する。

【０００８】ここで、ホストシステムに渡すべきデータ
は、データフレーム内のユーザデータのみであり、制御
フレーム内の制御データやデータフレーム内のヘッダ情
報部分は、通信装置内のＣＰＵが通信に使用する制御ス
テータスやフラグ情報などである。

【０００９】従って、ホスト側メモリにユーザデータ部
分のみをＤＭＡ転送する場合、ＤＭＡ転送を行う前に、
各々のフレームについて、ヘッダ部に格納されているヘ
ッダ情報、すなわち、フレーム種別、ステータス、転送
すべきユーザデータの有無、転送すべきユーザデータサ
イズなどを解析し、ホストに不要な情報を取り除く必要
があった。

【００１０】ホストに不要なヘッダ情報などを取り除く
ため、以下に述べるような方法が用いられていた。第１
の方法は、ＣＰＵが受信バッファを直接アクセスしてヘ
ッダの情報を読み出し、送信元アドレスの先頭をヘッダ
の分だけずらしてＤＭＡ転送装置に転送を指示する。

【００１１】第２の方法は、ヘッダ抽出方式と呼ばれる
もので、受信したフレームのヘッダ部のみを認識及び抽
出してＣＰＵのローカルメモリに転送し、残りのユーザ
データ部をホスト側メモリに分配して転送する。

【００１２】第３の方法は、受信データフレーム全体を
無条件でホスト側メモリに転送する。

【００１３】

【発明が解決しようとする課題】しかしながら、上述し
た第１の方法は、ＣＰＵが受信バッファを直接アクセス
するため、受信バッファからのデータ読み出し速度がＣ
ＰＵの処理能力に依存する。このため、データ読み出し
の効率が良くないという問題がある。また、受信バッフ
ァへのアクセスに競合が生じ、スループットが低下する
という問題もある。

【００１４】また、第２の方法は、ユーザデータ部に誤
りがある場合、ホスト側メモリに誤りを含むデータが転
送される可能性がある。また、マルチプロトコル伝送を
行う場合、ヘッダ内にあるフレーム情報を解析しない
と、そのフレームから抽出した部分がホストに不要なデ
ータフレームのヘッダであるのか、ホストに必要な制御
フレームのステータスなどの情報であるのかを認識する
ことができない。すなわち、ヘッダ部とデータ部との境
界がフレーム毎に異なる場合やホストに転送すべき情報
をヘッダ部に含むフレーム構成を有する複数のフロトコ
ルを扱う場合、第２の方法におけるヘッダ抽出方式は有
効ではない。

【００１５】また、第３の方法は、転送速度は最も速い
が、受信したフレームの正常や異常、フレーム種別、デ
ータの必要性などに関係なく、全てのデータがホスト側
に転送されるという問題がある。

【００１６】そこで、本発明の目的は、ホスト側が必要
とするデータのみを高速に転送することができるデータ
転送装置を提供することである。

【００１７】

【課題を解決するための手段】上述した課題を解決する
ために、請求項１の発明によれば、ヘッダ情報を含む第
１のデータを第１の記憶手段に格納し、ヘッダ情報を含
まない第２のデータを第２の記憶手段に格納し、第１の
記憶手段に接続された解析手段によりヘッダ情報を解析
し、解析手段による解析結果に基づいて、第１の記憶手
段及び第２の記憶手段に記憶されたデータを出力する。

【００１８】また、請求項２の発明によれば、解析手段
によるヘッダ情報の解析終了後にデータを出力する。ま
た、請求項３の発明によれば、解析手段によるヘッダ情
報の解析中に、第２のデータを第２の記憶手段に格納す
る。

【００１９】請求項１の発明によれば、ヘッダ情報を含
む第１のデータとヘッダ情報を含まない第２のデータと
を別々に記憶し、ヘッダ情報を含む第１のデータのみを
解析手段により解析し、ヘッダ情報を含まない第２のデ
ータを解析手段により解析しないようにすることによ
り、ホスト側が必要とするデータのみを取り出すことが
できる。また、ヘッダ情報を含まない第２のデータを解
析手段により解析しないので、第２のデータを解析する
時間を削減することができ、データの転送を高速化する
ことができる。

【００２０】また、請求項２の発明によれば、解析手段
によるヘッダ情報の解析終了後にデータを出力すること
により、ホスト側が必要とするデータのみ転送すること
ができる。

【００２１】また、請求項３の発明によれば、解析手段
によりヘッダ情報を解析している間に、第２のデータを
第２の記憶手段に格納することにより、データの転送時
間を短縮することができる。

【００２２】

【発明の実施の形態】以下、本発明の一実施例によるデ
ータ転送装置を図面を参照しながら説明する。図１は、
本発明の第１実施例によるデータ転送装置の機能的な構
成を示すブロック図である。

【００２３】図１において、入力データを第１の切替手
段１に入力し、ヘッダ情報を含む第１のデータとヘッダ
情報を含まない第２のデータに分割する。ヘッダ情報を
含む第１のデータを第１の記憶手段２に格納し、ヘッダ
情報を含まない第２のデータを第２の記憶手段５に格納
する。この第１の記憶手段２のサイズは、マルチプロト
コル伝送の場合、ヘッダ情報が最も大きいフレームのヘ
ッダサイズに合わせる。そして、第１の記憶手段２に格
納された第１のデータに含まれるヘッダ情報を解析手段
３により解析する。この解析手段３による解析結果に基
づいて、第１の記憶手段２及び第２の記憶手段５に記憶
されたデータのうち、ホスト側が必要とするデータのみ
を第２の切替手段６を介して出力する。また、第１の記
憶手段に格納された第１のデータのヘッダ情報が格納さ
れている位置を指示手段４により指示する。

【００２４】次に、本発明の一実施例による伝送データ
ＤＭＡ転送装置を図面を参照しながら説明する。図２
は、本発明の一実施例による伝送データＤＭＡ転送装置
の概略構成を示すブロック図である。

【００２５】図２において、データ送受信装置１２は、
回線１１から受信したシリアルデータフレームをパラレ
ルデータに変換し、ディスクリプタを付加して受信バッ
ファ１３に格納する。この時、受信バッファ１３には、
各種のプロトコルのフレームが順次格納される。ＤＭＡ
転送装置１４は、受信したフレームのうち、ホスト側プ
ロセッサ２６に必要なデータを受信バッファ１３からシ
ステムメモリ２５に転送する。

【００２６】ここで、ＤＭＡ転送装置１４は、切替スイ
ッチ１５、１９、フレームサイズ認識回路１６、２次Ｆ
ＩＦＯ１７、１次バッファ１８、オフセットポインタ２
０、メモリインターフェイス２１、２３、ＤＭＡコマン
ドインターフェイス２２を備えている。

【００２７】切替スイッチ１５は、メモリインターフェ
イス２１により制御され、受信したフレームを分割し
て、１次バッファ１８又は２次ＦＩＦＯ１７に供給する
ものである。

【００２８】フレームサイズ認識回路１６は、受信バッ
ファ１３からディスクリプタを読み込んで、フレームサ
イズを認識するものである。１次バッファ１８は、切替
スイッチ１５で分割されたフレームのうち、最初の部分
を格納するものである。ここで、分割されたフレームの
うちの最初の部分には、ヘッダ情報が含まれるようにす
る。また、１次バッファ１８のサイズは、図５に示すよ
うな各種のプロトコルフレームのうち、ＣＰＵ２４によ
り解析するヘッダ情報の最も大きいフレームのヘッダサ
イズに合わせる。

【００２９】２次ＦＩＦＯ１７は、切替スイッチ１５で
分割されたフレームのうち、１次バッファ１８に格納さ
れなかった残りの部分を格納するものである。切替スイ
ッチ１９は、メモリインターフェイス２３により制御さ
れ、１次バッファ１８又は２次ＦＩＦＯ１７に格納され
たデータをホスト側プロセッサ２６に供給するものであ
る。

【００３０】ＣＰＵ２４は１次バッファ１８に接続さ
れ、ＤＭＡコマンドインターフェイス２２からのヘッダ
解析要求により、ヘッダ情報の解析を行う。また、１次
バッファ１８におけるオフセットポインタ２０の設定を
行う。

【００３１】以上説明したように、本発明の一実施例に
よる伝送データＤＭＡ転送装置によれば、１次バッファ
１８のサイズをＣＰＵ２４により解析するヘッダ情報の
最も大きいフレームのヘッダサイズに合わせる。このこ
とにより、ヘッダ抽出、ＣＰＵ２４のヘッダ解析、及び
それに続くユーザデータの転送などの一連の伝送データ
ＤＭＡ転送動作を、プロトコルやフレームの形式に関係
なく行うことができ、マルチプロトコル伝送に有効に対
応することができる。

【００３２】次に、本発明の第１実施例による伝送デー
タＤＭＡ転送方式を図面を参照しながら説明する。この
第１実施例による伝送データＤＭＡ転送方式は、図２の
伝送データＤＭＡ転送装置１４において、ＣＰＵ２４に
よるヘッダ情報の解析終了後に、１次バッファ１８及び
２次ＦＩＦＯ１７に格納されたデータを出力するように
したものである。

【００３３】図３において、受信したフレームサイズが
１次バッファ１８のサイズより大きい場合、ＤＭＡ転送
装置１４は、切替スイッチ１５を１次バッファ１８側に
切り替えて、フレームの先頭部分を１次バッファ１８に
格納する。例えば、１次バッファ１８には、図３に示す
ように、フレーム種別、宛先アドレス、送信元アドレ
ス、データ種別、データサイズ、ユーザＩＤ、ファイル
ＩＤ、ステータス、データ０、データ１が格納される。

【００３４】そして、１次バッファ１８がフルになった
ら、ＤＭＡ転送を中断して、ＤＭＡコマンドインターフ
ェイス２２からＣＰＵ２４にヘッダ解析要求通知を出力
する。ＣＰＵ２４は、ヘッダ解析要求に基づいて、１次
バッファ１８の内容を解析し、ホスト側プロセッサ２６
に渡すべきデータ（ユーザデータ）がある場合、ユーザ
データの格納先を示すシステムメモリ２５のアドレス、
データ数及び１次バッファ１８のオフセット値を１次バ
ッファ１８のオフセットポインタ２０に設定し、ＤＭＡ
を起動する。この時、オフセットポインタ２０は、ホス
ト側プロセッサ２６に渡すべきデータの部分を指示す
る。

【００３５】その後、ＤＭＡ転送装置１４は、オフセッ
トポインタ２０で指示される部分からホスト側プロセッ
サ２６へのデータ転送を再開する。ＤＭＡ転送装置１４
は、１次バッファ１８に格納されていたユーザデータを
ホスト側プロセッサ２６へ転送した後、切替スイッチ１
５、１９を切り替えて、２次ＦＩＦＯ１７による転送に
移行する。設定されたデータ数のユーザデータをホスト
側プロセッサ２６へ転送することにより、１回のＤＭＡ
転送が完了する。

【００３６】なお、受信したフレームサイズが１次バッ
ファ１８のサイズに満たない場合、ＤＭＡ転送装置１４
は、切替スイッチ１５を１次バッファ１８側に切り替え
て、フレーム全体を１次バッファ１８に格納する。

【００３７】そして、ＤＭＡ転送を中断して、ＤＭＡコ
マンドインターフェイス２２からＣＰＵ２４にヘッダ解
析要求通知を出力する。ＣＰＵ２４は、ヘッダ解析要求
に基づいて、１次バッファ１８の内容を解析し、ホスト
側プロセッサ２６に渡すべきデータがある場合、ユーザ
データの格納先を示すシステムメモリ２５のアドレス、
データ数及び１次バッファ１８のオフセット値を１次バ
ッファ１８のオフセットポインタ２０に設定し、ＤＭＡ
を起動する。この時、オフセットポインタ２０は、ホス
ト側プロセッサ２６に渡すべきデータの部分を指示す
る。

【００３８】その後、ＤＭＡ転送装置１４は、オフセッ
トポインタ２０で指示される部分からホスト側プロセッ
サ２６へのデータ転送を再開する。１次バッファ１８に
格納されたデータがステータス通知フレームなどで、ホ
スト側プロセッサ２６に渡すべきデータがない場合、Ｃ
ＰＵ２４はＤＭＡ転送装置１４に終了コマンドを発行
し、ＤＭＡを終了させる。

【００３９】以上説明したように、本発明の第１実施例
による伝送データＤＭＡ転送方式によれば、受信データ
フレームの先頭にあるヘッダ部を、ＣＰＵ２４により読
み出し可能な１次バッファ１８に格納した後、ＤＭＡ転
送を一旦中断し、ＣＰＵ２４によりヘッダ情報の解析を
行い、ヘッダ部に続く残りのデータを２次ＦＩＦＯ１７
へ転送する。このことにより、受信バッファ１３からホ
スト側プロセッサ２６に受信データフレームをＤＭＡ転
送する際に必要なＣＰＵ２４によるヘッダ情報の解析動
作をスムーズに行うことができ、転送スループットを向
上することができる。また、ヘッダ部とデータ部との境
界がフレーム毎に異なる場合やホスト側プロセッサ２６
に必要な情報をヘッダ部に有する場合などの複数のプロ
トコルによる通信においても、ホスト側プロセッサ２６
に必要なデータのみを転送することができる。

【００４０】次に、本発明の第２実施例による伝送デー
タＤＭＡ転送方式を図面を参照しながら説明する。この
第２実施例による伝送データＤＭＡ転送方式は、図２の
伝送データＤＭＡ転送装置１４において、ＣＰＵ２４に
よるヘッダ情報の解析中に、２次ＦＩＦＯ１７へデータ
を格納するようにしたものである。

【００４１】図４において、受信したフレームサイズが
１次バッファ１８のサイズより大きい場合、ＤＭＡ転送
装置１４は、切替スイッチ１５を１次バッファ１８側に
切り替えて、フレームの先頭部分を１次バッファ１８に
格納する。例えば、１次バッファ１８には、図３に示す
ように、フレーム種別、宛先アドレス、送信元アドレ
ス、データ種別、データサイズ、ユーザＩＤ、ファイル
ＩＤ、ステータス、データ０、データ１が格納される。

【００４２】そして、１次バッファ１８がフルになった
ら、ＤＭＡ転送を中断して、ＤＭＡコマンドインターフ
ェイス２２からＣＰＵ２４にヘッダ解析要求通知を出力
する。さらに、切替スイッチ１５を２次ＦＩＦＯ１７側
に切り替えて、受信バッファ１３に格納されたデータを
２次ＦＩＦＯ１７に格納する。ＣＰＵ２４は、ヘッダ解
析要求に基づいて、１次バッファ１８の内容を解析し、
ホスト側プロセッサ２６に渡すべきデータ（ユーザデー
タ）がある場合、ユーザデータの格納先を示すシステム
メモリ２５のアドレス、データ数及び１次バッファ１８
のオフセット値を１次バッファ１８のオフセットポイン
タ２０に設定し、ＤＭＡを起動する。この時、オフセッ
トポインタ２０は、ホスト側プロセッサ２６に渡すべき
データの部分を指示する。

【００４３】ここで、ＣＰＵ２４によりヘッダ情報の解
析を行っている間に、２次ＦＩＦＯ１７はフルになり、
例えば、図４に示すように、データ２〜データｍが格納
される。

【００４４】その後、ＤＭＡ転送装置１４は、オフセッ
トポインタ２０で指示される部分からホスト側プロセッ
サ２６へのデータ転送を再開する。ＤＭＡ転送装置１４
は、１次バッファ１８に格納されていたユーザデータ
（ヘッダ情報を含む第１のデータ）をホスト側プロセッ
サ２６へ転送した後、切替スイッチ１９を２次ＦＩＦＯ
１７側に切り替えて、２次ＦＩＦＯ１７によるユーザデ
ータ（ヘッダ情報を含まない第２のデータ）の転送に移
行する。これにより、第１のデータと第２のデータが再
び結合される。設定されたデータ数のユーザデータをホ
スト側プロセッサ２６へ転送することにより、１回のＤ
ＭＡ転送が完了する。

【００４５】以上説明したように、本発明の第２実施例
による伝送データＤＭＡ転送方式によれば、１次バッフ
ァ１８にヘッダ部を格納した後、ＣＰＵ２４がヘッダ情
報の解析を行っている間にヘッダ部に続くデータを２次
ＦＩＦＯ１７に並行して格納する。そして、ＣＰＵ２４
によるヘッダ情報の解析に費やす処理時間（オーバベッ
ド時間）と受信バッファ１３からから引き出されるデー
タにより２次ＦＩＦＯ１７がフルになる時間とが等しく
なるように、２次ＦＩＦＯ１７のサイズを調整すること
により、ＣＰＵ２４によるヘッダ情報の解析に費やす処
理時間を見かけ上相殺することができ、高速に通信を行
うことができる。

【００４６】

【発明の効果】以上説明したように、請求項１の発明に
よれば、ヘッダ情報を含む第１のデータとヘッダ情報を
含まない第２のデータとを別々に記憶することにより、
ヘッダ情報を含まない第２のデータを解析しないように
して、第２のデータを解析する時間を削減することがで
き、ホスト側が必要とするデータのみを高速に転送する
ことができる。

【００４７】また、請求項２の発明によれば、ヘッダ情
報の解析終了後にデータを出力することにより、ホスト
側が必要とするデータのみ転送することができる。ま
た、請求項３の発明によれば、ヘッダ情報の解析中に、
ヘッダ情報を含まない第２のデータを格納することによ
り、データの転送時間を短縮することができる。

【図面の簡単な説明】

【図１】本発明の一実施例によるデータ転送装置の構成
を示すブロック図である。

【図２】本発明の一実施例による伝送データＤＭＡ転送
装置の概略構成を示すブロック図である。

【図３】本発明の第１実施例による伝送データＤＭＡ転
送方式を示すブロック図である。

【図４】本発明の第２実施例による伝送データＤＭＡ転
送方式を示すブロック図である。

【図５】プロトコルの伝送データフレームのフォーマッ
ト例を示す図である。

【図６】ディスクリプタ及びフレームの格納状態を示す
図である。

【符号の説明】

１ 第１の切替手段 ２ 第１の記憶手段 ３ 解析手段 ４ 指示手段 ５ 第２の記憶手段 ６ 第２の切替手段 １１ 回線 １２ データ送受信装置 １３ 受信バッファ １４ ＤＭＡ転送装置 １５、１９ 切替スイッチ １６ フレームサイズ認識回路 １７ ２次ＦＩＦＯ １８ １次バッファ ２０ オフセットポインタ ２１、２３ メモリインターフェイス ２２ ＤＭＡコマンドインターフェイス ２４ ＣＰＵ ２５ システムメモリ ２６ ホスト側プロセッサ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 入力データを、ヘッダ情報を含む第１の
   データとヘッダ情報を含まない第２のデータとに分割す
   る第１の切替手段と、 前記第１のデータの格納を行う第１の記憶手段と、 前記第２のデータの格納を行う第２の記憶手段と、 前記第１の記憶手段に格納された第１のデータのヘッダ
   情報の解析を行う解析手段と、 前記解析手段による解
   析結果に基づいて、前記第１の記憶手段に格納された第
   １のデータにおける転送位置を指示する指示手段と、 前記解析手段による解析結果に基づいて、前記第１の記
   憶手段及び前記第２の記憶手段に記憶されたデータを出
   力する第２の切替手段とを備えることを特徴とするデー
   タ転送装置。
2. 【請求項２】 前記第２の切替手段は、前記解析手段に
   よるヘッダ情報の解析終了後に、前記第１の記憶手段及
   び前記第２の記憶手段に記憶されたユーザデータを出力
   することを特徴とする請求項１に記載のデータ転送装
   置。
3. 【請求項３】 前記第２の記憶手段は、前記解析手段に
   よるヘッダ情報の解析中に、前記第１の切替手段から供
   給される前記第２のデータを格納することを特徴とする
   請求項１に記載のデータ転送装置。