JPS62282353A - デ−タ転送装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 産業上の利用分野 本発明は、マイクロコンピュータシステムを用いた画像
処理装置に備えられ、周辺機器とメモリとの間でＤＭＡ
　（ｄｉｒｅｃｔ　ｍｅｍｏｒｙ　ａｃｃｅｓｓ　）転
送を行なうデータ転送装置に関する。

従来の技術 第３図は従来のデータ転送装置の一例を示すブロック図
である。

このデータ転送装置は、読取り・書込み回路１との間で
生画像データａを授受して符号化／復号化を行なう圧縮
復元回路２と、この圧縮復元回路２にシステムバス３を
介して接続し、圧縮データを一時的に格納するメモリ装
置４と、圧縮復元回路２とメモリ装置４との間のＤＭＡ
転送を制御するＤＭＡ制御部５とを備えている。そして
、このデータ転送装置は、システムバス３及びＤＭＡ制
御部５に接続した中央処理装置（ＣＰＵ）６によって制
御されるようになっている。

以上のように構成されたデータ転送装置の動作について
、第３図及び第４図のタイミングチャートを参照して説
明する。

まず、ＣＰＵ６のコマンドによシ圧縮復元回路２が起動
される。この起動によって、圧縮復元回路２はデータ転
送要求信号すでＤＭＡ制御部５に圧縮画像データの転送
要求を行なう。ＤＭＡ制御部５は、このデータ転送要求
信号すを受信すると直ちにパス要求信号ＣをＣＰＵ６に
発して、システムバス３の明渡しを要求する。するとＣ
ＰＵ６は７ステムバス３を介して実行しているプログラ
ム中の命令の切目でプログラムの実行を停止する。

そして、ＣＰＵ６はシステムバス３を解放するとともに
、バス要求信号Ｃに対する応答信号であるバス使用可信
号ｄをＤＭＡ制御部５へ出力して、ＤＭＡ制御部５にシ
ステムバス３の明渡しを知らせる。このようにして、Ｄ
ＭＡ制御部５はシステムバス３を占有するようになる。

すると、ＤＭＡ制御部５は、ＣＰＵ６によって予めセン
トされているＤＭＡアドレスデータをシステムバス３を
介してメモリ装置４へ送出する一方、圧縮復元回路２に
データ転送可信号ｅを出力して、メモリ装置４と圧縮復
元回路２との間で圧縮画像データの直接転送（いわゆる
ＤＭＡ転送）を行なう。Ｄ　Ｍ　Ａ制御部５は予めセッ
トされている転送バイト数分の直接転送が終了するとシ
ステムバス３をＣＰＵ６に復帰接続させる。このデータ
転送装置では、以上のようにしてデータ転送を行なって
いた。

発明が解決しようとする問題点 しかしながら、このようなデータ転送装置では、ＤＭＡ
制御部は予めセットされている転送バイト数分の直接転
送が終了するまでシステムバスの占有を保持するため、
圧縮復元回路で発生したデータバイト数がこのセントさ
れた転送バイト数に達しない場合、ＤＭＡ制御部がシス
テムバスを占有した状態になり（第４図参照）、ＣＰＵ
のプログラムの実行が停止した′！、まとなる。

この対策として、１回の転送バイト数を１バイトとして
データ転送を行なう方法があるが、この方法では、ＣＰ
Ｕ、ＤＭＡ制御部それぞれに対するシステムバスの明渡
し回数がふえてデータ転送の速度が遅くなるという欠点
があった。

本発明は、上記問題点に鑑みてなされたもので、圧縮復
元回路が圧縮動作を行なうときに、圧縮復元回路で発生
する圧縮画像データがＤＭＡ制御部にセントされている
転送バイト数よシ少なくてもＤ　Ｍ　Ａ制御部がシステ
ムバスの占有を保持しつづけることなく、また、圧縮復
元回路に大容量のＦｉＦＯメモリを追加することなく、
システムバスの調停回数を少なくして、データ高速に転
送できるデータ転送装置を提供することを目的とする。

問題点を解決する・だめの手段 本発明は、上記目的を達成するため、メモリ部と、読取
り　書込み回路に接続した圧縮復元回路との間のＤＭＡ
転送を制御するＤＭＡコントローラを有している。この
ＤＭＡコントローラは、システムバスに接続し、圧縮画
像データのライン終端符号を検出するライン終端符号検
出部と、あらかじめ設定した転送バイト数に転送景が達
すると出力される終了信号または前記ライン終端符号検
出部の検出信号を受信するとＤＭＡ転送制御を中断して
システムバスをＣＰＵに復帰接続させるＤＭＡ制御部と
を備えている。

作用 中央処理装置のコマンドによシ圧縮復元回路が作動開始
すると、所定の転送要求信号の授受が行なわれる。この
信号の授受によって転送体制が整ったことが確認された
後、読取シ・書込み回路と圧縮復元回路との間で生画像
データが、また、メモリ部と圧縮復元回路との間で圧縮
画像データがそれぞれ転送される。そして、直接転送中
のライン毎の圧縮画像データ（以下、ライン圧縮データ
という）の区切りに出力されるライン終端符号ＥＯＬが
ライン終端符号検出部で検出されると、所定信号の応答
の後、中央処理装置はシステムバスに復帰接続される。

この後、例えば生画像データの転送が中断してデータ転
送要求が中断した場合、すでに中央処理装置はシステム
バスを占有しているのでプログラムは実行される。

実施例 第１図は本発明の一実施例のデータ転送装置を示すブロ
ック図でちる。

このデータ転送装置は、読取シ・書込み回路１１との間
で生画像データｈを授受して符号化／復号化を行なう圧
縮復元回路１２と、この圧縮復元回路１２にシステムバ
ス１３を介して接続し、圧縮データを一時的に格納する
メモリ装置１４と、圧縮復元回路１２とメモリ装置１４
との間のＤＭＡ転送を制御するＤＭＡコントローラ１５
とを備えている。そして、このデータ転送装置は、シス
テムバス１３及びＤＭＡコントローラ１５に接続した中
央処理装置（ＣＰＵ）１６によって制御されるようにな
っている。

ＤＭＡコントローラ１５ハ、システムバス１３に接続し
、圧縮画像データのライン終端符号ＥＯＬを検出するラ
イン終端符号検出部（以下、検出部という）１７と、あ
らかじめ設定した転送バイト数に転送量が達すると出力
される転送バイト数終了信号ｌ及びライン終端符号ＥＯ
Ｌの論理和（ＯＲ）を取る回路を有し、いずれかの信号
を受信すると、ＣＰＵ１６へのバス要求信号ｋをオフす
るＤＭＡ制御部１８とを備えている。

以上のように構成されたデータ転送回路の動作について
、第２図のタイミングチャートを参照して説明する。

まず、ＣＰＵ１６はＤＭＡ制御部１８へ転送に必要な転
送スタートアドレスデータ、転送バイト数データ等の指
定信号を出力するとともに、ＤＭＡ制御部１８がデータ
転送要求信号ｊを受付けできる状態にする。そして、Ｃ
ＰＵ１６のコマンドによシ圧縮復元回路１２は動作を開
始し、まず、ＤＭＡ制御部１８ヘデ一タ転送要求信号ｊ
を出力し、読取り・書込み回路１１との間での生画像デ
ータｈについての、また、メモリ装置１４との間での圧
縮画像データについてのそれぞれの転送要求を行なう。

このうち圧縮画像データについてのデータ転送要求信号
ｊを受信すると、ＤＭＡ制御部１８は、バス要求信号ｋ
をＣＰＵ１６へ出力し、システムバス１３の明渡しをＣ
ＰＵ１６へ要求する。そして、システムバス１３ヲ介し
てプログラムを実行しているＣＰＵ１６は、−命令の実
行サイクルが終了した時点で、システムバス１３を解放
して（第２図参照）、バス使用可信号ＪをＤＭＡ制御部
１８へ出力し、システムバス１３を明渡した（同時にＤ
ＭＡコントローラ１５がシステムバス１３を占有する）
。ことを通知する。

ＤＭＡコントローラ１５がシステムバス１３ヲ占有スる
と、ＤＭＡ制御部１８は、ＣＰＵ１６によって予めセッ
トされたＤＭＡアドレスデータをシステムバス１３へ出
力するとともに、圧縮復元回路１２ヘデ一タ転送可信号
ｍを出力し、このデータ転送可信号ｍでアクセスを行う
ことによりメモリ装置１４と圧縮復元回路１２との間の
圧縮画像データの直接転送を制御する。そして、１ライ
ン分の圧縮画像データの転送が終了し、ライン終端符号
ＥＯＬが検出部１７で検出されると、バス放棄信号ｎが
ＤＭＡ制御部１８へ出力される。このバス放棄信号ｎに
よってバス要求信号にはオフされて、ＣＰＵ１６はシス
テムバス１３と復帰接続°される。ＤＭＡ制御部１８は
システムバス１３を占有してからＣＰＵ１６に７ステム
バス１３を戻すまでの間、１バイト毎にシステムバス１
３の明渡しを行なわず、高速に圧縮画像データの直接転
送を行なっている。以下、同様にしてＤＭＡコントロー
ラ１５はライン圧縮データをパケット単位に分けて転送
し、１バケツトのデータ転送終了毎にシステムバス１３
の占有をＣＰＵ１６に戻すようにしている。

ライン終端符号ＥＯＬの検出によってシステムバス１３
がＣＰＵ１６に復帰接続した後、例えば生画像データｈ
の転送中断などによりデータ転送要求信号ｊがオフされ
ても（第２図参照）、システムバス１３の占有は、すて
にＣＰＵ１６に戻されているためプログラムが実行され
る。

また、ＣＰＵ１６によってＤＭＡ制御部１８に予めセッ
トされた転送バイト数分の圧縮画像データの転送が終了
したことを示す終了信号ｉがライン終端符号ＥＯＬよシ
早＜ＤＭＡ制御部１８に入力されたときは、直ちにバス
要求信号ｋがオフされ、この後、上述と同様にしてＣＰ
Ｕ１６はシステムバス１３と復帰接続される。この場合
ＤＭＡ制御部１８がシステムバス１３と接続されている
間、高速に圧縮画像データの直接転送が行なわれる。

発明の効果 以上の説明から明らかなように、本発明は、うイン終端
符号を検出すると、ＤＭＡコントローラが占有していた
システムバスを中央処理装置に戻す操作を行ない、ライ
ン圧縮データのパケット単位に分けて転送し、１パケツ
トのデータ転送終了毎にシステムバスの占有を中央処理
装置に戻すようにしているので、Ｄ　Ｍ　Ａ制御部に予
めセットされている転送バイト数よりも実際に転送する
データバイト数が少なくても、ＤＭＡ制御部がシステム
バスの占有を保持しつづけることを無くすことができる
。また、このことによシ、ライン圧縮データの転送中は
ＤＭＡ制御部がシステムバスを占有できるだめ、継続す
るデータ転送要求に対してシステムバスの調停を行わな
いで高速に直接転送が行なえる。

【図面の簡単な説明】

第１図は本発明の一実施例のデータ転送装置を示すブロ
ック図、第２図は同装置の動作例を示すタイミングチャ
ート、第３図は従来のデータ転送装置の一例を示すブロ
ック図、第４図は同装置の動作例を示すタイミングチャ
ートである。 １１・・・読取り・書込み回路、１２・・・圧縮復元回
路、１３・・・システムバス、１４・・・メモリ装置、
１５・・・ＤＭＡコントローラ、１７・・・ライン終端
符号検出部、１８・・・ＤＭＡ制御部。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名Ｌ　
　　　　　　　　　Ｊ 第　３　ワ Ｃ４

Claims (1)

【特許請求の範囲】
1. 読取り・書込み回路との間で生画像データを授受して符
   号化・復号化を行なう圧縮復元回路と、この圧縮復元回
   路にシステムバスを介して接続し、圧縮データを一時的
   に格納するメモリ部と、前記システムバスから中央処理
   装置を解放し、前記メモリ部と前記圧縮復元回路との間
   のＤＭＡ転送を制御するＤＭＡコントローラとを有し、
   このＤＭＡコントローラが、前記システムバスに接続し
   、圧縮画像データのライン終端符号を検出するライン終
   端符号検出部と、あらかじめ設定した転送バイト数に対
   応した終了信号または前記ライン終端符号検出部の検出
   信号を受信するとＤＭＡ転送制御を中断して前記システ
   ムバスを前記中央処理装置に復帰接続させるＤＭＡ制御
   部とを備えたことを特徴とするデータ転送装置。