JPH08314814A - 通信装置 - Google Patents

通信装置

Info

Publication number
JPH08314814A
JPH08314814A JP7121718A JP12171895A JPH08314814A JP H08314814 A JPH08314814 A JP H08314814A JP 7121718 A JP7121718 A JP 7121718A JP 12171895 A JP12171895 A JP 12171895A JP H08314814 A JPH08314814 A JP H08314814A
Authority
JP
Japan
Prior art keywords
transmission
communication
cpu
communication device
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7121718A
Other languages
English (en)
Inventor
Takashi Fukada
隆司 深田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7121718A priority Critical patent/JPH08314814A/ja
Publication of JPH08314814A publication Critical patent/JPH08314814A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Computer And Data Communications (AREA)

Abstract

(57)【要約】 【目的】 本発明は、設定された通信速度にかかわら
ず、送信異常状態の通知を確実に行うことができる通信
装置を提供する。 【構成】 少なくともCPU3を備えた通信装置におい
て、CPU3からの通信要求を受けると、送信クロック
S1に同期して送信データを送信するデータ送信手段5
と、予め定められたカウント数が設定され、CPU3に
より通信要求が出力されると、送信クロックS1と同期
してカウントが開始されるカウンタ手段8と、このカウ
ンタ手段8における予め定められたカウント数のカウン
トが終了すると、異常検出信号S3をCPU3に通知す
る異常検出信号出力手段9とを備えた通信装置。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、通信装置に係り、特
に、通信完了異常を検出する通信装置に関する。
【0002】
【従来の技術】伝送通信装置がデータフレームを送信す
るとき、当該伝送通信装置を制御しているCPUは、通
信LSIに送信要求を出した後、通信LSIからの送信
完了通知を受信することにより、送信の終了を認識する
ようになっている。
【0003】CPUは、送信の終了を認識すると、引き
続いて次のプログラム動作を行う。しかし、ここで通信
LSIのロック等によって送信完了通知が出力されない
場合、CPUによるプログラム動作は待ち状態に陥って
しまう。
【0004】従来、このような状態に陥ることを避ける
ため、CPUは、送信要求と同時にタイマを起動し、当
該タイマがタイムアウトして一定時間経過すると、通信
LSIのロック等により送信が正常に終了しなかったと
みなして、プログラム動作を再開するようにしている。
【0005】
【発明が解決しようとする課題】上述したようなタイム
アウトがあると、CPUは、送信が正常に終了しなかっ
たとみなすので、上記タイマに設定されるタイムアウト
値は、送信完了通知がされるまでの時間、すなわち送信
に要する時間よりも長くなければならない。
【0006】しかし、通信LSIによる通信所用時間
は、データフレームの長さや通信速度によってまちまち
であるので、ある通信装置における最大送信時間はこれ
らの条件によって変わることになる。
【0007】ここで、データフレームの最大長さについ
ては、例えばその通信網(ネットワーク)で用いられる
プロトコルに対応した最大の長さを考慮することによっ
てある程度対応することができる。
【0008】しかし、通信速度については、通信装置の
パラメータ設定時に個々の通信装置について設定される
場合が多く、さらに、運用の途中でパラメータの変更が
なされて通信速度が変更する場合もある。
【0009】したがって、通信装置における通信に対す
るタイマの設定値は、使用する通信網全体に共通した値
を設定することができず、個々の通信装置における通信
速度に合わせて設定しなければならないという問題点を
有する。また、通信速度が変更されれば、それに応じて
タイマの設定値も再設定しなければならないという問題
点を有する。
【0010】本発明は、このような実情を考慮してなさ
れたもので、設定された通信速度にかかわらず、送信異
常状態の通知を確実に行うことができる通信装置を提供
することを目的とする。
【0011】
【課題を解決するための手段】上記課題を解決するため
に、請求項1に対応する発明は、少なくともCPUを備
えた通信装置において、CPUから通信要求を受ける
と、送信クロックに同期して送信データを送信するデー
タ送信手段と、予め定められたカウント数が設定され、
CPUにより通信要求が出力されると、送信クロックと
同期してカウントを開始するカウンタ手段と、このカウ
ンタ手段における予め定められたカウント数のカウント
が終了すると、異常検出信号をCPUに通知する異常検
出信号出力手段とを備えた通信装置である。
【0012】また、請求項2に対応する発明は、請求項
1に対応する発明において、予め定められたカウント数
は、当該通信で用いられるプロトコルにおける送信デー
タの最大長さに相当するビット数に、余裕時間分のビッ
ト数を加えたものとする通信装置である。さらに、請求
項3に対応する発明は、請求項1又は2に対応する発明
において、送信クロックは、外部から入力される通信装
置である。
【0013】
【作用】したがって、まず、請求項1に対応する発明の
通信装置においては、通信装置全体はCPUが制御し、
通信要求等も当該CPUが出力するようになっている。
ここで、CPUから通信要求が出力され、これを受ける
とデータ送信手段によって、送信クロックに同期して送
信データが送信される。
【0014】データ送信手段によるデータ送信が正常に
終了すれば、CPUは次の動作を開始し、以降の処理が
正常に継続される。しかし、例えば当該データ送信手段
によるデータ送信が正常に終了せず、そして、その異常
通知が出力されなければ、CPUは次の動作に移ること
ができない。
【0015】そこで、カウンタ手段に予め定められたカ
ウント数が設定され、上記通信要求が出力されると、当
該カウンタ手段において送信クロックと同期したカウン
トが開始される。
【0016】そして、このカウンタ手段における予め定
められたカウント数のカウントが終了すると、異常検出
信号出力手段によって異常検出信号がCPUに通知され
る。このため、CPUでは、データ送信手段によるデー
タ送信が正常に終了しなかったことがわかり、次の動作
に移ることができる。
【0017】また、上記カウンタ手段では送信クロック
に同期してカウントされるので、予め定められたカウン
ト数として、確実にかつ適切な時間で異常検出のできる
カウント数に設定することができる。
【0018】また、請求項2に対応する発明の通信装置
においては、請求項1に対応する発明と同様に作用する
他、予め定められたカウント数は、当該通信で用いられ
るプロトコルにおける送信データの最大長さに相当する
ビット数に、余裕時間分のビット数を加えたものとして
いるので、より一層確実にかつ適切な時間で異常検出の
できる。
【0019】また、同一プロトコルを使用する機器に対
しては同一の値を設定できるので、カウント数設定のた
めの労力を軽減できる。さらに、請求項3に対応する発
明の通信装置においては、請求項1又は2に対応する発
明と同様に作用する他、送信クロックが外部から入力さ
れている。したがって、このような形式の通信装置にも
対応できる。
【0020】
【実施例】以下、本発明の実施例について説明する。図
1は本発明に係る通信装置の一実施例を示す構成図であ
る。この通信装置1は、内部バス2に接続されたCPU
3と、バッファ4と、データ送信手段としての通信LS
I5と、タイマ6とその他の図示しない周辺要素とによ
って構成されている。また、この通信装置1は、ネット
ワーク7に接続されている。
【0021】CPU3は、当該通信装置1の全体の動作
を制御するとともに、通信LSI5に通信要求を発行
し、また、タイマ6を制御するようになっている。バッ
ファ4は、通信LSI5によって送信される送信データ
を格納している。
【0022】通信LSI5は、ネットワーク7に接続さ
れており、CPU3から送信要求があると、ネットワー
ク7からの送信クロックS1に同期させてバッファ4内
の送信データをネットワーク7に送信する。また、送信
が終了すると送信完了通知をCPU3に発行するように
なっている。
【0023】タイマ6は、カウンタ部8と異常検出信号
出力部9とを備えている。カウンタ部8には、タイマ制
御信号S2と送信クロックS1とが入力されている。
【0024】タイマ制御信号S2には、カウント値設定
信号と、カウント起動命令と、カウント停止命令とがあ
る。カウンタ部8は、カウント起動命令を受けると送信
クロック1の1パルス毎にカウントダウンし、そして、
カウント値が「0」になると、その旨を異常検出信号出
力部9に通知する。
【0025】異常検出信号出力部9は、カウンタ部8よ
り通知を受けると、CPU3に対して異常検出信号S3
を出力するようになっている。また、本実施例における
ネットワーク7とは、多重化装置(MUX)、データサ
ービスユニットDSU又はモデム等を含む広い意味で用
いている。そして、このネットワーク7内の例えば多重
化装置内に、当該通信装置1の送信速度を設定する送信
クロック設定部10が設けられている。送信速度は、送
信クロックS1と対応している。
【0026】送信クロックS1は、この送信クロック設
定部10の設定に基づいて、上記ネットワーク7内から
通信装置1内の通信LSI5及びタイマ6とに入力され
ている。
【0027】次に、以上のように構成された本実施例の
通信装置の動作について説明する。この通信装置1から
他の通信装置に対してネットワーク7を介して通信を行
う場合、まず、CPU3によって、送信要求が通信LS
I5に発行される。
【0028】次に、CPU3により、タイマ制御信号S
2がタイマ6に対して出力される。ここで、カウンタ設
定信号に基づいてカウンタ部8にカウント値が設定さ
れ、さらに、カウンタ起動命令によりカウンタ部8が起
動される。
【0029】このとき、カウンタ部8に設定されるカウ
ント値は、(送信データの最大長+α)ビットである。
送信データの最大長は、通信装置1,ネットワーク7で
用いられている例えばX.25のようなプロトコルによ
り決まるデータフレームの最大長さである。
【0030】また、αは、タイマ6の誤動作を避けるこ
とのできる余裕ビットであり、CPU3等に基づくシス
テム全体の処理能力を考慮して決める値である。一方、
通信要求後、通信LSI5によって、バッファ4から内
部バス2を介し、送信データが読み出され、送信クロッ
クに同期した送信データが送り出されることにより送信
動作が開始される。
【0031】そして、送信データの送出が正常に完了し
た場合には、通信LSI5によって、送信完了通知がC
PU3に通知される。CPU3は、送信完了通知を受信
すると、タイマ制御信号2としてカウント停止命令をタ
イマ6のカウンタ部8に出力し、カウンタ部8は、カウ
ントダウンを停止する。
【0032】送信完了通知受信による正常な通信終了の
場合は、以上で通信動作の1サイクルが終了することに
なり、CPU3によって次の動作が開始される。一方、
例えば通信LSI5にロック等の不具合が発生し、送信
完了とならない場合、CPU3は、送信完了通知を受信
することがないので、完了待ち状態となっている。
【0033】このような状態にあっても、カウンタ部8
では、送信クロックS1の1パルス毎に1カウントずつ
カウントダウンが継続されている。そして、送信データ
の最大長に相当する時間に余裕時間を加えた時間が経過
すると、カウンタ値が「0」になるので、その旨が異常
検出信号出力部9に通知される。
【0034】この場合、異常検出信号S3がCPU3に
送出され、CPU3は、この信号S3を受けることによ
って待ち状態から解放される。そして、CPU3によっ
て、通信LSI5の再起動を行うなどの異常処理が実行
され、CPU3によるプログラム動作が再開される。
【0035】上述したように、本実施例による通信装置
は、送信クロックS1と同期してカウントダウンするカ
ウンタ部8のカウンタ値が「0」となったときに、異常
検出信号S3を出力してCPU3に通信異常を通知する
ようにしたので、設定された通信速度にかかわらず、確
実にかつ適切な時間で送信異常状態の通知を確実に行う
ことができる。
【0036】また、これにより、CPUでは、データ送
信手段によるデータ送信が正常に終了しなかったことが
わかり、異常処理等の動作を行うことができる。さら
に、カウンタ部8に設定する値を当該通信プロトコルで
の最大送信データ長に基づいて決めているので、より一
層確実にかつ適切な時間で異常検出のできる。そして、
同一プロトコルの機器に対しては同一の値を設定できる
ので、カウント数設定のための労力を軽減できる。
【0037】なお、本実施例において、送信データの最
大長はX.25を参照して設定したが、例えば通信プロ
トコルとしてHDLCを考慮して送信データの最大長を
設定してもよい。また、本発明は、上記各実施例に限定
されるものでなく、その要旨を逸脱しない範囲で種々に
変形することが可能である。
【0038】
【発明の効果】以上詳記したように本発明によれば、異
常検出のためのタイマで送信クロックに同期してカウン
トをするようにしたので、設定された通信速度にかかわ
らず、送信異常状態の通知を確実に行うことができる通
信装置を提供することができる。
【図面の簡単な説明】
【図1】本発明に係る通信装置の一実施例を示す構成
図。
【符号の説明】
1…通信装置、2…内部バス、3…CPU、4…バッフ
ァ、5…通信LSI、6…タイマ、7…ネットワーク、
8…カウンタ部、9…異常検出信号出力部。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 少なくともCPUを備えた通信装置にお
    いて、 前記CPUから通信要求を受けると、送信クロックに同
    期して送信データを送信するデータ送信手段と、 予め定められたカウント数が設定され、前記通信要求が
    出力されると、前記送信クロックと同期してカウントを
    開始するカウンタ手段と、 このカウンタ手段における前記予め定められたカウント
    数のカウントが終了すると、異常検出信号を前記CPU
    に通知する異常検出信号出力手段とを備えたことを特徴
    とする通信装置。
  2. 【請求項2】 前記予め定められたカウント数は、当該
    通信で用いられるプロトコルにおける送信データの最大
    長さに相当するビット数に、余裕時間分のビット数を加
    えたものとすることを特徴とする請求項1記載の通信装
    置。
  3. 【請求項3】 前記送信クロックは、外部から入力され
    ることを特徴とする請求項1又は2記載の通信装置。
JP7121718A 1995-05-19 1995-05-19 通信装置 Pending JPH08314814A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7121718A JPH08314814A (ja) 1995-05-19 1995-05-19 通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7121718A JPH08314814A (ja) 1995-05-19 1995-05-19 通信装置

Publications (1)

Publication Number Publication Date
JPH08314814A true JPH08314814A (ja) 1996-11-29

Family

ID=14818167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7121718A Pending JPH08314814A (ja) 1995-05-19 1995-05-19 通信装置

Country Status (1)

Country Link
JP (1) JPH08314814A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9778971B2 (en) 2011-09-27 2017-10-03 Mitsubishi Electric Corporation Slave device, master device, and communication method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9778971B2 (en) 2011-09-27 2017-10-03 Mitsubishi Electric Corporation Slave device, master device, and communication method

Similar Documents

Publication Publication Date Title
JPH08314814A (ja) 通信装置
KR100253446B1 (ko) 복수 마이크로컴퓨터 응용 수단 사이에 데이터를 전송하는 데이 터 전송 시스템
JP4541007B2 (ja) ネットワーク割り込み制御方法、情報処理装置及び画像形成装置
JP2002237827A (ja) Lan制御装置、ドライバ、スイッチングハブ、及びそれらを有するlan制御装置自動切り替えシステム
JP2659994B2 (ja) モデム監視方式
JP3060714U (ja) プリンタ装置
JPH0575622A (ja) 優先度付き緊急通信制御方式
JPH0358217B2 (ja)
JP2808961B2 (ja) 通信制御装置
JP2725107B2 (ja) 割り込み装置
JP3463146B2 (ja) 通信制御方法及び装置
JP2858493B2 (ja) 障害情報保存方式
JPH0877113A (ja) マルチプロセッサシステム及びそのスタート方法
JPH026464B2 (ja)
JPH045301B2 (ja)
JPH05158723A (ja) 分散処理型制御装置の異常診断装置
JPH0567016A (ja) プログラム異常動作監視方式
JP2001043148A (ja) マイクロプロセッサ
JPH05151172A (ja) データ転送方式
JP2000032031A (ja) 通信ネットワーク、通信システム及びその構成情報の変更方法
JPH06149686A (ja) チャネル割込制御方式
JPH0530151A (ja) Hdlc手順データ送信装置
JPS63141430A (ja) 異常検出機能を有する端末装置
JPH0568072A (ja) 終了監視計数器付き通信装置
JPH04260255A (ja) データ伝送装置