JP2808961B2 - 通信制御装置 - Google Patents
通信制御装置Info
- Publication number
- JP2808961B2 JP2808961B2 JP4010331A JP1033192A JP2808961B2 JP 2808961 B2 JP2808961 B2 JP 2808961B2 JP 4010331 A JP4010331 A JP 4010331A JP 1033192 A JP1033192 A JP 1033192A JP 2808961 B2 JP2808961 B2 JP 2808961B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- sequence number
- frame
- transmission sequence
- received
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004891 communication Methods 0.000 title claims description 17
- 230000005540 biological transmission Effects 0.000 claims description 77
- 238000000034 method Methods 0.000 claims description 35
- 230000004044 response Effects 0.000 claims description 11
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 claims description 8
- 238000012544 monitoring process Methods 0.000 description 22
- 238000012545 processing Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Communication Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、通信制御装置に関し、
特に、フレーム化したデータを送信し、受信側からの応
答によってこのデータが正しく受信側に届いたことを確
認する通信制御装置に関する。
特に、フレーム化したデータを送信し、受信側からの応
答によってこのデータが正しく受信側に届いたことを確
認する通信制御装置に関する。
【０００２】
【従来の技術】従来におけるこの種の通信方式の例とし
て、ＣＣＩＴＴで勧告されているＸ．２５ＨＤＬＣ（Ｈ
ｉｇｈ Ｌｅｖｅｌ Ｄａｔａ Ｌｉｎｋ Ｃｏｎｔｒ
ｏｌ）手順が提案されている。Ｘ．２５勧告ではＴ１タ
イマと呼ばれる一つのタイマを使用し、Ｐビットが１の
コマンドフレームの送信時にＴ１タイマを起動または再
起動し、応答が返らないうちにＴ１タイマがタイムアウ
トすると再送などの誤り回復動作をとるようになってい
る。
て、ＣＣＩＴＴで勧告されているＸ．２５ＨＤＬＣ（Ｈ
ｉｇｈ Ｌｅｖｅｌ Ｄａｔａ Ｌｉｎｋ Ｃｏｎｔｒ
ｏｌ）手順が提案されている。Ｘ．２５勧告ではＴ１タ
イマと呼ばれる一つのタイマを使用し、Ｐビットが１の
コマンドフレームの送信時にＴ１タイマを起動または再
起動し、応答が返らないうちにＴ１タイマがタイムアウ
トすると再送などの誤り回復動作をとるようになってい
る。
【０００３】ＨＤＬＣ手順では情報転送フェーズにおい
て、送信側は送信順序番号順に連続して送信し、受信側
は受信した送信順序番号の連続性を検出し、次に受信さ
れるフレームの送信順序番号を送信側に伝えることで応
答する。送信側は情報フレームの送信時Ｔ１タイマを起
動または再起動し、応答が返っていない送信フレームが
最大アウトスタンディングフレーム数に達するまでは連
続して送信できる。受信側へ受信した送信番号が不連続
になった時はこれを送信側へ伝え、送信側は受信側が連
続して正しく受信している送信順序番号まで逆上がって
再度連続した送信順序番号に送信し直す（リジェクト手
順）。オプションとして受信側で送信順序番号が一つだ
け抜けて受信したことを検出した場合、その抜けた送信
順序番号を送信側に通知し、送信側は連続送信を停止し
て抜けたフレームを再送し、停止した連続送信を再開す
るセレクティブリジェクト手順があるが連続性を検出す
ることで誤りの有無を判定するために、受信側は一つの
誤り状態が回復されるまで他の再送要求は送信できな
い。
て、送信側は送信順序番号順に連続して送信し、受信側
は受信した送信順序番号の連続性を検出し、次に受信さ
れるフレームの送信順序番号を送信側に伝えることで応
答する。送信側は情報フレームの送信時Ｔ１タイマを起
動または再起動し、応答が返っていない送信フレームが
最大アウトスタンディングフレーム数に達するまでは連
続して送信できる。受信側へ受信した送信番号が不連続
になった時はこれを送信側へ伝え、送信側は受信側が連
続して正しく受信している送信順序番号まで逆上がって
再度連続した送信順序番号に送信し直す（リジェクト手
順）。オプションとして受信側で送信順序番号が一つだ
け抜けて受信したことを検出した場合、その抜けた送信
順序番号を送信側に通知し、送信側は連続送信を停止し
て抜けたフレームを再送し、停止した連続送信を再開す
るセレクティブリジェクト手順があるが連続性を検出す
ることで誤りの有無を判定するために、受信側は一つの
誤り状態が回復されるまで他の再送要求は送信できな
い。
【０００４】これに対し、伝送効率を上げる目的で、受
信側は一つの誤り状態中に他の再送要求を出せる方式も
提案されている。これは受信側より通知される受信側順
序番号Ｎ（Ｒ）をＮ（Ｓ）＝Ｎ（Ｒ）−１まで連続して
正しく受信していることを通知するＮ（Ｒ）とＮ（Ｓ）
＝Ｍ（Ｒ）のフレームを送信要求するＭ（Ｒ）に分けて
通知し、一つの誤り状態中に他の再送の要求も可能とし
ている。再送フレームの誤りや再送要求フレームの誤り
を訂正するために、この方式では送信側は再送フレーム
の送出と同時にタイマをスタートさせ、所定の時間内に
この応答フレームが受信できない場合には再びそのフレ
ームを送信する。受信側は再送要求フレームを送信した
時点でタイマをスタートさせ所定の時間内に所望のフレ
ームが受信できない場合には再びその再送要求フレーム
を送信するようになっている。
信側は一つの誤り状態中に他の再送要求を出せる方式も
提案されている。これは受信側より通知される受信側順
序番号Ｎ（Ｒ）をＮ（Ｓ）＝Ｎ（Ｒ）−１まで連続して
正しく受信していることを通知するＮ（Ｒ）とＮ（Ｓ）
＝Ｍ（Ｒ）のフレームを送信要求するＭ（Ｒ）に分けて
通知し、一つの誤り状態中に他の再送の要求も可能とし
ている。再送フレームの誤りや再送要求フレームの誤り
を訂正するために、この方式では送信側は再送フレーム
の送出と同時にタイマをスタートさせ、所定の時間内に
この応答フレームが受信できない場合には再びそのフレ
ームを送信する。受信側は再送要求フレームを送信した
時点でタイマをスタートさせ所定の時間内に所望のフレ
ームが受信できない場合には再びその再送要求フレーム
を送信するようになっている。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た従来のＨＤＬＣ手順では、タイマの数は一つである
が、連続性を検出することで誤りの有無を判定するため
に、受信側は一つの誤り状態から回復するまで他の再送
要求は送信できず、誤りが比較的多い場合効率が低下す
るという欠点がある。効率を上げるために、受信側順序
番号Ｎ（Ｒ）をＮ（Ｓ）＝Ｎ（Ｒ）−１まで連続して正
しく受信していることを通知するためのＮ（Ｒ）と、Ｎ
（Ｓ）＝Ｍ（Ｒ）のフレームを送信要求するためのＭ
（Ｒ）に分けて送信側に通知し、再送フレームの誤りや
再送要求フレームの誤りはタイマによって監視する方式
では、送信側受信側共に往復遅延電搬時間内に送信でき
る再送フレームおよび再送要求フレームの最大数分の独
立したタイマが必要となり、制御が複雑になる。
た従来のＨＤＬＣ手順では、タイマの数は一つである
が、連続性を検出することで誤りの有無を判定するため
に、受信側は一つの誤り状態から回復するまで他の再送
要求は送信できず、誤りが比較的多い場合効率が低下す
るという欠点がある。効率を上げるために、受信側順序
番号Ｎ（Ｒ）をＮ（Ｓ）＝Ｎ（Ｒ）−１まで連続して正
しく受信していることを通知するためのＮ（Ｒ）と、Ｎ
（Ｓ）＝Ｍ（Ｒ）のフレームを送信要求するためのＭ
（Ｒ）に分けて送信側に通知し、再送フレームの誤りや
再送要求フレームの誤りはタイマによって監視する方式
では、送信側受信側共に往復遅延電搬時間内に送信でき
る再送フレームおよび再送要求フレームの最大数分の独
立したタイマが必要となり、制御が複雑になる。
【０００６】本発明は従来の上記実情に鑑みてなされた
ものであり、従って本発明の目的は、従来の技術に内在
する上記諸欠点を解消することを可能とした新規な通信
制御装置を提供することにある。
ものであり、従って本発明の目的は、従来の技術に内在
する上記諸欠点を解消することを可能とした新規な通信
制御装置を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る通信制御装置は、回線側から入力され
る送信エレメントタイミング信号をクロック（周期Ｔ
１）として入力し一定回数（Ｌ回）クロックを計数する
と割り込み信号を出力するカウンタと、送信順序番号１
の入力が無い場合または送信順序番号１が入力された後
に受信側からの応答によって得られる受信状態を調査し
送信順序番号１が受信済みである場合には上位層インタ
フェースから送信要求されるフレームに送信順序番号２
を付加して送信し送信順序番号１が未受信である場合に
は送信順序番号１を有するフレームを再送し送信したフ
レームの送信順序番号１または送信順序番号２を後記処
理２に出力する処理１と、前記カウンタからの割り込み
信号によって起動し前記処理１より送信順序番号１また
は送信順序番号２が入力されている場合には入力をＮ段
のＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）
メモリに入力し入力が無い場合には空であることを示す
符号を入力して一段分ＦＩＦＯメモリを更新しその結果
出力される送信順序番号を前記処理１に出力する処理２
とを備えて構成され、前記カウンタにより一定周期（Ｔ
１×Ｌ）毎に前記処理２を起動することによって前記処
理１がフレームを送信してから一定時間（Ｔ１×Ｌ×
Ｎ）後にフレームに関する受信側からの受信状態を調査
し、未受信であれば再送するという手順を有している。
に、本発明に係る通信制御装置は、回線側から入力され
る送信エレメントタイミング信号をクロック（周期Ｔ
１）として入力し一定回数（Ｌ回）クロックを計数する
と割り込み信号を出力するカウンタと、送信順序番号１
の入力が無い場合または送信順序番号１が入力された後
に受信側からの応答によって得られる受信状態を調査し
送信順序番号１が受信済みである場合には上位層インタ
フェースから送信要求されるフレームに送信順序番号２
を付加して送信し送信順序番号１が未受信である場合に
は送信順序番号１を有するフレームを再送し送信したフ
レームの送信順序番号１または送信順序番号２を後記処
理２に出力する処理１と、前記カウンタからの割り込み
信号によって起動し前記処理１より送信順序番号１また
は送信順序番号２が入力されている場合には入力をＮ段
のＦＩＦＯ（Ｆｉｒｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）
メモリに入力し入力が無い場合には空であることを示す
符号を入力して一段分ＦＩＦＯメモリを更新しその結果
出力される送信順序番号を前記処理１に出力する処理２
とを備えて構成され、前記カウンタにより一定周期（Ｔ
１×Ｌ）毎に前記処理２を起動することによって前記処
理１がフレームを送信してから一定時間（Ｔ１×Ｌ×
Ｎ）後にフレームに関する受信側からの受信状態を調査
し、未受信であれば再送するという手順を有している。
【０００８】
【実施例】次に本発明をその好ましい一実施例について
図面を参照して具体的に説明する。
図面を参照して具体的に説明する。
【０００９】図１は本発明に係る通信制御装置の一実施
例を示すブロック構成図である。
例を示すブロック構成図である。
【００１０】図１において、参照番号１は上位層インタ
フェース、２はプログラマブルカウンタをそれぞれ示
し、このプログラマブルカウンタ２は、回線から受信さ
れる送信エレメントタイミング信号がクロックとして入
力され、ＣＰＵ３によって、１フレームの送信長に０イ
ンサーションやフレーム間のフラグ等の通信オーバヘッ
ドを加えた値がカウンタ値（Ｌ）としてセットされ、ク
ロックをＬ回カウントするとＣＰＵ３に割り込み信号を
出力する。ＣＰＵ３はこの割り込み信号が入力される
と、後述する図３の制御手順を実行する。３は８ビット
の汎用ＣＰＵであり、ＲＯＭ４に実装される処理プログ
ラムを実行する。４は前述のカウンタ２へのカウンタ値
（Ｌ）のセット処理および特許請求の範囲の構成要件と
なる処理１および処理２を含む全体の制御プログラムが
実装されるＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒ
ｙ）、５はＤＭＡＣ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａ
ｃｃｅｓｓ転送制御部）、６はＲＡＭ（Ｒａｎｄａｍ
Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）であり、ＲＡＭ６および
後述の図３の制御手順によって本願特許請求の範囲の構
成用件に揚げたＮ段のＦＩＦＯメモリを構成している。
７は通信用ＬＳＩである。
フェース、２はプログラマブルカウンタをそれぞれ示
し、このプログラマブルカウンタ２は、回線から受信さ
れる送信エレメントタイミング信号がクロックとして入
力され、ＣＰＵ３によって、１フレームの送信長に０イ
ンサーションやフレーム間のフラグ等の通信オーバヘッ
ドを加えた値がカウンタ値（Ｌ）としてセットされ、ク
ロックをＬ回カウントするとＣＰＵ３に割り込み信号を
出力する。ＣＰＵ３はこの割り込み信号が入力される
と、後述する図３の制御手順を実行する。３は８ビット
の汎用ＣＰＵであり、ＲＯＭ４に実装される処理プログ
ラムを実行する。４は前述のカウンタ２へのカウンタ値
（Ｌ）のセット処理および特許請求の範囲の構成要件と
なる処理１および処理２を含む全体の制御プログラムが
実装されるＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒ
ｙ）、５はＤＭＡＣ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａ
ｃｃｅｓｓ転送制御部）、６はＲＡＭ（Ｒａｎｄａｍ
Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）であり、ＲＡＭ６および
後述の図３の制御手順によって本願特許請求の範囲の構
成用件に揚げたＮ段のＦＩＦＯメモリを構成している。
７は通信用ＬＳＩである。
【００１１】次に処理１、処理２の手順を図２によって
詳細に説明する。
詳細に説明する。
【００１２】図２はＣＰＵ３が実行する送信制御のタス
ク間インタフェースを示したものである。図において、
８は処理２を実行するタイマ監視タスク、９、１０は処
理１を実行する送信タスクおよび送信ドライバをそれぞ
れ示す。
ク間インタフェースを示したものである。図において、
８は処理２を実行するタイマ監視タスク、９、１０は処
理１を実行する送信タスクおよび送信ドライバをそれぞ
れ示す。
【００１３】送信タスク９は、タイマ監視タスク８から
の再送要求として送信順序番号Ｎ２（Ｓ）が入力される
と、そのＮ２（Ｓ）に関して受信側から既に受信済みの
応答が返っているかどうかを判断し、返っていなければ
Ｎ２（Ｓ）を再送するために、送信ドライバ１０にキュ
ーイングする。また、再送要求が無いか、あっても既に
受信済みの応答がかえっていれば上位層インタフェース
１からの送信要求として送信順序番号Ｎ１（Ｓ）の有無
を調べる。送信要求Ｎ１（Ｓ）があれば送信順序番号Ｎ
１（Ｓ）を送信するために送信ドライバ１０にキューイ
ングする。送信ドライバ１０はＮ１（Ｓ）又はＮ２
（Ｓ）がキューにあると、図１のＤＭＡＣ５を起動して
ＲＡＭ６内にある送信順序番号がＮ１（Ｓ）またはＮ２
（Ｓ）のデータを通信用ＬＳＩ７に転送する。通信用Ｌ
ＳＩ７はこれを受けてデータをフレーム化し回線に送信
する。
の再送要求として送信順序番号Ｎ２（Ｓ）が入力される
と、そのＮ２（Ｓ）に関して受信側から既に受信済みの
応答が返っているかどうかを判断し、返っていなければ
Ｎ２（Ｓ）を再送するために、送信ドライバ１０にキュ
ーイングする。また、再送要求が無いか、あっても既に
受信済みの応答がかえっていれば上位層インタフェース
１からの送信要求として送信順序番号Ｎ１（Ｓ）の有無
を調べる。送信要求Ｎ１（Ｓ）があれば送信順序番号Ｎ
１（Ｓ）を送信するために送信ドライバ１０にキューイ
ングする。送信ドライバ１０はＮ１（Ｓ）又はＮ２
（Ｓ）がキューにあると、図１のＤＭＡＣ５を起動して
ＲＡＭ６内にある送信順序番号がＮ１（Ｓ）またはＮ２
（Ｓ）のデータを通信用ＬＳＩ７に転送する。通信用Ｌ
ＳＩ７はこれを受けてデータをフレーム化し回線に送信
する。
【００１４】図３はＮ段のＦＩＦＯメモリをＲＡＭ６に
構成し処理２の手順を実行するタイマ監視タスク８のフ
ローチャートである。
構成し処理２の手順を実行するタイマ監視タスク８のフ
ローチャートである。
【００１５】図３において、１１は図２のタイマ監視タ
スク８の処理の開始、１２は図２の送信タスク９が送信
したフレームがあるかどうかの判断である。
スク８の処理の開始、１２は図２の送信タスク９が送信
したフレームがあるかどうかの判断である。
【００１６】 １３はデキューしたＮ４（Ｓ）と同じ値
が、開始アドレスがＳＴＲＴで始まりＥＮＤを終了アド
レスとするタイマ監視用メモリ（ＲＡＭ６の一部であり
これがＦＩＦＯメモリを構成している）の中に存在する
か否かの判断、１４は判断１３で同じ値が存在した場合
にその部分を１０進数の２５５（ＦＦｈ）で初期化する
処理である。なお、タイマ監視メモリは通信開始時にＦ
Ｆｈで全て初期化され、送信順序番号の取り得る値はモ
ジュロ１２８、即ち０から１２７までとしている。
が、開始アドレスがＳＴＲＴで始まりＥＮＤを終了アド
レスとするタイマ監視用メモリ（ＲＡＭ６の一部であり
これがＦＩＦＯメモリを構成している）の中に存在する
か否かの判断、１４は判断１３で同じ値が存在した場合
にその部分を１０進数の２５５（ＦＦｈ）で初期化する
処理である。なお、タイマ監視メモリは通信開始時にＦ
Ｆｈで全て初期化され、送信順序番号の取り得る値はモ
ジュロ１２８、即ち０から１２７までとしている。
【００１７】１５はアドレスポインタＰで示されるタイ
マ監視用メモリの内容をレジスタＯＵＴに一時退避する
処理、１６は処理１３でデキューしたＮ４（Ｓ）をアド
レスポインタＰで示されるメモリに入力する処理、１７
はアドレスポインタＰのインクリメント、１８はアドレ
スポインタＰが終了アドレスＥＮＤを超えたか否かの判
断、１９はアドレスポインタＰの初期化処理で処理１
７、１８、１９でアドレスポインタＰの更新を示す。２
０は一時退避したタイマ監視用メモリからの出力がＦＦ
ｈか否かの判断であり、２１は送信タスク９に対しての
再送要求、２２はアドレスポインタＰで示されるタイマ
監視用メモリの内容をレジスタＯＵＴに一時退避する処
理、２３はアドレスポインタＰで示されるタイマ監視用
メモリを値ＦＦｈで初期化する処理、２４はこのタイマ
監視タスクの出口をそれぞれ示す。
マ監視用メモリの内容をレジスタＯＵＴに一時退避する
処理、１６は処理１３でデキューしたＮ４（Ｓ）をアド
レスポインタＰで示されるメモリに入力する処理、１７
はアドレスポインタＰのインクリメント、１８はアドレ
スポインタＰが終了アドレスＥＮＤを超えたか否かの判
断、１９はアドレスポインタＰの初期化処理で処理１
７、１８、１９でアドレスポインタＰの更新を示す。２
０は一時退避したタイマ監視用メモリからの出力がＦＦ
ｈか否かの判断であり、２１は送信タスク９に対しての
再送要求、２２はアドレスポインタＰで示されるタイマ
監視用メモリの内容をレジスタＯＵＴに一時退避する処
理、２３はアドレスポインタＰで示されるタイマ監視用
メモリを値ＦＦｈで初期化する処理、２４はこのタイマ
監視タスクの出口をそれぞれ示す。
【００１８】処理１１でタイマ監視タスクが実行される
と、判断１２で送信タスク９からの送信済みのＮ３
（Ｓ）をデキューしたＮ４（Ｓ）の有無をチェックし、
無ければ処理２２、有れば判断１３を実行する。判断１
３でタイマ監視Ｎ４（Ｓ）と同一の送信順序番号の検索
を行い、あれば処理１４でそれを値ＦＦｈに初期化す
る。判断１３と処理１４でタイマ監視メモリ内の同一の
送信順序番号をすべて値ＦＦｈに初期化する。これが終
了すると処理１５でアドレスポインタＰで示されるタイ
マ監視用メモリの内容をレジスタＯＵＴに一時退避し、
処理１６でＮ４（Ｓ）をそのアドレスに入力する。処理
１７、１８、１９でアドレスポインタＰを更新後判断２
０でレジスタＯＵＴに退避した監視タイマメモリの出力
をチェックし、値ＦＦｈでなければその値のＮ２（Ｓ）
はタイムアウトしたものと判断し、２１で再送要求を行
う。判断１２で送信済みＮ２（Ｓ）が無ければ処理２２
でアドレスポインタＰで示されるタイマ監視用メモリの
内容をレジスタＯＵＴに一時退避し、処理２３で同メモ
リを値ＦＦｈで初期化し、処理１７を実行する。この後
の処理は前述と同様である。
と、判断１２で送信タスク９からの送信済みのＮ３
（Ｓ）をデキューしたＮ４（Ｓ）の有無をチェックし、
無ければ処理２２、有れば判断１３を実行する。判断１
３でタイマ監視Ｎ４（Ｓ）と同一の送信順序番号の検索
を行い、あれば処理１４でそれを値ＦＦｈに初期化す
る。判断１３と処理１４でタイマ監視メモリ内の同一の
送信順序番号をすべて値ＦＦｈに初期化する。これが終
了すると処理１５でアドレスポインタＰで示されるタイ
マ監視用メモリの内容をレジスタＯＵＴに一時退避し、
処理１６でＮ４（Ｓ）をそのアドレスに入力する。処理
１７、１８、１９でアドレスポインタＰを更新後判断２
０でレジスタＯＵＴに退避した監視タイマメモリの出力
をチェックし、値ＦＦｈでなければその値のＮ２（Ｓ）
はタイムアウトしたものと判断し、２１で再送要求を行
う。判断１２で送信済みＮ２（Ｓ）が無ければ処理２２
でアドレスポインタＰで示されるタイマ監視用メモリの
内容をレジスタＯＵＴに一時退避し、処理２３で同メモ
リを値ＦＦｈで初期化し、処理１７を実行する。この後
の処理は前述と同様である。
【００１９】本実施例においては、あるフレームを送信
し、受信側からの応答待ちの間にそのフレームを再送す
ることを防止するために判断１３と処理１４を行ってい
るが、これらの処理があろうがなかろうが発明の効果と
して変わり無く、また本特許請求の範囲を変えるもので
もない。
し、受信側からの応答待ちの間にそのフレームを再送す
ることを防止するために判断１３と処理１４を行ってい
るが、これらの処理があろうがなかろうが発明の効果と
して変わり無く、また本特許請求の範囲を変えるもので
もない。
【００２０】
【発明の効果】以上説明したように、本発明に係る通信
制御装置によれば、回線側から入力される送信エレメン
トタイミング信号をクロック（周期Ｔ１）として入力し
一定回数（Ｌ回）クロックを計数すると割り込み信号を
出力するカウンタと、送信順序番号１の入力が無い場合
または送信順序番号１が入力された後に受信側からの応
答によって得られる受信状態を調査し送信順序番号１が
受信済みである場合には上位層インタフェースから送信
要求されるフレームに送信順序番号２を付加して送信
し、送信順序番号１が未受信である場合には送信順序番
号１を有するフレームを再送し送信したフレームの送信
順序番号１または送信順序番号２を処理２に出力する処
理１と、カウンタからの割り込み信号によって起動し処
理１より送信順序番号１または送信順序番号２が入力さ
れている場合はその入力をＮ段のＦＩＦＯ（Ｆｉｒｓｔ
Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）メモリに入力し入力がな
い場合には空であることを示す符号を入力して一段分Ｆ
ＩＦＯメモリを更新しその結果出力される送信順序番号
を処理１に出力する処理２とを有し、カウンタにより一
定周期（Ｔ１×Ｌ）毎に処理２を起動することによって
処理１がフレームを送信してから一定時間（Ｔ１×Ｌ×
Ｎ）後にフレームに関する受信側からの受信状態を調査
し、未受信であれば再送するという手順を有することに
より、一つの誤り状態中に他の複数の誤り回復を実行で
きるような効率の良い通信方式において、複数のタイマ
を有さなくても送信した個々のフレームに対する応答の
タイマ監視が可能となり、さらに接続される回線の速度
に応じた適切なタイマ値を自動的に有することができる
という効果が得られる。
制御装置によれば、回線側から入力される送信エレメン
トタイミング信号をクロック（周期Ｔ１）として入力し
一定回数（Ｌ回）クロックを計数すると割り込み信号を
出力するカウンタと、送信順序番号１の入力が無い場合
または送信順序番号１が入力された後に受信側からの応
答によって得られる受信状態を調査し送信順序番号１が
受信済みである場合には上位層インタフェースから送信
要求されるフレームに送信順序番号２を付加して送信
し、送信順序番号１が未受信である場合には送信順序番
号１を有するフレームを再送し送信したフレームの送信
順序番号１または送信順序番号２を処理２に出力する処
理１と、カウンタからの割り込み信号によって起動し処
理１より送信順序番号１または送信順序番号２が入力さ
れている場合はその入力をＮ段のＦＩＦＯ（Ｆｉｒｓｔ
Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）メモリに入力し入力がな
い場合には空であることを示す符号を入力して一段分Ｆ
ＩＦＯメモリを更新しその結果出力される送信順序番号
を処理１に出力する処理２とを有し、カウンタにより一
定周期（Ｔ１×Ｌ）毎に処理２を起動することによって
処理１がフレームを送信してから一定時間（Ｔ１×Ｌ×
Ｎ）後にフレームに関する受信側からの受信状態を調査
し、未受信であれば再送するという手順を有することに
より、一つの誤り状態中に他の複数の誤り回復を実行で
きるような効率の良い通信方式において、複数のタイマ
を有さなくても送信した個々のフレームに対する応答の
タイマ監視が可能となり、さらに接続される回線の速度
に応じた適切なタイマ値を自動的に有することができる
という効果が得られる。
【図１】本発明の一実施例を示すブロック構成図であ
る。
る。
【図２】図１に示した通信制御装置のＣＰＵが実行する
タスク間インタフェースのフローチャートである。
タスク間インタフェースのフローチャートである。
【図３】本発明に係る通信制御装置のタイマ監視処理の
フローチャートである。
フローチャートである。
１…上位層インタフェース ２…プログラマブルカウンタ ３…８ビット汎用ＣＰＵ ４…ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ） ５…ＤＭＡＣ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅ
ｓｓ転送コントローラ）、 ６…ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒ
ｙ） ７…通信用ＬＳＩ ８…タイマ監視タスク ９…送信タスク １０…送信ドライバ １１…タイマ監視タスク８の処理の開始 １２…送信タスク９が送信したフレームが有るかどうか
の判断 １３…送信タスク９が送信したフレームの送信順序番号
がタイマ監視用メモリ内に存在するか否かの判断 １４…タイマ監視用メモリの初期化処理 １５…メモリ内容の一時退避 １６…メモリへの入力処理 １７…アドレスポインタＰのインクリメント １８…Ｐが終了アドレスＥＮＤをしたか否かの判断 １９…Ｐの初期化処理 ２０…メモリからの出力がＦＦｈか否かの判断 ２１…送信処理タスクに対しての再送要求 ２２…メモリ内容の一時退避 ２３…メモリの初期化処理 ２４…タイマ監視タスクの出口
ｓｓ転送コントローラ）、 ６…ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒ
ｙ） ７…通信用ＬＳＩ ８…タイマ監視タスク ９…送信タスク １０…送信ドライバ １１…タイマ監視タスク８の処理の開始 １２…送信タスク９が送信したフレームが有るかどうか
の判断 １３…送信タスク９が送信したフレームの送信順序番号
がタイマ監視用メモリ内に存在するか否かの判断 １４…タイマ監視用メモリの初期化処理 １５…メモリ内容の一時退避 １６…メモリへの入力処理 １７…アドレスポインタＰのインクリメント １８…Ｐが終了アドレスＥＮＤをしたか否かの判断 １９…Ｐの初期化処理 ２０…メモリからの出力がＦＦｈか否かの判断 ２１…送信処理タスクに対しての再送要求 ２２…メモリ内容の一時退避 ２３…メモリの初期化処理 ２４…タイマ監視タスクの出口
Claims (1)
- 【請求項１】 回線側から入力される送信エレメントタ
イミング信号をクロック（周期Ｔ１）として入力し一定
回数（Ｌ回）該クロックを計数すると割り込み信号を出
力するカウンタと、 送信順序番号１の入力が無い場合または送信順序番号１
が入力された後に受信側からの応答によって得られる受
信状態を調査し該送信順序番号１が受信済みである場合
に上位層インタフェースから送信要求されるフレームに
送信順序番号２を付加して送信し前記送信順序番号１が
未受信である場合には該送信順序番号１を有するフレー
ムを再送し該送信したフレームの送信順序番号１または
送信順序番号２を後記処理２に出力する処理１と、 前記カウンタからの割り込み信号によって起動し前記処
理１より前記送信順序番号１または送信順序番号２が入
力されている場合には該入力をＮ段のＦＩＦＯ（Ｆｉｒ
ｓｔ Ｉｎ Ｆｉｒｓｔ Ｏｕｔ）メモリに入力し該入
力が無い場合には空であることを示す符号を入力し一段
分該ＦＩＦＯメモリを更新しその結果出力される送信順
序番号を前記処理１に出力する処理２と、 を有し、前記カウンタにより一定周期（Ｔ１×Ｌ）毎に
前記処理２を起動することによって前記処理１がフレー
ムを送信してから一定時間（Ｔ１×Ｌ×Ｎ）後に該フレ
ームに関する受信側からの受信状態を調査し、未受信で
あれば再送することを特徴とする通信制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4010331A JP2808961B2 (ja) | 1992-01-23 | 1992-01-23 | 通信制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4010331A JP2808961B2 (ja) | 1992-01-23 | 1992-01-23 | 通信制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05207098A JPH05207098A (ja) | 1993-08-13 |
| JP2808961B2 true JP2808961B2 (ja) | 1998-10-08 |
Family
ID=11747225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4010331A Expired - Lifetime JP2808961B2 (ja) | 1992-01-23 | 1992-01-23 | 通信制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2808961B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009164699A (ja) | 2007-12-28 | 2009-07-23 | Fujitsu Ltd | 無線通信のデータ再送処理方法およびその方法を用いる無線通信装置 |
| JP2010233249A (ja) * | 2010-06-16 | 2010-10-14 | Fujitsu Ltd | 無線通信のデータ再送処理方法およびその方法を用いる無線通信装置 |
-
1992
- 1992-01-23 JP JP4010331A patent/JP2808961B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05207098A (ja) | 1993-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1277382C (en) | Inter-processor communication protocol | |
| US4646300A (en) | Communications method | |
| US4547850A (en) | Priority control method and apparatus for common bus of data processing system | |
| JPH01198130A (ja) | チェックポイント・フレーム数低減方法 | |
| JPS604624B2 (ja) | 正しくない情報フレ−ムを再送するシステム | |
| JP2002064518A (ja) | 網通信システムにおいてデータパケットを伝送するための誤り訂正通信方法 | |
| JP2808961B2 (ja) | 通信制御装置 | |
| US5228129A (en) | Synchronous communication interface for reducing the effect of data processor latency | |
| JP2006087124A (ja) | ブロードバンド・エンジンのためのエンベロープ・パケット・アーキテクチュア | |
| US20020138790A1 (en) | Apparatus and method for managing errors on a point-to-point interconnect | |
| JP3019740B2 (ja) | シリアルインターフェースおよびシリアルデータ転送システム | |
| JP2611478B2 (ja) | 通信制御部の応答監視装置 | |
| JPH08181721A (ja) | 調歩同期式通信によるデータ伝送装置 | |
| JP2776274B2 (ja) | 中継計算機における仮想バッファ制御システム | |
| JP2602975B2 (ja) | 調歩同期式通信における受信制御装置 | |
| JPH02135831A (ja) | 通信プロトコールの冗長化方式 | |
| EP0285335A2 (en) | Data communication system and method | |
| JPH06350611A (ja) | 通信処理方式 | |
| JPS61244149A (ja) | デ−タ伝送システム | |
| JP2630077B2 (ja) | クロック同期式シリアルインターフェース | |
| JPH04369135A (ja) | データ伝送方法 | |
| JPH08314814A (ja) | 通信装置 | |
| JPH0235500B2 (ja) | ||
| JPS6345820B2 (ja) | ||
| JPH0244179B2 (ja) |