JP2976456B2 - プロトコルトレース装置 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、プロトコルトレース装置に関し、特に、フ
ァクシミリ装置における通信状態の良否を判定するのに
必要なプロトコルデータを収集するためのプロトコルト
レース装置に関する。

（従来の技術） 従来、ファクシミリ装置には、プロトコルデータを記
憶するための記憶部が設けられている。該記憶部に記憶
されたプロトコルデータは必要に応じてハードコピー等
で出力され、自局と相手局との間および自局内部モジュ
ール間でのプロトコル状態の良否判定、あるいは通信障
害原因調査などに利用できるようになっている。

そして、ファクシミリ装置の保守担当者や開発担当者
は、前記プロトコルデータをもとに、適切な処理が行え
るようにしている。

ところが、１通信のプロトコルデータをすべて記憶す
るためには膨大な記憶域を有する記憶部が必要になり、
ファクシミリ装置のコストアップを招くことになる。

したがって、通常はコストアップにつながらない程度
の小容量の記憶域を確保し、この中にプロトコルデータ
を記憶していって記憶域が満杯になった場合はオーバラ
イトによって古いデータを消去して新しいデータを残す
ようにしている。しかし、このようなオーバライトによ
るデータ記憶方法では、通信開始部分や、その他必要部
分の交信データが消去されるという不具合が生じること
がある。

このような不具合に対し、必要な部分の交信データの
みを記憶するようにして記憶域を少なくしようとする回
線トレース装置が提案されている（特開昭64−1351号公
報参照）。該装置はプロトコル障害を検出する機能を有
し、検出された障害の前後のみの交信データを記憶する
ものである。

（発明が解決しようとする課題） ところが、上記の回線トレース装置をファクシミリ装
置のプロトコルトレースに適用しようとした場合、次の
ような問題点があった。

まず、上記の装置は、交換機等においてすべての通信
をモニタする必要がある場合に有効であるが、ファクシ
ミリ装置等の通信端末のプロトコルトレース用として
は、必要性の少ない高度の機能が含まれていて、コスト
面や装置寸法面で前記ファクシミリ装置等の通信端末に
はそぐわない点がある。

例えば、上記の回線トレース装置に具備されているプ
ロトコル障害の検出手段には、複雑な周辺回路が必要で
あって、小型安価な通信端末を実現するのには適当では
ない。

また、ファクシミリ装置のプロトコルトレースには、
ファクシミリ装置の通信性能を判定するための、正常な
場合の交信データを記憶する機能を求められることがあ
り、障害発生時のみの交信データ収集機能だけでは不十
分である。

つまり、１通信毎の通信開始直後の部分と通信終了間
際の部分とに、ファクシミリ装置の通信性能判定に必要
となる重要な交信データが含まれていることが多く、こ
れらの部分の交信データを収集できる機能はファクシミ
リ装置のプロトコルトレース装置に必要な極めて重要な
機能といえる。

このように、上記の回線トレース装置は、ファクシミ
リ装置用のプロトコルトレース装置としては部分的に必
要性の低い機能を有していて、一方では必要な機能が具
備されていないという問題点があった。

本発明の目的は、上記従来技術の問題点を解消し、フ
ァクシミリ装置用のプロトコルトレースのために最低限
必要な機能を有し、通信開始直後および通信終了直前の
有用な交信データを収集できるプロトコルトレース装置
を提供することにある。

（課題を解決するための手段および作用） 前記の問題点を解決し、目的を達成するために、本発
明は、プロトコルユニット（各信号単位のプロトコルデ
ータ）を蓄積する記憶部を２つの記憶域に分割し、該２
つの記憶域のうち一方にはバッファフルモードでプロト
コルユニットを蓄積し、他方の記憶域にはオーバライト
モードでプロトコルユニットを蓄積するように構成した
点に特徴がある。

上記構成を有する本発明では、記憶域が満杯になった
ところでデータの蓄積を停止させるバッファフルモード
で一方の記憶域に通信開始直後のプロトコルユニットを
蓄積でき、通信終了間際のプロトコルユニットは、他方
の記憶域にオーバライトモードで蓄積できるので、ファ
クシミリ装置の通信性能判定および通信障害検出および
その原因調査のための有用なデータの収集を簡単に行え
る。

（実施例） 以下、図面を参照して本発明の一実施例を説明する。
第２図はファクシミリ装置の構成を示すブロック図、第
３図はプロトコルユニットを蓄積するためのプロトコル
トレース装置のブロック図である。

第２図において、スキャナ１で読取られた画情報は、
入出力制御部２を介して符号化／復号化部３に入力され
る。符号化された画情報は通信制御部４から回線に送出
される。

一方、通信制御部４を介して回線から入力された画情
報は、符号化／復号化部３に入力されて復号化される。
復号化された画情報は入出力制御部２からプリンタ５に
供給されて画像として再現される。

RAM6,ROM7は該ファクシミリ装置の管理情報およびプ
ログラム等の記憶部である。なお、プロトコルユニット
を蓄積するトレースメモリは前記通信制御部４に設けら
れる。

上記各構成部分はCPU8によって前記管理情報およびプ
ログラム等に基づいて制御される。

次に、第３図を参照してG4モードによる通信のセッシ
ョン層におけるプロトコルトレースの例を説明する。

同図において、プロトコル実行タスク９は、相手局の
プロトコル実行タスク10との間でプロトコルユニットを
送受するタイミング（例えばCSSプロトコルユニット送
出時）で、トレースハンドラ11にトレース指令を出力す
る。

このトレース指令には、トレースデータレングス（１
個のトレースデータのサイズ）、トレースタイプ（通信
モードおよびG4の場合のレイヤ指定情報）、トレースチ
ャネル（トレースデータのチャネル番号）、トレースデ
ータid（セッションコマンド等トレースデータの識別コ
ード）、およびトレースステータス（トレースデータの
送受の区別）等の情報が含まれている。

前記トレース指令は指令判別部12において予め設けら
れているスイッチ情報（プロトコルレイヤ指定、チャネ
ル指定、廃棄コード指定等）と比較され、このスイッチ
情報に適合しないトレース指令は無視される。一方、ス
イッチ情報に適合したトレース指令はトレースデータ作
成部13に入力される。

トレースデータ作成部13は、トレース指令に従って第
５図に示したプロトコルトレースブロックを作成する。
第５図において、プロトコルトレースブロック16のトレ
ースデータ制御部16aには、前記トレースデータレング
ス、トレースタイプ、トレースチャネル、トレースデー
タid、およびトレースステータス等トレースデータの制
御情報がセットされる。トレースデータ記憶部16bには
トレースデータの内容が記憶される。

作成されたプロトコルトレースブロックは、後述の領
域管理手順に従ってメモリ制御部14で制御され、トレー
スメモリ15上に確保されたトレースデータ記憶部の前半
部または後半部の指定領域に書込まれる。

また、トレースメモリ15に蓄積されたトレースデータ
は読出し指示に従って前記プリンタ５等の出力機器に出
力される。

領域管理のための前記トレースメモリ15の構造を第６
図に示す。

同図において、トレースメモリ15はトレースメモリ制
御部150と、トレーデータ記憶部151とが設けられ、トレ
ースデータ記憶部151は、さらに前半部と後半部とに分
割される。そして、該トレースメモリ15にはトレースデ
ータ記憶部151のトップアドレス、ボトムアトドレス、
およびトレースデータ記憶部151の前半部と後半部との
境界を示すバウンダリアドレスが設定される。

また、トレースメモリ制御部150には前半部ライトポ
インタおよびリードポインタと、後半部ライトポインタ
およびリードポインタとが設定されるが、これらの各ポ
インタはプロトコルトレースブロックの書込みおよび読
出しに応じて更新されるので固定されていない。

次に、上記の構造を有するトレースメモリ15上へのプ
ロトコルトレースブロック登録手順を説明する。第４図
はトレースブロック登録手順を示すフローチャートであ
る。

まず、ステップS1では、前半部ライトポインタがバウ
ンダリアドレスを超えたか否かが判定される。判定結果
が肯定の場合、つまりトレースデータ記憶部151の前半
部に記憶領域が残っていない場合はステップS9に進み、
判定結果が否定の場合、つまりトレースデータ記憶部15
1の前半部に記憶領域が残っている場合はステップS2に
進む。

ステップS2では、残っている記憶領域の、前半部ライ
トポインタが示す位置にトレースブロック作成してトレ
ースデータを登録する。

ステップS3では、前半部ライトポインタを更新する。

ステップS4では、前記ステップS3で更新された前半部
ライトポインタがバウンダリアドレスを超過したか否か
が判定される。前記更新の結果、前半部ライトポインタ
がバウンダリアドレスを超えた場合はステップS5におい
て、バウンダリアドレスとして前半部ライトポインタの
値をセットする。

さらに、ステップS6では、後半部リードポインタおよ
びライトポインタの値としてバウンダリアドレスをセッ
トする。

ステップS7では、後半部ライトポインタの位置にセパ
レータブロックを作成する。該セパレータブロックに
は、トレースメモリ15の蓄積内容をプリンタ等で出力す
る場合、トレースデータ記憶部151の前半部および後半
部の境界を識別できるように、境界を示す線などを表示
するためのデータが格納される。

ステップS8では、後半部ライトポインタを、前記セパ
レータブロックに続くアドレスで更新する。

なお、ステップS4の判定が否定の場合は、前記ステッ
プS5〜S8はスキップされる。

一方、ステップS1の判定結果が肯定の場合は、ステッ
プS9において、登録しようとするトレースブロックのサ
イズ分以上の記憶領域がトレースデータ記憶部151の後
半部に空いているか否かの判定が行われる。記憶領域が
空いている場合は、ステップS10において、後半部ライ
トポインタが示す位置にトレースブロックを登録し、ス
テップS11で後半部ライトポインタを更新する。

ステップS9において、記憶領域に空きがないと判定さ
れた場合は、ステップS12で後半部リードポインタを１
ブロック分進める。

後半部リードポインタが１ブロック分進められた結
果、トレースデータ記憶部151の後半部にトレースブロ
ックを登録できる空きができたことになってステップS9
の判定は肯定となり、ステップS10に進む。

このように、トレースデータ記憶部151の後半部がト
レースデータで満杯になると、リードポインタを進めて
記憶領域に空きが作られ、古いトレースデータの上に新
しいトレースデータを上書き（オーバライト）できるよ
うにする。

第７図はトレースデータ記憶部151の記憶データの一
例である。

同図左側部分には通信シーケンスを示し、右側部分に
はトレースデータ記憶部151に記憶されたプロトコルユ
ニットを示す。

同図に示したように、セパレータまでの前半部記憶域
にはバッファフルモード、つまり記憶域が満杯になった
時点で該記憶域に対するデータの登録を停止させる領域
管理モードでプロトコルユニットが登録される。一方、
セパレータより後の後半部記憶域にはオーバライトモー
ドでプロトコルユニットが登録される。

なお、プロトコルユニットのうち、前記廃棄コードで
登録されている重要性の低い（蓄積の必要性の低い）プ
ロトコルユニットは記憶域に登録されていない。

上記のプロトコルトレースを実行するための前記メモ
リ制御部14に必要とされる機能を第１図の機能ブロック
図に示す。

同図において、通信開始時は切換部141は入力される
プロトコルトレースブロックを前半部記憶域空き判定部
142に供給するように設定される。前半部記憶域空き判
定部142は、切換部141を介してプロトコルトレースブロ
ックが供給されると、トレースデータ記憶部151の前半
部記憶域Ｌに該プロトコルトレースブロックが記憶でき
るだけの空きがあるか否かを判定する。空きがある場合
はプロトコルトレースブロックを前半部記憶域Ｌに蓄積
する。前半部ライトポインタ設定部143はプロトコルト
レースブロックが１つ蓄積されるごとに前半部ライトポ
インタを更新する。

トレースデータ記憶部151の前半部記憶域Ｌが満杯に
なると、前半部記憶域空き判定部142は切換部141を切換
え、前半部記憶域Ｌへのプロトコルトレースブロックの
蓄積を停止させる。

切換部141が切換えられると、プロトコルトレースブ
ロックは後半部記憶域空き判定部144を介して後半部記
憶域Ｔに蓄積される。後半部記憶域空き判定部144は、
後半部記憶域Ｔに空きがあるか否かを判定し、空がある
場合はプロトコルトレース部を後半部記憶域Ｔに蓄積す
る。後半部部ライトポインタ設定部145はプロトコルト
レースブロックが１つ蓄積されるごとに後半部ライトポ
インタを更新する。

空きがない場合は、後半部リードポインタ設定部146
でリードポインタを進めて空きを作る。

（発明の効果） 以上の説明から明らかなように、本発明によれば、２
つの分割された記憶域のうちの一方の記憶域にはバッフ
ァフルモードでプロトコルユニットが蓄積でき、他方の
記憶域にはオーバライトモードでプロトコルユニットを
蓄積できる。したがって、通信開始後、前記一方の記憶
域の容量が満杯になるまでの間のプロトコルユニット
と、通信終了直前の、前記他方の記憶域の容量分だけの
プロトコルユニットを蓄積できる。

すなわち、ファクシミリ装置の通信性能判定および通
信障害の原因調査に必要であって、かつファクシミリ装
置のコストアップにつながる記憶域の増大を伴わない範
囲で最大限のプロトコルトレースが可能になる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すプロトコルトレース装
置の機能ブロック図、第２図はファクシミリ装置の構成
を示すブロック図、第３図はプロトコルトレース装置の
構成を示すブロック図、第４図はトレースブロック登録
手順を示すフローチャート、第５図はプロトコルトレー
スブロックの構造を示す図、第６図はトレースメモリの
構造を示す図、第７図は記憶データの一例を示す図であ
る。 14……メモリ制御部、15……トレースメモリ、16……プ
ロトコルトレースブロック、141……切換部、142……前
半部記憶域空き判定部、144……後半部記憶域空き判定
部、146……後半部リードポインタ設定部、151……トレ
ースデータ記憶部、Ｌ……前半部記憶域、Ｔ……後半部
記憶域

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−1351（ＪＰ，Ａ) 特開 昭61−273040（ＪＰ，Ａ) 特開 昭63−142937（ＪＰ，Ａ) 特開 平１−231547（ＪＰ，Ａ) 特開 昭63−301647（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04L 29/14

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】通信開始時からのプロトコルユニットをバ
   ッファフルモードで蓄積する第１の記憶域と、 前記第１の記憶手段に蓄積されたプロトコルユニットに
   続くプロトコルユニットをオーバライトモードで蓄積す
   る第２の記憶域とからなる記憶手段を具備したことを特
   徴とするプロトコルトレース装置。