KR920002107Y1

KR920002107Y1 - 컴퓨터 시스템의 리세트 방지회로

Info

Publication number: KR920002107Y1
Application number: KR2019890009197U
Authority: KR
Inventors: 윤길현
Original assignee: 삼성전자 주식회사; 정용문
Priority date: 1989-06-29
Filing date: 1989-06-29
Publication date: 1992-03-28
Also published as: KR910001282U

Abstract

내용 없음.

Description

컴퓨터 시스템의 리세트 방지회로

제 1 도는 종래의 회로도.

제 2 도는 본 고안의 회로도.

* 도면의 주요부분에 대한 부호의 설명

R1 : 저항 SW1 : 스위치

B1 : 버퍼 F1 : 플립플롭

10 : 리세트회로 20 : 어드레스 디코더

본 고안은 컴퓨터의 리세트회로에 관한 것으로, 특히 실수로 인해 리세트 스위치가 눌러지더라도 이를 방지할 수 있는 회로에 관한 것이다.

일반적으로 컴퓨터 시스템에는 리세트 스위치가 눌러지면 시스템 리세트가 수행된다. 제 1 도는 종래의 컴퓨터 리세트 회로도로서, 리세트 스위치(SW11)가 "오프"되어 있을 경우 리세트 스위치 신호는 "하이"상태를 유지하게 되며, 이로 인해 리세트 회로는 동작하지 않게 되므로 컴퓨터 시스템은 정상적으로 동작된다. 그러나 리세트 스위치(SW11)가 눌러지면, 리세트 스위치신호는 "로우"상태가 되어 리세트회로(1)가 동작되며, 이로인해 컴퓨터 시스템은 마치 전원을 "오프"하였다가 "온"된 것처럼 동작한다.

상기와 같은 종래의 리세트회로에서는 리세트 스위치(SW11)가 "온"되면 리세트회로(1)가 구동되어 시스템을 리세트 시키게 되므로, 만일 실수로 인해 리세트 스위치가 눌려졌더라도 시스템 리세트를 수행하여 작업중이던 데이타를 분실하게 되었던 문제점이 있었다.

따라서 본 고안의 목적은 컴퓨터 시스템에서 특정 키신호를 이용하여 리세트스위치 신호의 통로를 제어함으로서 실수에 의해 리세트 스위치가 눌려지더라도 시스템 리세트를 수행하지 않도록 할 수 있는 리세트회로를 제공함에 있다.

이하 본 고안의 도면을 참조하여 상세히 설명한다.

제 2 도는 본 고안의 구체회로도로서 하드웨어 리세트 스위치(SW1)를 리세트회로(10)에 접속하며, 상기 리세트 스위치(SW1)와 리세트회로(10)사이에 3상태 버퍼(B1)를 접속하고, 리세트 기능제어를 위한 특정키신호에 의해 칩선택신호를 발생하는 어드레스 디코더의 출력단을 플립플롭(F1)의 CS단자에 연결하는 동시에 이때 발생하는 I/O 라이트신호를 클럭단자에 연결하며, 상기 플립플롭(F1)의 출력(Q)을 상기 3상태 버퍼(B1)의 인에이블 단자에 연결하는 동시에 반전 출력(Q)를 입력단(D)으로 연결하여 상기 3상태 버퍼(B1)를 통해 리세트 스위치(SW1)의 출력 통로를 제어하도록 구성된다.

먼저 시스템의 전원을 "온"하면, 시스템의 초기화를 위해 시스템은 자동적으로 제1리세트신호(RES1)를 일정시간동안 "로우"상태로 하였다가 "하이"상태로 변환하여 이 상태를 계속유지한다. 상기 리세트신호(RES1)시스템 초기구동시 한번만 발생된다.

상기 리세트신호(RES1)는 플립플롭(F1)의 클리어단(CL)으로 인가되므로, 제1리세트신호(RES1)가 "로우"인 순간 플립플롭(F1)의 출력(Q)은 "로우"상태가 되고, 이로 인해 3상태 버퍼(B1)인 인에이블된다. 따라서 상기 리세트 스위치(SW1)에 의해 발생되는 제2리세트신호(RES2)가 리세트회로(10)의 입력으로 전달되므로 리세트회로(10)는 정상적으로 동작되어 시스템은 전원을 "오프"하였다가 "온"한 것처럼 동작한다.

그러나 상기 리세트 스위치(SW1)가 실수로 인하여 "온"되더라도 리세트회로(10)가 동작하지 않도록 하기 위하여, 특정키[임의 키들의 조합으로 만들 수 있는데, 예를들면 〈Ctrl〉+〈Alt〉+〈R〉를 누르면, 롬 바이오스(ROM BIOS)내의 키보드 인터럽트 루틴이 이를 인식하며, 어드레스 디코더(20)로 할당된 특정 어드레스의 출력 명령을 통해 임의 데이타를 출력한다. 이때 어드레스 디코더(20)는 이 데이타에 의해 플립플롭(F1)으로 칩선택신호(chip select signal)를 출력하고, 이때 발생하는 I/O라이트신호(I/O write signal)가 플립플롭(F1)의 클럭으로 인가된다. 그러므로 상기 플립플롭(F1)는 "하이"신호를 출력하는 반전출력단자(Q)의 출력이 입력단자(D)로 인가되므로, 출력단자(Q)의 출력은 "하이"상태로 변환되고, 반전 출력단자(Q)의 출력은 "로우"상태로 변환된다.

따라서 3상태버퍼(B1)는 디스에이블되므로, 리세트 스위치(SW11)가 눌려지더라도 제2리세트 신호(RES1)신호가 리세트회로(10)에 전달되지 않는다. 그러므로 리세트 스위치(SW11)가 "온"되더라도 시스템은 정상적인 동작인 동작을 계속수행하게 되어 작업중인 데이타의 손실없이 해당작업을 계속 수행할 수 있게 된다.

이때 다시 레세트 스위치(SW1)가 동작되도록 하려면, 지정된 상기 특정키 {〈Ctrl〉+〈Alt〉+〈R〉를 다시한번 누르며, 이로 인해 키보드 인터럽트 루틴은 상기와 같은 동작을 반복하게되면 플립플롭(F1)은 출력단자(Q)로 "로우"신호를 출력하고, 반전출력단자(Q)로 "하이"신호를 출력한다. 따라서 3상태 버퍼(B1)가 인에이블되므로, 리세트스위치(WS11) "온"시 발생되는 제2리세트(RES2) 신호가 리세트회로(10)로 인가된다.

따라서 상기 특정키를 누를때마다 3상태 버퍼(B1)가 인에이블 및 디스에이블 동작을 반복하게 되므로, 사용자는 상기 특정키를 이용하여 리세트 스위치(SW1)에 의해 발생되는 제2리세트 신호(RES2)를 리세트회로(10)에 인가하거나 또는 이를 차단할 수 있도록 선택할 수 있다.

상술한 바와같이 시스템 동작중에 실수로 리세트회로를 누르더라도 리세트 스위치의 출력통로를 제어할 수 있으므로서 작업중인 데이타의 분실을 방지할 수 있는 이점이 있다.

Claims

리세트 스위치의 동작에 의해 리세트 회로가 구동되는 컴퓨터 시스템의 리세트 회로에 있어서, 상기 리세트 스위치와 리세트회로 사이에 3상태 버퍼를 접속하고, 리세트 기능 제어를 위한 특정키신호에 의해 칩선택신호를 발생하는 어드레스 디코더의 출력단은 플립플롭의 CS단자에 연결하는 동시에 이때 발생하는 I/O 라이트 신호를 클럭단자에 연결하며, 상기 플립플롭의 출력(Q)을 상기 3상태 버퍼의 인에이블 단자에 연결하는 동시에 반전 출력(Q)를 입력단(D)으로 연결하여 상기 3상태 버퍼(B1)를 통해 리세트 스위치의 출력 통로를 제어하도록 구성됨을 특징으로 하는 컴퓨터의 리세트회로.