KR970076200A - 범용의 데이터입력/출력장치 - Google Patents

범용의 데이터입력/출력장치 Download PDF

Info

Publication number
KR970076200A
KR970076200A KR1019960016370A KR19960016370A KR970076200A KR 970076200 A KR970076200 A KR 970076200A KR 1019960016370 A KR1019960016370 A KR 1019960016370A KR 19960016370 A KR19960016370 A KR 19960016370A KR 970076200 A KR970076200 A KR 970076200A
Authority
KR
South Korea
Prior art keywords
data
clock signal
bit
output
synchronous clock
Prior art date
Application number
KR1019960016370A
Other languages
English (en)
Other versions
KR100214818B1 (ko
Inventor
서창원
Original Assignee
배순훈
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 배순훈, 대우전자 주식회사 filed Critical 배순훈
Priority to KR1019960016370A priority Critical patent/KR100214818B1/ko
Publication of KR970076200A publication Critical patent/KR970076200A/ko
Application granted granted Critical
Publication of KR100214818B1 publication Critical patent/KR100214818B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0024—Peripheral component interconnect [PCI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 범용의 데이터 입력/출력장치에 관한 것으로, 주처리장치와 외부적인 장치 사이에서 데이터의 입력/출력에 대한 명령에 응답하여 데이터의 입력/출력경로를 스위칭 제어함과 더불어 동기클럭신호의 선택을 제어하는 시스템제어부(10), 상기 동기클럭신호의 선택제어에 응답하여 데이터의 입력/출력을 위한 동기클럭신호를 생성하는 클럭발생부(20), 상기 주처리장치로의 데이터가 상기 동기클럭신호에 응답하여 선택적으로 래치되는 32-비트의 제1 및 제2래치부(30, 40), 상기 시스템제어부(10)의 제어하에 상기 제1 및 제2래치부(30, 40)에 선택적으로 래치된 32-비트 데이터를 멀티플렉싱하여 상기 주처리장치의 전단에 설정된 32-비트 데이터버스(60a)상에 출력하는 멀티플렉서(50), 상기 32-비트 데이터버스상(60a)에서 인가되는 상기 주처리장치로부터의 데이터를 상기 시스템제어부(10)의 제어하에 설정되는 경로로 디멀티플렉싱하는 디멀티플렉서(70), 그 디멀티플렉서(70)에 의해 설정된 경로를 따르는 상기 데이터를 상기 동기클럭신호에 응답하여 선택적으로 래치해서 데이터출력포트(PC; PD)를 통해 상기 외부적인 장치측으로 출력되도록 하는 32-비트의 제3 및 제4래치부(80, 90)을 구비하여 구성된 것이다.

Description

범용의 데이터입력/출력장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 바람직한 실시예에 따른 범용의 데이터 입력/출력장치 (Data I/O card)의 구성을 나타낸 도면이다.

Claims (3)

  1. 주처리장치와 외부적인 장치 사이에서 개재되어 상기 주처리장치와 외부적인 장치간의 데이터간의 데이터 입력/출력을 실행하는 범용의 데이터 입력/출력장치에 있어서, 상기 데이터의 입력/출력에 대한 명령에 응답하여 데이터의 입력/출력경로를 스위칭 제어함과 더불어 동기클럭신호의 선택을 제어하는 시스템제어수단(10)과; 상기 동기클럭신호의 선택제어에 응답하여 데이터의 입력/출력을 위한 동기클럭신호를 생성하는 클럭발생수단(20); 상기 주처리장치로 입력되는 데이터가 상기 동기클럭신호에 응답하여 선택적으로 래치되는 32-비트의 제1 및 제2래치부(30, 40); 상기 시스템제어수단(10)의 제어하에 상기 제1 및 제2래치수단(30, 40)에 선택적으로 래치된 32-비트 데이터를 멀티플렉싱하여 상기 주처리장치의 전단에 설정되는 32-비트 데이터버스(60a)상에 출력하는 멀티플렉서(50) 상기 32-비트 데이터버스상(60a)에서 인가되는 상기 주처리장치로부터의 데이터를 상기 시스템제어수단(10)의 제어하에 설정되는 경로로 디멀티플렉싱하는 디멀티플렉서(70); 상기 디멀티플렉서(70)에 의해 설정된 경로를 경유해서 상기 데이터를 상기 동기클럭신호에 응답하여 선택적으로 래치해서 데이터출력포트를 통해 상기 외부적인 장치측으로 출력되도록 하는 32-비트의 제3 및 제2래치수단(80, 90)을 구비하여 구성된 것을 특징으로 하는 범용의 데이터 입력/출력장치.
  2. 제1항에 있어서, 상기 클럭발생수단(20)은 상기 시스템제어수단(10)에서 인가되는 내부클럭신호와 외부적으로 인가되는 외부클럭신호를 선택/분주하여 상기 동기클럭신호를 생성하도록 된 것을 특징으로 하는 범용의 데이터 입력/출력장치.
  3. 제1항 또는 제2항에 있어서, 상기 클럭발생수단(20)에서 생성된 상기 동기클럭신호는 상기 제1-제4래치수단(30, 40, 80, 90)에 전용의 클럭신호라인(CA, CB, CC, CD)을 매개하여 인가되도록 접속되는 것을 특징으로 하는 범용의 데이터 입력/출력장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960016370A 1996-05-16 1996-05-16 범용의 데이터입력/출력장치 KR100214818B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960016370A KR100214818B1 (ko) 1996-05-16 1996-05-16 범용의 데이터입력/출력장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960016370A KR100214818B1 (ko) 1996-05-16 1996-05-16 범용의 데이터입력/출력장치

Publications (2)

Publication Number Publication Date
KR970076200A true KR970076200A (ko) 1997-12-12
KR100214818B1 KR100214818B1 (ko) 1999-08-02

Family

ID=19458869

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960016370A KR100214818B1 (ko) 1996-05-16 1996-05-16 범용의 데이터입력/출력장치

Country Status (1)

Country Link
KR (1) KR100214818B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100738967B1 (ko) * 2006-08-16 2007-07-12 주식회사 하이닉스반도체 반도체 메모리의 상태 데이터 출력장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100738967B1 (ko) * 2006-08-16 2007-07-12 주식회사 하이닉스반도체 반도체 메모리의 상태 데이터 출력장치

Also Published As

Publication number Publication date
KR100214818B1 (ko) 1999-08-02

Similar Documents

Publication Publication Date Title
KR940010083A (ko) 동기식 반도체메모리장치의 데이타출력버퍼
KR950026113A (ko) 반도체 메모리 장치의 데이타 출력버퍼
KR910001771A (ko) 반도체 메모리 장치
KR870010444A (ko) 데이터 프로세서
KR960025089A (ko) 멀티플렉싱 버스상에 쇼 사이클을 제공하는 방법 및 데이타 프로세서
KR850008567A (ko) 반도체 집적회로
KR970076200A (ko) 범용의 데이터입력/출력장치
KR930006905A (ko) 메인콘트롤러와 함께 1칩에 내장한 버스콘트롤러 동작 시스템
KR960001987A (ko) 내부 및 외부 메모리 상황을 모니터하기 위한 겸용 터미널을 갖춘 데이타 프로세서
KR950015368A (ko) 반도체 메모리 소자의 데이타 출력장치
KR970051140A (ko) 어드레스 핀과 데이타 핀을 공유하는 반도체 메모리 장치
KR970076252A (ko) 마이크로컴퓨터
KR910700491A (ko) 외부 확장형 프로그래머블 컨트롤러
KR940012128A (ko) 마이크로 컴퓨터
KR970012172A (ko) 멀티 마이크로 프로세서용 버스제어(bus controller)장치
KR960038988A (ko) 반도체메모리소자의 어드레스버퍼
JPS5827219A (ja) 給電装置
KR950034215A (ko) 브이씨알(vcr)의 테스트 패턴 신호 발생장치
KR980007342A (ko) 전전자 교환기의 프로세서와 타임 슬롯 스위치간 이중화 알람 통신 장치
KR940007650A (ko) 마이크로 컴퓨터
KR920010385A (ko) 프로그램어블 로직 컨트롤러 회로
KR970076308A (ko) 데이터 비트스트림 발생장치
KR890017612A (ko) 프로그램머블 로직 콘트롤러의 프로그램 카운터
KR890015530A (ko) 이중화 프로세서에 있어서 병렬 데이타 통신 제어회로
KR920022152A (ko) 외부 카트리지 자동 선택회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee