KR100214818B1

KR100214818B1 - 범용의 데이터입력/출력장치

Info

Publication number: KR100214818B1
Application number: KR1019960016370A
Authority: KR
Inventors: 서창원
Original assignee: 전주범; 대우전자주식회사
Priority date: 1996-05-16
Filing date: 1996-05-16
Publication date: 1999-08-02
Also published as: KR970076200A

Abstract

본 발명은 범용의 데이터입력/출력장치에 관한 것으로, 주처리장치와 외부적인 장치 사이에서 데이터의 입력/출력에 대한 명령에 응답하여 데이터의 입력/출력경로를 스위칭제어함과 더불어 동기클럭신호의 선택을 제어하는 시스템제어부(10)꽈, 상기 동기클럭신호의 선택제어에 응답하여 데이터의 입력/출력을 위한 동기클럭신호를 생성하는 클럭발생부(20)와, 상기 주처리장치로의 데이터가 상기 동기클럭신호에 응답하여 선택적으로 래치되는 33-비트의 제1 및 제2 래치부(30, 40)와, 상기 시스템제어부(10)의 제어하에 상기 제1 및 제2 래치부(30, 40)에 선택적으로 래치된 32-비트 데이터를 멀티플렉싱하여 상기 주처리장치의 전단에 설정되는 32-비트 PCI데이터버스(60a)상에 출력하는 멀티플렉서(50)와, 상기 32-비트 PCI데이터버스상(60a)에서 인가되는 상기 주처리장치로부터의 데이터를 상기 시스템제어부(10)의 제어하에 설정되는 경로로 디멀티플렉싱하는 디멀티플렉서(70)와, 그 디멀티플렉서(70)에 의해 설정된 경로를 따르는 상기 데이터를 상기 동기클럭신호에 응답하여 선택적으로 래치해서 데이터출력포트(PC, PD)를 통해 상기 외부적인 장치측으로 출력되도록 하는 32- 비트의 제3 및 제4 래치부(80, 90)를 구비하여 구성된 것이다.

Description

범용의 데이터입력/출력 장치

제1도는 본 발명의 바람직한 실시예에 따른 범용의 데이터입력/출력장치(Data I/0 card)의 구성을 나타낸 도면이다.

* 도면의 주요부분에 대한 부호의 설명

10 : 시스템 제어부 20 : 클럭발생부

30, 40 : 제1 및 제 2래치부 50 : 멀티플렉서

60 : 버퍼 70 : 디멀티플렉서

80, 90 : 제3및 제4래치부 100 : 인터럽트발생부

본 발명은 범용의 데이터입력/출력장치에 관한 것으로, 보다 상세하게는 PCI(Processor Control Interface)방식에 의해 주처리장치와 외부적인 장치 사이에서 고속의 데이터 입력/출력이 가능하도록 하기 위한 범용의 데이터입력/출력장치에 관한 것이다.

일반적으로, 대량의 정보를 처리하는 컴퓨터와 같은 데이터처리시스템에 대해서는 예컨대 키보드라던지 마우스 등의 입력수단으로 부터 입력되는 데이터를 주처리장치(예컨대, CPU또는 메인 프로세서 등)에 입력되도록 하거나 그 주처리장치에서 처리된 데이터를 외부적인 장치로 출력하기 위한 수단으로서 데이터 입력/출력장치(Data I/0 card)가 구비된다.

통상적으로, 그 데이터입력/출력장치에 따르면 해당하는 데이터처리시스템에 구비되는 예컨대 CPU또는 마이크로프로세서 등의 주처리장치에 대해 외부적인 장치로부터 입력되는 데이터를 주처리장치에서 수용가능한 데이터의 형태로 입력하거나 그 주처리장치에서 출력되는 데이터를 예컨대 디스플레이 또는 프린터 등의 외부적인 장치에 적합하도록 하는 작용을 실행하게 된다.

여기서, 종래의 일예에 따른 데이터입력/출력장치는 데이터처리시스템에 부가적으로 설치되어 주처리장치와 외부적인 장치와의 사이에서 실행되는 데이터의 원활한 교환을 담당하게 되는 바, 그 데이터입력/출력 장치에서의 데이터 입력/출력의 속도가 저속인 경우에는 대용량의 데이터교환의 작용에 비교적 장시간이 소요되게 되어, 예컨대 주처리장치에서의 데이터입력/출력을 위한 대기시간이 증가되는 불리함이 초래된다.

또한, 주처리장치에서 처리되는 데이터의 밴드폭(width)이 충분하게 확보되지 않은 경우에는 주처리장치에서 처리된 데이터의 외부적인 출력시 장애요인으로 될 뿐만 아니라, 그 데이터의 입력/출력에 관한 데이터채널에 대한 유연성이 확보되지 않으면 고속의 데이터 입력/출력이 불가능하게 되는 불리함이 야기된다.

본 발명은 상기한 사정을 감안하여 이루어진 것으로, PCI방식을 채용하여 주처리장치와 외부적인 장치 사이에서 고속의 데이터 입력/출력이 가능하도록 하기 위한 범용의 데이터 입력/출력장치를 제공함에 그 목적이 있다.

상기한 목적을 달성하기 위해, 본 발명의 바람직한 실시예에 따르면 주처리장치와 외부적인 장치 사이에 개재되어 상기 주처리장치와 외부적인 장치간의 데이터입력/출력을 실행하는 범용의 데이터입력/출력장치에 있어서, 상기 데이터의 입력/출력에 대한 명령에 응답하여 데이터의 입력/출력경로를 스위칭제어함과 더불어 데이터의 입력/출력을 위한 클럭신호의 선택을 제어하는 시스템제어수단과, 상기 클럭신호의 선택제어에 응답하여 데이터의 입력/출력을 위한 동기클럭신호를 생성하는 클럭발생수단과, 상기 주처리장치로의 데이터가 상기 동기클럭신호에 응답하여 선택적으로 래치되는 32-비트의 제1 및 제2 래치수단과, 상기 시스템제어수단의 제어하에 상기 제1 및 제2 래치수단에 선택적으로 래치된 32-비트 데이터를 멀티플렉싱하여 상기 주처리장치의 전단에 설정되는 32-비트 PCI데이터버스상에 출력하는 멀티플렉서와, 상기 32-비트 PCI데이터버스상에 상기 주처리장치에서 출력되는 데이터를 상기 시스템제어수단의 제어하에 설정되는 경로로 디멀티플렉싱하는 디멀티플렉서와, 상기 디멀티플렉서에 의해 설정된 경로를 경유하는 상기 데이터를 상기 동기클럭신호에 응답하여 선택적으로 래치해서 데이터출력포트를 통해 상기 외부적인장치로 출력되도록 하는 32-비트의 제3 및 제4 래치수단을 구비하여 구성된 범용의 데이터입력/출력장치가 제공된다.

바람직하게, 상기 클럭발생수단은 상기 시스템제어수단에서 인가되는 내부클럭신호와 외부적으로 인가되는 외부클럭신호를 선택하여 상기 동기클럭신호를 생성하도록 구성된다.

또한, 상기 클럭발생수단에서 생성된 상기 동기클럭인호는 상기 제1 -제4래치수단에 전용의 클럭신호라인을 매개하여 인가되도록 접속된다.

상기한 구성의 본 발명에 따른 범용의 데이터입력/출력장치에 의하면, 주처리장치와 외부적인 장치사이에서 데이터의 교환시 32-비트×2의 데이터입력채널과 32-비트×2의 데이터출력 채널구조를 채용하여 상기 주처리장치의 전단에 설정되는 32-비트 PCI데이터버스를 통해 주처리장치와 외부적인 장치 사이에서 고속으로 데이터의 입력/출력이 실행되도록 하게 된다.

이하, 본 발명에 대해 첨부도면을 참조하여 상세하게 설명한다.

제1도는 본 발명의 바람직한 실시예에 따른 범용의 데이터입력/출력장치의 구성을 나타낸 도면이다.

제1도에서 참조 부호 10은 외부적으로 인가되는 데이터의 독출/기록명령(Data read/write command; R/W)을 수신하여 해당하는 범용의 데이터입력/출력장치에서의 데이터입력/출력의 제어와 데이터의 입력/출력을 위한 내부클럭신호(INa - INd)와 외부클럭신호(OUa - OUd)를 스위칭제어하는 시스템제어부를 나타낸다.

20은 상기 시스템제어부(10)의 제어하에 상기 내부클럭신호(INa -INd)와 외부클럭신허(OUa - OUd)를 선택하여 데이터의 입력/출력을 위한 동기클럭신호를 생성하는 클럴발생부를 나타낸다.

30과 40은 주처리장치로의 데이터에 대한 입력채널을 형성하는 제1 및 제2데이터입력포트(PA, PB)를 경유하여 상기 주처리장치로 인가되는 데이터를 상기 클럭발생부(20)에서 발생되는 동기클럭신호에 동기적으로 래치하여 출력하는 제1 및 제2 래치부를 나타낸다.

또, 50은 상기 데이터의 독출/기록명령(R/W)에 의한 데이터의 입력설정시에 상기 시스템제어부(10)로부터 입력되는 선택신호에 의하여 상기 제1 및 제2 래치부(30, 40)에서 인가되는 데이터 중에서 어느 하나를 선택하여 버퍼(60)를 매개해서 32-비트 PCI데이터버스(60a)상에 출력되어 고속으로 데이터를 주처리장치로 입력하도록 상기 제1 및 제2래치부(30, 40)와 상기 32-비트 PCI데이터버스(60a)사이에 위치하여 양자를 연결시켜주는 멀티플렉서를 나타낸다.

70은 상기 멀티플렉서(50)에서 선택되 어 32-비트 PCI데 이터버스(60a)를 통하여 고속으로 주처리장치에 입력된 데이터가 처리된 후, 상기 데이터의 독출/기록명령(R/W)에 의한 데이터의 출력설정시에 상기 32-비트 PCI데이터버스(60a)를 통하여 고속으로 인가되는 32-비트 데이터를 상기 시스템제어부(10)로부터 입력되는 선택신호에 의하여 제3및 제4 래치부(80,90) 중에서 어느 하나를 선택하여 데이터를 선택된 래치부로 출력하도록 상기 32-비트 PCI데이터버스(60a)와 상기 제3 및 제4래치부(80, 90) 사이에 위치하여 양자를 연결시켜주는 디멀티플렉서를 나타낸다.

80과 90든 상기 디멀티플렉서(70)에서 선택적으로 디멀티플렉싱된 32-비트 데이터를 상기 클럭발생부(20)에서 발생된 동기클럭신호에 따라 래치하여 데이터 입력채널을 형성하는 제1 및 제2 데이터출력포트(PC,PD)를 매개하여 외부적인 장치측으로 입력되도록 하는 제3 및 제4 래치부를 나타낸다.

여기서, 제1도에 도시된 본 발명에 따른 데이터입력/출력장치에 따르면 상기 제1 내지 제4래치부(30, 40, 80, 90)에 대해서는 상기 클럭발생부(20)로부터 전용적으로 동기클럭신호가 인가되도록 전용의 동기클럭신호라인(CA, CB, CC, CD)이 제공된다

또한, 제 1도에서 참조부호 100은 해당하는 데이터입력/출력장치에서 데이터의 교환도중에 장애가 발생되는 경우 주처리장치측으로 데이터의 전송중지 및 장애상태를 통지하기 위한 인터럽트신호(INT)를 발생하는 인터럽트발생부를 나타낸다.

따라서, 제 1도에 도시된 본 발명의 바람직한 실시예에 따른 범용의 데이터입력/출력장치에 의하면 상기 시스템제어부(10)에 대해 외부적으로 데이터의 독출/기록명령(R/W)이 주처리장치로의 데이터입력으로 지정되면 상기 시스템제어부(10)는 클럭발생부(20)에 대해 내부클럭신호(INa - lNd)를 인가함과 더불어 상기 멀티플렉서(50)에 대해 선택신호를 인가하여 데이터의 입력경로를 지정하는 제어를 수행하게 된다.

상기 시스템제어부(10)의 제어하에 상기 클럭발생부(20)는 외부적으로 제공되는 외부클럭신호(OUa - OUd; 특히 OUa/OUb)의 상승 에지를 검출하여 그 클럭신호의 상승에지가 검출되면 그 외부클럭신호(OUa - OUd; OUa/OUb)를 적정하게 분주하는 반면 상기 외부클럭신호(OUa - OUd; OUa/OUb)의 상승에지가 검출되지 않으면 상기 시스템제어부(10)에서 인가되는 내부클럭신호(INa - lNd; INa/lNb)를 적정하게 분주하여 제1 및 제2 데이터입력포트(PA, PB)를 통해 인가되는 데이터를 래치시키기 위한 동기클럭신호로서 클럭신호라인(CA, CB)을 매개하여 상기 제1 및 제2 래치부(30, 40)에 인가하게 된다.

따라서, 상기 제1및 제2 테이터입력포트(PA, PB)를 통해 입력되는 데이터가 상기 제1 및 제 2 래치부(30, 40)에서 래치되고나서 상기 멀티플렉서(50)에서 시스템제어부(10)로부터 입력된 선택신호에 의하여 설정된 데이터경로를 경유하여 출력버퍼(60)를 통해 출력되어 32-비트 PCI데이터버스(60a)를 통하여 고속으로 주처리장치로 인가되게 된다.

한편, 상기 시스템제어부(10)에 대해 인가되는 데이터의 독출/기록 명령(R/W)이 데이터의 출력으로 지정되는 경우에 상기 시스템제어부(10)는 상기한 데이터의 입력과 유사하게 상기 클럭발생부(20)에 대해 내부 클럭신호(INa - INd)를 인가함과 더불어 상기 디멀티플렉서(70)에 대해 선택신호를 인가하여 상기 32-비트 PCI데이터버스(60a)를 매개하여 입력되는 32-비트 데이터에 대한 출력경로를 설정하도록 제어하게 된다.

따라서, 상기 클럭발생부(20)에서는 상기 외부클럭신호(OUa - OUd; 특히 OUc/OUd)의 상승에지를 검출하여 그 외부클럭신호(OUa -OUd; OUc/OUd)의 입력상태를 판단하고나서 외부클럭신호(OUa -OUd; OUc/OUd)가 입력되는 경우에는 그 외부클럭신호(OUa - OUd;

OUc/OUd)를 분주하는 반면 상기 외부클럭신호(OUa - OUd;OUc/OUd)가 입력되지 않는 경우에는 상기 시스템제어부(10)에서의 내부클럭신호(INa - INd; INc/INd)를 적정하게 분주하여 전용의 클럭신호라인(CC, CD)을 매개하여 상기 제3 및 제4 래치부(80, 90)에 인가하게 된다.

따라서, 상기 디멀티플렉서(70)에 의해 경로가 설정된 32-비트 데이터가 상기 제3및 제4 래치부(80, 90)를 매개하여 상기 제1 및 제2 데이터출력포트(PC, PD)를 매개하여 외부적인 장치측으로 전송되게 된다.

한편, 상기한 데이터의 입력 또는 출력과정에서 통신프로토콜상의 장애가 발생되면 상기 시스템제어부(10)는 그 상태를 나타내는 신호를 상기 인터럽트 발생부(100)에 인가하게 되고. 그에 따라 상기 인터럽트 발생부(100)에서는 주처리장치측으로 인터럽트신호(INT)를 전송하여 데이터의 입력/출력의 정지요구 및 장애상태를 통지하게 된다.

즉, 상기한 구성의 본 발명에 따른 범용의 데이터입력/출력장치에는 32-비트× 2의 데이터 입력 채널(즉, 데이터입력포트)과 32-비트× 2의 데이터출력채널(즉,데이터출력포트)이 구비되고, 또한 각 데이터입력/출력채널 또는 포트에 대해 전용의 동기클럭신호라인(CA, CB, CC, CD)이 배정됨과 더불어 각 데이터의 전송에 관한 동기클럭신호는 내부클럭신호 또는 외부클럭신호를 선택적으로 사용할 수 있게 된다.

또한, 본 발명에 따른 범웅의 데이터입력/출력장치는 메인 프로세서와 PCI로컬버스를 통한 인터페이싱이 가능하도록 구성되므로, 최대 33MHz의 속도로 데이터의 입력/출력이 실행될 수 있고, 그에 따라 높은 데이터의 전송률이 확보되게 되며, 32-비트의 확장된 데이터밴드 폭으로 주처리장치와 외부적인 장치간의 데이터전송이 가능하도록 하게 된다.

이상에서 설명한 바와 같이, 본 발명에 따른 범용의 데이터입력/출력장치에 의하면 주처리장치와 외부적인 장치사이에서 보다 확장된 데이터입력/출력채널에 의해 데이터의 입력/출력이 실행가능하게 되어, 데이터의 고속전송이 가능하게 됨가 더불어 높은 데이터의 전송률이 확보될 수 있게 된다.

Claims

주처리장치와 외부적인 장치 사이에 개재되어 상기 주처리장치와 외부적인 장치간의 데이터입력/출력을 실행하는 범용의 데이터 입력/출력 장치에 있어서, 상기 데이터의 입력/출력에 대한 명령에 응답하여 데이터의 입력/출력경로를 스위칭제어함과 더불어 동기클럭신호의 선택을 제어하는 시스템 제어수단(10)과, 상기 동기클럭신호의 선택제어에 응답하여 데이터의 입력/출력을 위한 동기클럭신호를 생성하는 클럭발생수단(20)과, 상기 주처리장치로 입력되는 데이터가 상기 동기클럭신호에 응답하여 선택적으로 래치되는 32-비트의 제 1 및 제 2래치수단(30, 40)과 상기 시스템 제어수단(10)으로 인가되는 테이터의 독출/기록명령(R/W)에 의한 데이터의 입력설정시에 상기 시스템제어수단(10)으로부터 입력되는 선택신호에 의하여 상기 제1 및 제2 래치수단(30, 40)에서 인가되는 데이터 중에서 어느 하나를 선택하여 버퍼(60)를 매개해서 32- 비트 PCI데이터버스(60a)상에 출력되어 고속으로 데이터를 주처리장치로 입력하도록 상기 제1 및 제2 래치수단(30, 40)과 상기 32- 비트 PCI데이터버스(60a)사이에 위치하여 양자를 연결시켜주는 멀티플렉서(50)와, 상기 멀티플렉서(50)에서 선택되어 32- 비트 PCI데이터버스(60a)를 통하여 고속으로 주처리장치에 입력된 데이터가 처리된 후, 상기 데이터의 독출/ 기록명령(R/W)에 의한 데이터의 출력설정시에 상기 32- 비트 PCI데이터버스(60a)를 통하여 고속으로 인가되는 32- 비트 데이터를 상기 시스템 제어수단(10)으로부터 입력되는 선택신호에 의하여 제3 및 제4 래치수단(80, 90)중에서 어느 하나를 선택하여 데이터를 선택된 래치수단으로 출력하도록 상기 32- 비트 PCI데이터버스(60a)와 상기 제3 및 제4 래치수단(80, 90) 사이에 위치하여 양자를 연결시켜주는 디멀티플렉서(70)와 상기 디멀티플렉서(70)에 의해 설정된 경로를 경유해서 상기 데이터를 상기 동기클럭신호에 응답하여 선택적으로 래치해서 데이터출력포트를 통해 상기 외부적인 장치측으로 출력되도록 하는 32-비트의 제3 및 제4 래치수단(80, 90)을 구비하여 구성된 것을 특징으로 하는 범용의 데이터입력 /출력장치.
제1항에 있어서, 상기 클럭발생수단(20)은 상기 시스템제어수단(10)에서 인가되는 내부클럭신호와 외부적으로 인가되는 외부클럭신호를 선택/분주하여 상기 동기클럭신호를 생성하도록 된 것을 특징으로 하는 범용의 데이터입력/출력장치 .
제1항 또는 제2항에 있어서, 상기 클럭발생수단(20)에서 생성된 상기 동기클럭신호는 상기 제1 -제4 래치수단(30, 40, 80, 90)에 전용의 클럭신호라인(CA, CB, CC, CD)을 매개하여 인가되도록 접속되는 것을 특징으로 하는 범용의 데이터입력/출력장치.