KR200298891Y1

KR200298891Y1 - 전송보드의 아이피시 처리장치

Info

Publication number: KR200298891Y1
Application number: KR20-2002-0027214U
Authority: KR
Inventors: 김민규
Original assignee: 엘지전자 주식회사
Priority date: 2002-09-11
Filing date: 2002-09-11
Publication date: 2003-01-03

Abstract

본 고안은 교환기의 각 주제어기내에 설치되어 입출력되는 데이터를 IEEE-1394 포맷신호로 변환하여 출력하는 1394칩부와, 상기 1394칩부의 데이터를 입출력시키고 다수의 접속포트를 제공하는 I/O 연결포트칩부와, 상기 I/O 연결포트칩부를 통해 다른 개별 주제어기의 I/O 연결포트칩부를 서로 일대일로 직접 연결시켜주는 연결케이블로 이루어진 전송보드의 아이피시 처리장치를 제공한다.

상기와 같은 본 고안은 IEEE-1394방식으로 구성된 I/O 연결포트칩과 1394칩을 이용하여 각각의 주제어기를 직접 케이블로 연결시키므로써, 해당 주제어기로 통신경로지연없이 직접 데이터를 대용량으로 전송할 수 있으므로 그에 따라 IPC 통신의 효율성을 극대화시킬 수 있음은 물론 IPC 데이터전송시 IPC 버스제어블록을 경유하지 않고 IPC 데이터를 직접 주제어기로 전송할 수 있어 IPC 버스제어장치에 통신장애가 발생되더라도 그로 인해 데이터가 유실되는 일이 발생되지 않으므로 그에 따라 IPC 통신의 신뢰성도 상당히 향상된다.

Description

전송보드의 아이피시 처리장치 {IPC processing of the transmission board}

본 고안은 전송보드의 아이피시 처리장치에 관한 것으로, 특히 IEEE-1394방식으로 구성된 I/O 연결포트칩과 1394칩을 이용하여 각각의 주제어기를 직접 케이블로 연결시키는 전송보드의 아이피시 처리장치에 관한 것이다.

일반적으로 전송기술은 1910년대 나선 반송으로 시작하여 아날로그 전송기술로 그리고 디지털 전송기술의 형태로 발전되어 왔으며, 후에 이러한 디지털 전송기술은 1960년대 1.544Mbps 전송속도를 갖는 D1 채널 뱅크의 개발을 효시로 발전하였다. 더욱이, 상기와 같은 디지털 기술은 1970년대 중반 교환기술분야에 응용되어 No. 4ESS라는 디지털 중계교환기를 출현하게 하여 유선전송시스템의 다중화에 혁신을 가져왔다. 이에 더하여, 상기 디지털 전송방식은 광케이블을 전송매체로 사용하는 광전송 방식으로 발전하였으며, 현재는 이를 근간으로 하여 비동기식인 PDH 전송시스템에서 동기식인 SDH 전송시스템으로 변화하고 있는 추세에 있다.

그런데, 상기와 같은 교환기시스템들에는 통상 다수의 프로세서들이 그룹별로 서브-시스템을 형성하고 이들 서브-시스템간에 발생되는 IPC(inter processor communication) 데이터를 전송하기 위하여이들사이에는 다수의 디바이스와 통신을 실행할 수 있는 BUS라인 연결되어 사용된다.

그러면, 상기와 같은 종래 교환기에 적용되는 IPC처리장치를 도 1을 참고로 살펴보면, 장비운용에 따른 부팅정보를 제어하는 CPU(70)를 포함하는 OMP(operating main processor;71)와, 상기 OMP(71)를 포함하여 교환기의 IPC 신호와 음성트랙픽신호를 버스라인을 통해 처리하는 CPU(72)를 포함하는 버스제어장치부(73)와, 버스제어장치부(73)의 IPC 버스블록(74)에 연결되어 사용자의 작업명령을 처리하는 CPU(75)를 포함하는 MMP(Man machine processor;76)와, 상기 교환기를통해 전송되는 음성호신호 및 제어신호를 HDLC포맷으로 변환하여 출력하는 CPU(77A-N)를 포함하는 다수의 호처리부(78A-N)와, 상기 다수의 호처리부(78A-N)로부터 제공된 HDLC포맷의 음성호신호 혹은 제어신호를 타임슬롯에 실어 출력하는 타임스위치(79A-N)와, 상기 각각의 타임스위치(79A-N)로부터 출력되는 HDLC포맷의 음성신호 혹은 제어신호를 설정된 전송영역에 표기하여 IPC 버스블록(74)으로 전송하는 공간스위치블록(80)으로 이루어진다.

그리고, 상기 OMP(71)와 MMP(76)의 CPU(70,75)에는 데이터를 HDLC방식으로 변환 및 복원하는 드라이버(81,82)가 연결된다.

여기서, 상기 IPC 버스블록(74)은 내부에 제어신호를 처리하는 제어버스(M-BUS)와 데이터 버스(D-BUS)로 구성된다.

한편, 상기와 같은 종래 교환기에 적용되는 IPC처리장치의 동작을 살펴보면, 먼저, 교환기가 셋업될 경우 OMP(71)의 CPU(70)는 부팅정보를 드라이버(81)를 통해 HDLC포맷방식으로 변환하여 버스제어장치부(73)의 IPC 버스블록(74)을 경유하여 버스제어장치부(73)의 CPU(72)로 전송한다. 그러면, 상기 버스제어장치부(73)의 CPU(72)는 상기 OMP(71)의 부팅정보를 분석하여 IPC 버스블록(74)을 경유하여 해당 주제어기 즉, MMP(76)의 CPU(75)와 다수의 호처리부(78A-N)의 CPU(77A-N)로 각각 전송하여 교환기를 셋업시킨다.

이때, 상기 과정후에 상기 호처리부(78A-N)중 하나에서 음성트랙픽 데이터나 혹은 제어신호를 전송할 경우 상기 호처리부(78A)의 CPU(77A)는 처리신호를 HDLC형식의 16비트 병렬데이터로 변환하여 타임스위치(79A)로 로드한다. 그러면, 상기 타임스위치(79A)는 입력된 HDLC형식의 16비트 병렬데이터를 할당된 타임슬롯에 실어 공간스위치블록(80)으로 로드시킨다. 그리고, 상기 공간스위치블록(80)은 입력된 HDLC형식의 16비트 병렬데이터를 해당 전송영역에 써넣어 IPC 버스블록(74)으로 전송한다. 그러면, 상기 IPC 버스블록(74)은 버스제어장치부(73)의 CPU(72)의 제어하에 로드된 호처리부(78A)의 데이터를 해당 목적지 주제어기 혹은 호처리부(78N)로 전송한다.

이때, 상기 교환기의 관리자가 OMP(71)의 장애정보를 얻기를 원할 경우 MMP(76)의 CPU(75)로 작업명령신호를 인가되는데, 그러면, 상기 MMP(76)의 CPU(75)는 상기 과정과 동일한 방식으로 IPC 버스블록(74)을 통해 해당 목적지로부터 장애정보를 얻어 출력하게 된다.

그러나, 상기와 같은 종래 IPC 버스제어장치는 OMP(71)나 호처리부(78A-N)와 같은 주제어기들과의 모든 통신이 IPC 버스블록(73)에 집중되어 스위칭되는 방식이기 때문에 IPC 버스블록에 장애가 발생될 경우 교환기 전체가 통신블능상태에 빠지게 되는 문제가 발생되었으며, 또한, 상기 주제어기들에서 IPC 버스블록을 통해 제어데이터를 전송할 경우 HDLC 포맷형태로 반드시 변환하여 전송해야 하기 때문에 처리의 효율성이 상당히 저하되었고 클럭이나 프레임 싱크가 맞지않으면 데이터가 유실되는 일이 빈번하게 발생된다는 문제점이 있었다.

이에 본 고안은 상기와 같은 종래 제반 문제점을 해결하기 위해 고안된 것으로, 해당 주제어기로 통신경로 지연없이 직접 데이터를 대용량으로 전송할 수 있으므로 그에 따라 IPC 통신의 효율성을 극대화시킬 수 있는 전송보드의 아이피시 처리장치를 제공함에 그 목적이 있다.

본 고안의 다른 목적은 IPC 데이터전송시 IPC 버스제어블록을 경유하지 않고 IPC 데이터를 직접 주제어기로 전송할 수 있어 IPC 버스제어장치에 통신장애가 발생되더라도 그로 인해 데이터가 유실되는 일이 발생되지 않으므로 그에 따라 IPC 통신의 신뢰성도 상당히 향상되는 전송보드의 아이피시 처리장치를 제공한다.

상기와 같은 목적을 달성하기 위한 본 고안은 교환기의 각 주제어기내에 설치되어 입출력되는 데이터를 IEEE-1394 포맷신호로 변환하여 출력하는 1394칩부와, 상기 1394칩부의 데이터를 입출력시키고 다수의 접속포트를 제공하는 I/O 연결포트칩부와, 상기 I/O 연결포트칩부를 통해 다른 개별 주제어기의 I/O 연결포트칩부를 서로 일대일로 직접 연결시켜주는 연결케이블로 이루어진 전송보드의 아이피시 처리장치를 제공한다.

도 1은 종래 IPC 버스블록을 사용하는 전송보드의 IPC 처리장치를 설명하는 설명도.

도 2는 본 고안의 IPC 처리장치를 설명하는 설명도.

<부호의 상세한 설명>

1A-N: 1394칩부 2A-N: I/O 연결포트칩부

3 : 연결케이블 4 : CPU

5 : OMP 6 : CPU

7 : 버스제어장치부 8 : IPC 버스블록

9 : CPU 10: MMP

11A-N: CPU 12A-N: 호처리부

13A-N: 타임스위치 14: 공간스위치 블록

이하, 본 고안을 첨부된 예시도면에 의거 상세히 설명한다.

본 고안 장치는 도 2에 도시된 바와같이 교환기의 각 주제어기내에 설치되어 입출력되는 데이터를 IEEE-1394 포맷신호로 변환하여 출력하는 1394칩부(1A-N)와, 상기 1394칩부(1A-N)의 데이터를 입출력시키고 다수의 접속포트를 제공하는 I/O 연결포트칩부(2A-N)와, 상기 I/O 연결포트칩부(2A-N)를 통해 다른 개별 주제어기의 I/O 연결포트칩부(2A-N)를 서로 일대일로 직접 연결시켜주는 연결케이블(3)로 이루어진다.

그리고, 상기와 같은 본고안 장치가 적용되는 교환기의 서브시스템으로는 장비운용에 따른 부팅정보를 제어하는 CPU(4)를 포함하는 OMP(operating main processor;5)와, 상기 OMP(5)를 포함하여 교환기의 IPC 신호와 음성트랙픽신호를 버스라인을 통해 처리하는 CPU(6)를 포함하는 버스제어장치부(7)와, 상기 버스제어장치부(7)의 IPC 버스블록(8)에 연결되어 사용자의 작업명령을 처리하는 CPU(9)를 포함하는 MMP(Man machine processor;10)와, 상기 교환기를 통해 전송되는 음성호신호 및 제어신호를 HDLC포맷으로 변환하여 출력하는 CPU(11A-N)를 포함하는 다수의 호처리부(12A-N)와, 상기 다수의 호처리부(12A-N)로부터 제공된 HDLC포맷의 음성호신호 혹은 제어신호를 타임슬롯에 실어 출력하는 타임스위치(13A-N)와, 상기 각각의 타임스위치(13A-N)로부터 출력되는 HDLC포맷의 음성신호 혹은 제어신호를 설정된 전송영역에 표기하여 IPC 버스블록(8)으로 전송하는 공간스위치블록(14)으로 이루어진다.

한편, 상기와 같은 교환기의 서브시스템에 본고안 장치를 연결구성시킬 경우, 먼저, 본고안의 1394칩부(1A-N)를 각 주제어기의 CPU 즉, OMP(5)의 CPU(4), MMP(10)의 CPU(9) 및 다수의 호처리부(12A-N)의 CPU(11A-N)에 각각 연결시킨다. 그리고, 상기 각 주제어기내의 CPU(5,10,12A-N)에 연결시킨 1394칩부(1A-N)에 다시 I/0칩부(2A-N)를 각각 연결시킨다.

이때, 상기와 같이 각 주제어기들에 본 고안장치를 설치한 다음 필요한 연결을 실행하게 되는데, 예컨대, OMP(5)의 I/0칩부(2A)와 MMP(10)의 I/O칩부(2B)를 연결케이블(3)로 일대일로 연결하고 OMP(5)의 I/0칩부(2A)와 호처리부(12A-N)의 I/O칩부(2C-N)를 연결케이블(3)로 일대일로 연결하는 등, 이와같은 방식으로 다른 주제어기들을 각각 일대일로 연결시킨다.

다음에는 상기와 같은 본 고안장치의 작용, 효과를 설명한다.

먼저, 교환기가 셋업될 경우 OMP(5)의 CPU(4)는 부팅정보를 I394칩부(1A)를 통해 IEEE-1394 포맷방식으로 변환하여 OMP(5)의 I/O 연결칩부(2A)로 로드시킨다. 그러면, 상기 OMP(5)의 1/0 연결칩부(2A)는 신호지연없이 바로 일대일로 연결된 다른 주제어기 예컨대, MMP(10)의 I/O 연결칩부(2B)나 호처리부(12A-N)의 I/O 연결칩부(2C-2N)로 연결케이블(3)을 통해 전송한다.

이때, 상기 OMP(5)의 부팅정보는 종래 IPC 버스블록(8)을 통해 전송되던 때에 비해 일대일 연결이므로 상당히 빠른 속도로 전송된다.

한편, 상기와 같은 과정을 경유하여 부팅정보를 전달받은 각각의 주제어기 즉, MMP(10)의 CPU(9)와 다수의 호처리부(12A-N)의 CPU(11A-N)는 각각의 I394칩부(1C-N)를 통해 신호복원하여 주제어기를 각각 셋업시킨다.

여기서, 상기 과정후에 상기 호처리부(12A-N)중 하나에서 음성트랙픽 데이터를 보낼 경우는 종래와 같이 IPC 버스블록(8)을 이용하게 되는데, 이때, 상기 호처리부(12A-N)의 CPU(11A-N)는 처리신호를 HDLC형식의 16비트 병렬데이터로 변환하여 타임스위치(13A-N)로 로드한다. 그러면, 상기 타임스위치(13A-N)는 입력된 HDLC형식의 16비트 병렬데이터를 할당된 타임슬롯에 실어 공간스위치블록(14)으로 로드시킨다. 그리고, 상기 공간스위치블록(14)은 입력된 HDLC형식의 16비트 병렬데이터를 해당 전송영역에 써넣어 IPC 버스블록(8)으로 전송한다. 그러면, 상기 IPC 버스블록(8)은 버스제어장치부(7)의 CPU(6)의 제어하에 로드된 호처리부(12A-N)의 데이터를 해당 목적지 주제어기 혹은 호처리부(12A-N)로 전송한다.

이때, 상기 교환기의 관리자가 OMP(5)의 장애정보를 얻기를 원할 경우 MMP(10)의 CPU(9)로 작업명령신호를 인가되는데, 그러면, 상기 MMP(10)의 CPU(9)는 장애정보 요청신호를 I394칩부(1B)를 통해 IEEE-1394 포맷방식으로 변환하여 OMP(5)의 I/O 연결칩부(2A)나 호처리부(12A-N)의 I/0 연결칩부(2C-N)로 로드시킨다. 즉, 상기 MMP(10)의 I/0 연결칩부(2B)는 신호지연없이 바로 일대일로 연결된 다른 주제어기 예컨대, OMP(5)의 I/O 연결칩부(2A)나 호처리부(12A-N)의 I/O 연결칩부(2C-N)로 연결케이블(3)을 통해 전송한다.

이때, 상기 MMP(10)의 장애정보 요청신호는 종래 IPC 버스블록(8)을 통해 전송되던 때에 비해 일대일 연결이므로 상당히 빠른 속도로 전송된다.

그러면, 상기 OMP(10)의 I/O 연결칩부(2B)나 호처리부(12A-N)의 I/O 연결칩부(2C-N)는 내부의 I394칩부(2A, 2C-N)를 통해 신호를 복원하여 해당 장애정보를 파악한 후 상기와 역의 과정을 경유하여 MMP(10)의 CPU(9)로 재전송처리하다.

따라서, 본 고안의 IPC 장치는 IEEE-1394.1 직렬버스를 사용하기 때문에 버스 종단에 터미네이션을 할 필요가 없고 어드레스도 연결직후 동적으로 할당하기 때문에 어드레스 구조도 간단하다. 뿐만아니라, 본 고안 장치는 주제어기간의 통신을 IPC 버스블록없이 일대일로 처리하므로 전송속도가 빠를 뿐만아니라 대용량의 데이터전송이 가능하다.

이상 설명에서와 같이 본 고안은 IEEE-1394방식으로 구성된 I/O 연결포트칩과 1394칩을 이용하여 각각의 주제어기를 직접 케이블로 연결시키므로써, 해당 주제어기로 통신경로지연없이 직접 데이터를 대용량으로 전송할 수 있으므로 그에 따라 IPC 통신의 효율성을 극대화시킬 수 있는 장점을 가지고 있다.

또한, 본 고안에 의하면, IPC 데이터전송시 IPC 버스제어블록을 경유하지 않고 IPC 데이터를 직접 주제어기로 전송할 수 있어 IPC 버스제어장치에 통신장애가 발생되더라도 그로 인해 데이터가 유실되는 일이 발생되지 않으므로 그에 따라 IPC 통신의 신뢰성도 상당히 향상되는 효과도 있다.

Claims

교환기의 각 주제어기내에 설치되어 입출력되는 데이터를 IEEE-1394 포맷신호로 변환하여 출력하는 1394칩부와, 상기 1394칩부의 데이터를 입출력시키고 다수의 접속포트를 제공하는 I/O 연결포트칩부와, 상기 I/O 연결포트칩부를 통해 다른 개별 주제어기의 I/O 연결포트칩부를 서로 일대일로 직접 연결시켜주는 연결케이블로 이루어진 것을 특징으로 하는 전송보드의 아이피시 처리장치.
제1항에 있어서, 상기 I/O 연결포트칩부에는 다수의 주제어기의 각 I/O 연결칩부가 일대일로 연결되는 것을 특징으로 하는 전송보드의 아이피시 처리장치.