JP5484641B1 - プログラマブル表示器 - Google Patents

プログラマブル表示器 Download PDF

Info

Publication number
JP5484641B1
JP5484641B1 JP2013549440A JP2013549440A JP5484641B1 JP 5484641 B1 JP5484641 B1 JP 5484641B1 JP 2013549440 A JP2013549440 A JP 2013549440A JP 2013549440 A JP2013549440 A JP 2013549440A JP 5484641 B1 JP5484641 B1 JP 5484641B1
Authority
JP
Japan
Prior art keywords
screen data
screen
control
volatile memory
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013549440A
Other languages
English (en)
Other versions
JPWO2014181395A1 (ja
Inventor
宏昭 藤山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP5484641B1 publication Critical patent/JP5484641B1/ja
Publication of JPWO2014181395A1 publication Critical patent/JPWO2014181395A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/60Memory management
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/30Monitoring
    • G06F11/32Monitoring with visual or acoustical indication of the functioning of the machine
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/362Software debugging
    • G06F11/3648Software debugging using additional hardware
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0638Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00Program-control systems
    • G05B2219/10Plc systems
    • G05B2219/13Plc programming
    • G05B2219/13142Debugging, tracing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/28Error detection; Error correction; Monitoring by checking the correct order of processing
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10Providing a specific technical effect
    • G06F2212/1041Resource optimization
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20Employing a main memory using a specific memory technology
    • G06F2212/205Hybrid memory, e.g. using both volatile and non-volatile memory
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/026Arrangements or methods related to booting a display

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Human Computer Interaction (AREA)
  • Programmable Controllers (AREA)
  • Debugging And Monitoring (AREA)
  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

ディスプレイ(102)と、揮発性メモリ(106)と、画面データ(109〜109)を含む制御画面データ(107)を格納する不揮発性メモリ(105)と、起動時に不揮発性メモリ(105)から揮発性メモリ(106)に制御画面データ(107)を展開、揮発性メモリ(106)に展開した制御画面データ(113)に基づいてディスプレイ(102)に画面を表示させる制御部(101)とを備えたプログラマブル表示器(100)であって、制御部(101)は、画面データ作成装置(300)から受信した制御画面データ(107)を不揮発性メモリ(105)に格納する機能と、画面データ作成装置(300)から受信した制御画面データ(113)を揮発性メモリ(106)に直接格納する機能とを有する。

Description

本発明は、制御装置と接続し制御装置の情報を表示し、制御装置に対する設定を行う機能を備えるプログラマブル表示器に関する。
プログラマブル表示器は、PLC(Programmable Logic Controller)等の制御装置とのインタフェースを備えており、インタフェースを介して接続された制御装置の状態を表示したり、制御装置への制御指示を画面から受け付けたりすることができる。
プログラマブル表示器では、制御装置の状態を表示するために、制御対象の機器の装置に合わせた画面データを、画面作成ソフトウェア等を用いることでユーザが任意に作成できるようになっている。画面作成に際しては、画面作成ソフトウェアによって提供される部品、描画機能を用いて画面データを作成する。
画面作成ソフトウェアを用いて作成された制御画面データは、画面作成ソフトウェアからプログラマブル表示器に転送され、プログラマブル表示器の不揮発性メモリに格納される。プログラマブル表示器は、不揮発性メモリ内に格納された制御画面データを用いて動作する。
プログラマブル表示器は、稼働中に高速動作させるため、プログラマブル表示器の起動時に不揮発性メモリに格納された制御画面データをI/O(Input/Output)処理が高速な揮発性メモリに展開し、稼働後は揮発性メモリ上の制御画面データを用いて動作する仕組みを用いている。
上記仕組みを用いているため、画面データのデバッグなどで画面データの変更が必要な場合は、画面作成ソフトウェアを用いて画面データを変更し、変更した画面データをプログラマブル表示器の不揮発性メモリに転送し、プログラマブル表示器の起動時に不揮発性メモリから揮発性メモリに展開して、画面データの変更動作を確認することになる。
特許文献1には、画面データをプログラマブル表示器に転送することなく、画面データをデバッグすることを目的とした技術が開示されている。
特開2007−179112号公報
画面データのデバッグにおいては、画面データによって所望の表示/操作の動作が実行されるか確認する必要がある。このため、簡易的には画面作成ソフトウェアの画面データシミュレート機能により、プログラマブル表示器に転送しなくても画面データの動作確認が可能であるが、画面データシミュレート機能での動作と、画面データをプログラマブル表示器に転送した状態で実行される動作では異なる場合があり、プログラマブル表示器の正確な動作を確認するためには、プログラマブル表示器での動作確認は必須となる。
プログラマブル表示器の表示/操作の動作を確認した結果、エラーが発見された場合は、画面作成ソフトウェアによって画面データを再編集することによってエラーを修正し、再度プログラマブル表示器に転送して、その画面データについて表示/操作の動作確認を行う。デバッグには、このような一連の作業が伴うため、エラー修正のために上記の作業を複数回繰り返す必要が生じた場合、デバッグに多大な時間を要する。特に、プログラマブル表示器の不揮発性メモリへの画面データの書き込み処理と、不揮発性メモリから揮発性メモリへの画面データの展開処理とに比較的長い時間を要し、プログラマブル表示器全体の再起動が長引く大きな要因となっている。したがって、上記の作業の繰り返しがデバッグの効率を低下させることとなる。
特許文献1では、画面データをプログラマブル表示器に転送することなく、画面データをデバッグすることを目的としているが、画面作成ソフトウェアが作成する一時保存された画面データ及び通常の画面データを保存する画面保存装置がデバッグ時に必要である。すなわち、特許文献1に開示される技術では、プログラマブル表示器が画面データ作成装置に接続された状態でないとデバッグが行えない。
本発明は、上記に鑑みてなされたものであって、デバッグ用の画面データを不揮発性メモリから揮発性メモリに展開する必要がなく、画面データ作成装置と接続された状態でなくても画面データのデバッグを行えるプログラマブル表示器を得ることを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、表示部と、揮発性メモリと、画面データを含む制御画面データを格納する不揮発性メモリと、起動時に不揮発性メモリから揮発性メモリに制御画面データを展開し、揮発性メモリに展開した制御画面データに基づいて表示部に画面を表示させる制御部とを備えたプログラマブル表示器であって、制御部は、画面データ作成装置から受信した制御画面データを不揮発性メモリに格納する機能と、画面データ作成装置から受信した制御画面データを揮発性メモリに直接格納する機能とを有することを特徴とする。
本発明にかかるプログラマブル表示器は、画面データのデバッグのために、画面データをプログラマブル表示器の不揮発性メモリへ格納する必要がなくなり、画面データ転送時の不揮発性メモリへの書き込み処理時間と、プログラマブル表示器起動時の不揮発性メモリからの画面データ読み出し処理時間とが不要となり、デバッグに要する時間を短縮できるという効果を奏する。
図1は、本発明にかかるプログラマブル表示器の実施の形態の構成を示す図である。 図2は、画面データ情報の構造を示す図である。 図3は、画面展開情報の構造を示す図である。 図4は、制御画面データに含まれる各画面データの関係の一例を示す図である。 図5は、実施の形態にかかるプログラマブル表示器の揮発性メモリ内の画面データの更新処理に関するフローチャートである。 図6は、デバッグ用の画面データを不揮発性メモリに転送してデバッグを行うプログラマブル表示器の画面データの更新処理に関するフローチャートである。 図7は、画面展開情報の更新処理のフローチャートである。
以下に、本発明にかかるプログラマブル表示器の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態.
図1は、本発明にかかるプログラマブル表示器の実施の形態の構成を示す図である。プログラマブル表示器100は、PLCなどの制御装置200と接続され、制御装置200の状態を表示する。制御装置200の状態を表示する制御画面データ107は、プログラマブル表示器100に接続された画面データ作成装置300の画面作成ソフトウェア301によって作成される。
プログラマブル表示器100は、制御部101、表示部としてのディスプレイ102、周辺機器通信I/F(Interface)103、制御装置通信I/F104、不揮発性メモリ105、揮発性メモリ106及び操作部としてのタッチパネル110を備える。制御部101は、画面データ作成装置300から受信した制御画面データが通常の制御画面データかデバッグ用の制御画面データかを判断する機能を有する。通常の制御画面データとデバッグ用の制御画面データとの区別は、通常又はデバッグ用であることを示す識別子をプログラマブル表示器100への制御画面データ送信時のヘッダに含ませたり、通常又はデバッグ用であることを示すフラグを制御画面データとともにプログラマブル表示器100へ送信するなどの任意の方法で実行可能である。
画面データ作成装置300にて作成された通常の制御画面データを周辺装置通信I/F103を介して受信した場合、制御部101は、受信した通常の制御画面データを不揮発性メモリ105に制御画面データ107として格納するとともに、画面データ情報111を作成し、不揮発性メモリ105に格納する。画面データ情報111は、プログラマブル表示器100の起動時における制御画面データ107の展開処理の際に、不揮発性メモリ105のどのアドレスからどれだけの大きさ(サイズ)のデータを読み出すかを決定するための情報である。
制御画面データ107は、複数の画面データから構成される。ここでは、制御画面データ107は、画面1〜画面Nの画面データ109〜109で構成されるものとする。また、画面データ情報111は、複数の画面データ109〜109の不揮発性メモリ105上の格納アドレス、格納サイズを定義している。
一方、画面データ作成装置300にて作成されたデバッグ用の制御画面データを周辺装置通信I/F103を介して受信した場合、制御部101は、受信したデバッグ用の制御画面データを、揮発性メモリ106に制御画面データ113として格納するとともに、画面展開情報112を作成し、揮発性メモリ106に格納する。画面展開情報112は、制御部101が後述する画面の切り替えを実行する際に、揮発性メモリ106のどのアドレスからどれだけの大きさ(サイズ)のデータを読み出すかを決定するための情報である。
また、制御部101は、不揮発性メモリ105に格納されている制御画面データ107を揮発性メモリ106に展開して制御画面データ113とする場合も、画面展開情報112を作成し、揮発性メモリ106に格納する。
したがって、揮発性メモリ106内には、プログラマブル表示器100の起動時に制御部101によって展開された制御画面データか、または、画面データ作成装置300からデバッグ用として受信した制御画面データが格納される。また、揮発性メモリ106内には、制御部101が制御画面データ107を揮発性メモリ106に展開する際、または、デバッグ用の制御画面データを揮発性メモリ106に格納する際に制御部101が作成した画面展開情報112が格納される。制御画面データ107と同様に、制御画面データ113は、画面1〜画面Nの画面データ114〜114で構成されるものとする。
図2は、画面データ情報の構造を示す図である。画面データ情報111は、制御画面データ107の画面数分の行を持つテーブルとして構築され、画面ごとにインデックス51と格納先アドレス52と格納サイズ53との情報を持つ。これらは、プログラマブル表示器100の起動時に、制御部101が制御画面データ107を揮発性メモリ106に展開する際に使用される。すなわち、格納先アドレス52から格納サイズ53分のデータを1画面分として不揮発性メモリ105からデータを読み出し、揮発性メモリ106に展開する。例えば、インデックス51が1である画面4のデータであれば、制御部101は、不揮発性メモリ105のアドレス“0x00100000”から“1024000”バイト分のデータを1画面分のデータとして読み出し、揮発性メモリ106に格納する。
図3は、画面展開情報の構造を示す図である。画面展開情報112は、プログラマブル表示器100の起動時に、画面データ109〜109の仕様としての最大画面数分の行を持つテーブルとして構築され、画面ごとにインデックス61と格納先アドレス62と格納サイズ63との情報を持つ。なお、図3は、最大画面数が32767の場合を例としている。画面展開情報112は、制御部101がディスプレイ102に画面を表示する際に用いられる。すなわち、制御部101は、画面の切り替えなどでディスプレイ102に表示する画面を変更する際は、画面展開情報112に基づいて、揮発性メモリ106の格納先アドレス62から格納サイズ63分のデータを1画面分として読み出し、ディスプレイ102に表示させる処理を行う。例えば、インデックス61が1である画面4のデータであれば、制御部101は、揮発性メモリ106のアドレス“0x80100000”から“1024000”バイト分のデータを1画面分のデータとして読み出し、ディスプレイ102に表示させる処理を行う。
図4は、制御画面データに含まれる各画面データの関係の一例を示す図であり、画面数が4(N=4)の場合を例としている。データ114〜114に応じた画面(画面1〜画面4)が、制御部101によりディスプレイ102に選択的に表示される。各画面には、画面切り替えスイッチ7〜7が配置されている。画面切り替えスイッチ7〜7は、画面1〜画面4の各々への切り替え操作のためのスイッチであり、ディスプレイ102の画面切り替えスイッチ7〜7が表示された領域にユーザが触れると、タッチパネル110がスイッチの押下を検出し、制御部101はタッチパネル110の検出結果に基づいてデータ114〜114に応じた画面をディスプレイ102に表示させる。なお、図4では、画面の遷移関係を矢印で示している。例えば、画面4から画面1へ向かう矢印は、画面4上の画面切り替えスイッチ7を押下することにより、ディスプレイ102に表示する画面を画面4から画面1へ遷移させることが可能であることを示している。
なお、ディスプレイ102に表示する画面を切り替えるためのスイッチは、画面切り替えスイッチ7〜7のように、遷移先が固定であるものに限られることはなく、遷移先が動的に変わるものとすることも可能である。例えば、一つ前の画面に戻る(遷移元の画面に遷移する)スイッチを設けることも可能であり、このスイッチを押下した際の遷移先は、どの画面から遷移してきたかに応じて、動的に変化することになる。
図5は、実施の形態にかかるプログラマブル表示器の揮発性メモリ内の制御画面データの更新処理に関するフローチャートである。画面データ作成装置300から周辺装置通信I/F103を介して制御画面データを受信すると、制御部101は、通常の制御画面データであるかデバッグ用の制御画面データであるかを判断する(ステップS201)。受信した制御画面データが通常の制御画面データの場合は(ステップS201/No)、受信した制御画面データを不揮発性メモリ105に格納するとともに画面データ情報111を作成し(ステップS202)、処理を終了する。受信した制御画面データがデバッグ用の画面データである場合は(ステップS201/Yes)、制御部101は、受信した制御画面データを揮発性メモリ106に格納するとともに、画面展開情報112を作成する(ステップS203)。なお、画面展開情報112を更新する処理に関しては後段で説明する。制御部101は、揮発性メモリ106に格納された制御画面データ113に基づき、ディスプレイ102に変更後の画面を表示する。
画面データ作成装置300から受信したデバッグ用の制御画面データを揮発性メモリ106に格納した状態では、不揮発性メモリ105に格納された制御画面データ107と揮発性メモリ106に格納された制御画面データ113とが異なるが、実施の形態にかかるプログラマブル表示器100は、揮発性メモリ106のみを参照して動作するため、問題は発生しない。また、デバッグを行う際に、プログラマブル表示器100の電源を切らないため、不揮発性メモリ105に制御画面データ107を格納する必要はない。
比較のために、画面データ作成装置から受信したデバッグ用の制御画面データを不揮発性メモリに格納するプログラマブル表示器での画面更新処理について説明する。図6は、デバッグ用の制御画面データを不揮発性メモリに転送してデバッグを行うプログラマブル表示器の制御画面データの更新処理に関するフローチャートである。プログラマブル表示器の制御部は、画面作成ソフトウェアから、周辺装置通信I/Fを介して取得したデバッグ用の制御画面データを不揮発性メモリに書き込む。この際、プログラマブル表示器の制御部は、画面データ情報を作成する(ステップS101)。デバッグ用の制御画面データが不揮発性メモリに書き込まれた後、制御部は、プログラマブル表示器を再起動する(ステップS102)。再起動後、プログラマブル表示器の制御部は、画面データ情報に基づいて不揮発性メモリから揮発性メモリに制御画面データを展開して画面展開情報を作成する(ステップS103)。プログラマブル表示器の制御部は、揮発性メモリに展開した制御画面データに基づき、ディスプレイにデバッグ用の制御画面データに応じた画面を表示する。
図7は、画面展開情報の更新処理のフローチャートである。制御部101は、画面データ作成装置300から周辺装置通信I/F103を介して受信したデバッグ用の制御画面データを制御画面データ113として揮発性メモリ105に格納する(ステップS301)。そして、制御画面データ113のデータ数分だけのループ処理を開始する(ステップS302、S302’)。画面作成ソフトウェア301から取得した変更後の画面データの画面番号が画面展開情報112に存在する場合(ステップS303/Yes)、該当するインデックスの行の格納先アドレスと格納サイズとを更新する(ステップS304)。画面作成ソフトウェア301から取得した変更後の画面データの画面番号が画面展開情報112に存在しない場合(ステップS303/No)は、格納先アドレス及び格納サイズの更新は行わない。ステップS303からS304までの処理を制御画面データ113のデータ数分だけ繰り返したのち、制御部101は、画面展開情報112を更新したか否かを確認する(ステップS305)。画面展開情報112を更新していない場合(ステップS305/No)、未使用のインデックスに格納先アドレスと格納サイズとを格納する(ステップS306)。画面展開情報112を更新した場合(ステップS305/Yes)、処理を終了する。以上の動作により、変更後の画面に該当する画面番号が画面展開情報112に存在する場合には、該当するインデックスの行の格納先アドレスと格納サイズとが更新され、変更後の画面に該当する画面番号が画面展開情報112に存在しない場合には、未使用のインデックスの行に格納先アドレスと格納サイズとが格納される。変更後の制御画面データが制御画面データ113として揮発性メモリ106に格納された後は、プログラマブル表示器100は、変更後の制御画面データ113に基づいて動作する。
本実施の形態によれば、システムを構成するプログラマブル表示器100は、不揮発性メモリ105内に格納された制御画面データ107の書き込み処理、読み出し処理を行わずに、変更後の制御画面データ113を参照できるため、デバッグに要する時間を短縮することが可能となる。
また、画面データ作成装置300からデバッグ用の制御画面データを受信した後は、画面データ作成装置300と切り離して、プログラマブル表示器100のデバッグ作業を行える。したがって、実環境に近い状態でデバッグ作業を行うことが可能である。
以上のように、本発明にかかるプログラマブル表示器は、制御画面データをデバッグする際に、特に画面変更量が多い場合において、制御画面データをプログラマブル表示器に転送する際の変更後の画面が表示されるまでの待ち時間を短縮することに適している。
〜7 画面切り替えスイッチ、51,61 インデックス、52,62 格納先アドレス、53,63 格納サイズ、100 プログラマブル表示器、101 制御部、102 ディスプレイ、103 周辺装置通信I/F、104 制御装置通信I/F、105 不揮発性メモリ、106 揮発性メモリ、107,113 制御画面データ、109〜109,114〜114 画面データ、110 タッチパネル、111 画面データ情報、112 画面展開情報、200 制御装置、300 画面データ作成装置、301 画面作成ソフトウェア。

Claims (1)

  1. 表示部と、
    揮発性メモリと、
    複数の画面データを含む制御画面データを格納する不揮発性メモリと、
    起動時に前記不揮発性メモリから前記揮発性メモリに前記制御画面データを展開し、該揮発性メモリに展開した前記制御画面データに基づいて、前記表示部に前記複数の画面データのいずれかに応じた画面を選択的に表示させる制御部とを備えたプログラマブル表示器であって、
    前記制御部は、
    画面データ作成装置から受信した制御画面データがデバッグ用でない場合には、受信した制御画面データを前記不揮発性メモリに格納し、
    画面データ作成装置から受信した制御画面データがデバッグ用である場合には、受信した制御画面データに含まれる複数の画面データを前記揮発性メモリに展開して、前記受信した制御画面データを前記揮発性メモリに直接格納することを特徴とするプログラマブル表示器。
JP2013549440A 2013-05-08 2013-05-08 プログラマブル表示器 Active JP5484641B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/062911 WO2014181395A1 (ja) 2013-05-08 2013-05-08 プログラマブル表示器

Publications (2)

Publication Number Publication Date
JP5484641B1 true JP5484641B1 (ja) 2014-05-07
JPWO2014181395A1 JPWO2014181395A1 (ja) 2017-02-23

Family

ID=50792131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013549440A Active JP5484641B1 (ja) 2013-05-08 2013-05-08 プログラマブル表示器

Country Status (6)

Country Link
US (1) US9595076B2 (ja)
JP (1) JP5484641B1 (ja)
KR (1) KR101600253B1 (ja)
CN (1) CN105210142B (ja)
TW (1) TWI514370B (ja)
WO (1) WO2014181395A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1069303A (ja) * 1996-08-27 1998-03-10 Matsushita Electric Works Ltd 制御装置
JP2007179112A (ja) * 2005-12-26 2007-07-12 Digital Electronics Corp プログラマブル表示器、制御プログラムおよびそのプログラムを記録した記録媒体
JP2012027639A (ja) * 2010-07-22 2012-02-09 Fuji Electric Co Ltd プログラマブルコントローラ、およびプログラマブルコントローラのデバッグ方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59111501A (ja) 1982-12-16 1984-06-27 Toshiba Corp シ−ケンスコントロ−ラ
JPS59149509A (ja) 1983-02-10 1984-08-27 Toshiba Corp プログラマブルコントロ−ラ
JPS60258604A (ja) 1984-06-05 1985-12-20 Mitsubishi Electric Corp 数値制御装置
JPH06274434A (ja) 1993-03-18 1994-09-30 Fujitsu Ltd コンピュータ周辺装置およびその制御方法
JPH08249016A (ja) 1995-03-09 1996-09-27 Koyo Electron Ind Co Ltd プログラマブルコントローラ
JPH0962537A (ja) 1995-08-28 1997-03-07 Matsushita Electric Works Ltd 表示装置の動作確認用シミュレーション装置
KR100459055B1 (ko) 2000-06-14 2004-12-03 세이코 엡슨 가부시키가이샤 어플리케이션 프로그램 개발 시스템, 어플리케이션프로그램 개발 방법, 및 어플리케이션 프로그램 개발프로그램을 기억한 기억 매체
JP3853581B2 (ja) 2000-08-22 2006-12-06 株式会社デジタル 制御装置、および、そのプログラムが記録された記録媒体
US6615371B2 (en) * 2002-03-11 2003-09-02 American Arium Trace reporting method and system
KR101539778B1 (ko) * 2009-06-17 2015-07-27 엘지전자 주식회사 부팅 중에 사용자에게 정보를 제공할 수 있는 디스플레이 장치 및 그 구동 방법
DE112010005346T5 (de) * 2010-03-04 2012-12-13 Mitsubishi Electric Corporation Mit programmierbarer Anzeige ausgerüstetes Steuersystem, programmierbare Anzeige und Zeichendaten-Erzeugungsmittel
WO2012093418A1 (ja) 2011-01-06 2012-07-12 三菱電機株式会社 プログラマブル表示器
TWI436278B (zh) * 2011-03-14 2014-05-01 Shuttle Inc 電腦快速開機系統及其方法
WO2013035203A1 (ja) 2011-09-09 2013-03-14 三菱電機株式会社 プログラマブル表示器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1069303A (ja) * 1996-08-27 1998-03-10 Matsushita Electric Works Ltd 制御装置
JP2007179112A (ja) * 2005-12-26 2007-07-12 Digital Electronics Corp プログラマブル表示器、制御プログラムおよびそのプログラムを記録した記録媒体
JP2012027639A (ja) * 2010-07-22 2012-02-09 Fuji Electric Co Ltd プログラマブルコントローラ、およびプログラマブルコントローラのデバッグ方法

Also Published As

Publication number Publication date
CN105210142B (zh) 2017-04-12
JPWO2014181395A1 (ja) 2017-02-23
KR20150134436A (ko) 2015-12-01
US20160005144A1 (en) 2016-01-07
WO2014181395A1 (ja) 2014-11-13
TW201443870A (zh) 2014-11-16
TWI514370B (zh) 2015-12-21
CN105210142A (zh) 2015-12-30
US9595076B2 (en) 2017-03-14
KR101600253B1 (ko) 2016-03-04

Similar Documents

Publication Publication Date Title
CN101539866B (zh) 信息处理设备和信息处理设备的启动方法
JP2005222228A (ja) メモリカード及び半導体装置
JP2006120082A (ja) メモリカード、半導体装置、及びメモリカードの制御方法
JP2017174387A (ja) メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、及びメモリ制御方法
JP5751121B2 (ja) 情報処理装置、情報処理方法およびプログラム
JP5849592B2 (ja) プログラマブルコントローラシステム、そのプログラミング装置、プログラマブルコントローラ、プログラム、デバッグ方法
JP5484641B1 (ja) プログラマブル表示器
JP2009009323A (ja) 設定装置、電子機器、及び設定プログラム
JP6403919B1 (ja) 作画ソフトウェア、記憶媒体および作画装置
JP5545432B2 (ja) Biosアップデート方法、biosアップデート装置及びbiosアップデートプログラム
JP6067106B2 (ja) プログラマブル表示器
JP7446537B1 (ja) プログラマブルロジックコントローラ、制御方法及びプログラム
JP5774941B2 (ja) コンフィグレーション装置及びコンフィグレーション方法
US9658982B2 (en) Data structure product and method for interface transmission
JP2011039825A (ja) ファームウェア更新方法及びファームウェア更新装置
JP5679383B2 (ja) 電子機器、電源操作ログ記録方法およびプログラム
JP5920243B2 (ja) 制御システム
JP5552930B2 (ja) 情報処理装置及び書換方法
JP2011232804A (ja) Biosシステム、及びこのbiosシステムを備えるpac
JP2004126022A (ja) プレビュー機能を備えた表示装置
JP2006331277A (ja) Lsi検証システム及びlsi検証方法並びにプログラム
JP2007026313A (ja) 処理システム、プロジェクタ、プログラム、情報記憶媒体および設定情報更新方法
JP2013029940A (ja) プログラマブルロジックコントローラ
JP2014191771A (ja) プログラム,情報処理装置,情報処理方法
JP2016033789A (ja) ソフトウェアの検証装置、プログラム及びコンピュータ可読記憶媒体

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140218

R150 Certificate of patent or registration of utility model

Ref document number: 5484641

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250