JPH01293559A - Ｍｏｓトランジスタ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明はＭＯＳトランジスタを用いた集積回路装置に
関する。

従来の技術 デプレッション型のＭＯＳ電界効果トランジスタ（以下
ＭＯＳトランジスタという。）と、エンハンスメント型
のＭＯＳトランジスタと０型のＭＯＳトランジスタとを
集積回路で構成し、リンク発振回路とバックバイアス回
路とを備えた従来のＭＯＳトランジスタ装置においては
、バックバイアス回路は容量をつくるトランジスタのゲ
ート巾。

ゲート長が小さい場合、プロセスによって容量が変って
しまい、これにより当該集積回路のＭＯＳトランジスタ
のしきい値７丁が変動し、また、バックバイアス回路の
みによるトランジスタのしきい値Ｖ、の制御は困難であ
るなどの問題を有する。

発明が解決すべき課題 したがって、この発明はこの種のＭＯＳトランジスタ装
置において、ＭＯＳトランジスタのゲートのポリシリコ
ンの寸法がＭＯＳ）ランジスタの製造プロセスにおいて
変動した場合でも装置のしきい値電圧の変動を自動的に
補正できる装置を堤供することを目的とするものである
。

実施例 第１図において、■は所定時間間隔のパルスを出力する
リンクオシレータ回路、２は上記リンクオンレータから
のパルスを増幅するバッファ回路、３はコンデンサでバ
ッファ回路２から得られるバルスから所定周波数の交流
成分をとり出してこの交流成分をバックバイアス回路４
に供給する。バックバイアス回路４は上記交流成分から
、当該集積回路に所定のバックバイアス電圧を与える。

各回路において、ＭＯＳトランジスタ１１ないし１８は
エンハンスメント型、２１ないし２７はデプレッション
型、３０は０型であり、集積回路として形成されている
。

上記のようにこの発明の装置はバッファ回路２の出力と
バックバイアス回路４の入力との間にコンデンサ３を設
けている。

コンデンサ３を構成するＭＣｌ５トランジスタ２７のゲ
ートはゲート長；ゲート中とし、また容量を大きくとっ
である。またＭＯＳトランジスタ１１はＭＯＳ）ランノ
スタ２７に対する回路の駆動能力を高めるためにバッフ
ァ回路２の１部として構成される。

第１図の回路中、バックバイアス回路４によって発生し
たバックバイアス電位ＶＢＢを当該集積回路の基板電圧
とした時、一般的にしきい値電圧■工は次式のようにな
る。

Ｑ　−２（５ＳｑＮ（ＩＶ　　Ｉ＋φ））１　　　　■
Ｂ”−ＢＢ　　　　［ ただし、φＭＳ　”　’とＳｔの仕事関数差φＢ；反転
開始時のバンドのまかり ＱＢ：空乏領域中の固定電荷 Ｑｏｘ：実効的な境界面電荷 εｓ　：Ｓｉの誘電率 ＶＢＢ’バックバイアス電位 ところで、リンクオシレータとバックバイアス回路とを
用いたＭＯＳ集積回路においては、ＭＯＳトランジスタ
のゲートポリシリコンが細くなると当該ＭＯＳ集積回路
のしきい値電圧が低下する。

これに対して、第１図に示した回路において、ゲートポ
リシリコンの寸法が変化するとリンクオシレータ１の出
力パルスの周波数も変化する。リンクオシレータ１の出
力周波数が変化すると当然バッファ回路２の出力周波数
も変化し、ＭＯＳトランジスタ２７で構成されたコンデ
ンサ３の出力周波数も変化する。

コンデンサ３からの出力周波数の変化によって、バンク
バイアス回路４のＭＯＳトランジスタ１７゜１８のスイ
ッチング速度も変化する。

なお、バックバイアス回路４によって生じたバックバイ
アス電位は常に一定１１ＧＮＤにリークしており、バッ
クバイアス電位は第２図の様になる。

ここでゲートポリシリコンの寸法が細くなった場合リン
クオンレータｌによる発振周波数は高くなり、Ｍｏ５）
ランノスタＩ　７．１８のスイッチング速度は速くなる
。するとＶＢＢよりＧＮＤに流れる電流の量が多くなり
、式■のＶ８Ｂの値が大きくなる。式■においてＱＢ以
外のパラメータは変化しないので、ＶＢＢが上述ように
大きくなると、しきい値Ｖｒは増加する。一方ゲートボ
リシリコンが細くなったときトランジスタのしきい値Ｖ
Ｔは下がるが、第１図に示したバッファ回路２とコンデ
ンサ３をバックバイアス回路４の入力側に設けた回路に
よってＭＯＳ）ランジスタのしきい値ＶＴを補正してし
きい値の低下を防止することが可能となる。

なお、上述の回路構成において、しきい値の変動の防止
を効果的に行なうにはリンクオシレータのＭＯＳ）ラン
ジスタ寸法はデザインルールの範囲で細くし、バックバ
イアス回路前段のコンデンサを構成するＭＯＳトランジ
スタのゲート長をリンクオシレータ中のＭＯＳトランジ
スタのゲート長の５倍以上にし、さらにこのコンデンサ
とリンクオシレータとの結合に駆動能力を高めたバッフ
を挿入することが好ましい。

発明の効果 以上のようにこの発明は発振回路（実施例ではリンクオ
シレータ）の出力パルスから交流波をとり出してバック
バイアス回路に印加してバックバイアス電圧を得るよう
にした回路において、バッファ回路とコンデンサをバッ
クバイアス回路の前段に設けたのでゲートポリシリコン
の寸法の変化によるしきい値電圧の変動を自動的に補正
することができる。したがってＭＯＳトランジスタのポ
リシリコンの寸法の製造誤差による変動によるデバイス
の特性への影響が小さくなる、ポリシリコンのプロセス
マージンが大きくなる、上記２つの効果により集積回路
の製造における歩留まりが向上し、生産性も向上する等
の利点が得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図はバ
ックバイアス電圧ＶＢＢの変化を示すグラフである。 ■・・・リンクオシレータ、２・・・バッファ、３・・
・コンデンサ、４・・・バックバイアス回路。

Claims (1)

【特許請求の範囲】
1. （１）集積回路により構成したＭＯＳトランジスタによ
   る発振回路の出力パルスから交流波をとり出してバック
   バイアス回路に印加して、当該集積回路の基板に印加す
   るバックバイアス電圧を得るようにした回路において、
   発振回路の出力を増強するバッファ回路をバックバイア
   ス回路の前段に設けたことを特徴とするＭＯＳトランジ
   スタ装置。