JP2011171999A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2011171999A JP2011171999A JP2010033710A JP2010033710A JP2011171999A JP 2011171999 A JP2011171999 A JP 2011171999A JP 2010033710 A JP2010033710 A JP 2010033710A JP 2010033710 A JP2010033710 A JP 2010033710A JP 2011171999 A JP2011171999 A JP 2011171999A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- output
- state
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
- H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/037—Bistable circuits
- H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
- H03K3/356147—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit using pass gates
- H03K3/356156—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit using pass gates with synchronous operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00019—Variable delay
- H03K2005/00058—Variable delay controlled by a digital setting
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Pulse Circuits (AREA)
- Logic Circuits (AREA)
Abstract
【課題】回路を通常の動作していない状態からスタンバイ状態に変える、及び、回路全体は通常の動作をしていない状態だがバイアス条件を変える、という具合に条件を変化させることでストレスを緩和する。
【解決手段】スタンバイ制御信号が活性状態のとき、前記タイマー回路からのタイマー出力信号に基づき、機能回路部30の論理状態を所定時間毎に変えるMODE制御信号を生成するモード制御回路20と、機能回路部30の出力信号を受け前記出力信号の出力を制御する出力制御回路50と、を備え、出力制御回路50はMODE制御信号をDelay回路40で遅延させて生成されるDelay出力信号に基づき、機能回路部30がMODE制御信号により論理状態を変えている間、前記機能回路部出力信号を出力に伝達せずに、機能回路部30がMODE制御信号によって前記論理状態を変える直前の機能回路部出力信号を保持出力する。
【選択図】図2
【解決手段】スタンバイ制御信号が活性状態のとき、前記タイマー回路からのタイマー出力信号に基づき、機能回路部30の論理状態を所定時間毎に変えるMODE制御信号を生成するモード制御回路20と、機能回路部30の出力信号を受け前記出力信号の出力を制御する出力制御回路50と、を備え、出力制御回路50はMODE制御信号をDelay回路40で遅延させて生成されるDelay出力信号に基づき、機能回路部30がMODE制御信号により論理状態を変えている間、前記機能回路部出力信号を出力に伝達せずに、機能回路部30がMODE制御信号によって前記論理状態を変える直前の機能回路部出力信号を保持出力する。
【選択図】図2
Description
本発明は半導体装置に関し、特に、トランジスタのバイアス・温度不安定性等による劣化に対処可能とした半導体集積回路装置に関する。
半導体回路の動作状態において該回路を構成するMISFET(Metal Insulator Semiconductor Field Effect Transistor:金属−絶縁体−半導体 電界効果トランジスタ)のストレスの緩和として、例えばホットキャリア(HC:Hot Carrier)や経時絶縁膜破壊(TDDB:Time Dependent Dielectric Breakdown)によるストレス緩和が知られている。
近時の半導体プロセスの微細化技術の進展によるトランジスタサイズの縮減は著しく、微細化した半導体デバイスのストレスによる特性劣化として、NBTI(Negative Bias Temperature Instability:負バイアス温度不安定性)と呼ばれるゲートのバイアスと温度によるデバイスの劣化現象が問題となっている。NBTIは高温で加速されるが、MISFET(P型MISFET)のバイアス状態が、特定の状態になった場合に起こる。なお、N型MISFETでは、PBTI(Positive Bias Temperature Instability:正バイアス温度不安定性)が問題となる。
NBTIに関して、例えば特許文献1には、電子システムが動作する時間のうち第1の部分の間、特定の記憶素子が第1の状態にあり、その間にデータが第1のフェーズで記憶されることと、電子システムが動作する時間のうち第2の部分の間、特定の記憶素子が第2の状態にあり、その間にデータが第2のフェーズで記憶されることを保証し、バイアス温度不安定性(BTI)によるしきい値電圧シフトを低減する方法と装置が開示されている。これは、特定の記憶素子の状態を変更することで、FET(Field Effect Transistor)のバイアス状態を変え、BTI劣化を抑制するものである。また特許文献2には、複数のメモリセルを有するメモリアレイの中から選択回路によりメモリセルを選択し、その読み出し信号をメインアンプに伝える信号線に設けられるプリチャージ回路を構成するMOSFETを、上記選択回路に伝えられるメモリセルの選択開始信号に基づいてオン状態にし、上記メモリセルからの読み出し信号が伝えられる前にオフ状態にしてプリチャージを終了させ、スタンバイ時のNBTI劣化を回避する発明が開示されている。この発明は、特定回路のトランジスタのバイアス状態を、動作タイミングを調整して、NBTIストレスが加わる時間を少なくするものである。
以下に関連技術の分析を与える。
特許文献1、2等に開示された関連技術では、特定のトランジスタまたは記憶素子のバイアス条件を変えることでNBTIのストレスを緩和している。また、特許文献1で開示されている、メモリセルの論理状態を変える技術では、メモリセルは「読み出し」を行わない限り、他の回路に影響を与えない。また、特許文献2においては、特定トランジスタのバイアス条件を当該特定トランジスタが他の回路に影響を与えない時間範囲で変更している。
また、機能回路においては、内部クロック信号を生成するための発振回路等のように、常時動作している回路もあるが、予め定められた特定の時間等には動作していない回路がある。なお、機能回路とは、論理回路の場合、例えば演算回路、符号化回路/復号回路、信号処理回路等、特定の機能を担う回路ブロックをいう。機能回路は、例えばPLL(Phase Locked Loop)等、アナログ回路を含んでもよいことは勿論である。
機能回路において、常時動作している回路のバイアス状態を変えることは難しい。また、常時動作していない回路であっても、一般に、バイアス状態を変えることは、当該回路の論理状態を変えることになり、当該回路の出力を受ける回路(後段回路)の動作を変えることになる。このため、機能回路内の常時動作していない回路に対して、当該回路が動作していない時間であっても、バイアス状態を変え、回路全体の動作状態を変えることは、これまで行われていない。
本発明によれば、複数の電界効果トランジスタを含む第1の機能回路部と、タイマー回路と、第1の制御信号が活性状態のとき、前記タイマー回路からのタイマー出力信号に基づき、前記第1の機能回路部の論理状態を所定時間毎に変える第2の制御信号を生成するモード制御回路と、前記第1の機能回路部の出力信号を受け、前記出力信号の出力を制御する出力制御回路と、を備え、前記出力制御回路は、前記第2の制御信号に応じて生成される第3の制御信号に基づき、前記第1の機能回路部が前記第2の制御信号により論理状態を変えている間、前記第1の機能回路部の出力信号を出力に伝達せず、前記第1の機能回路部が前記第2の制御信号によって前記論理状態を変える直前の前記第1の機能回路部の出力信号を保持出力する、半導体積回路装置が提供される。
本発明によれば、機能回路がスタンバイ状態の時に他の機能回路に影響を与えないように論理状態を変更し、当該機能回路を構成する電界効果トランジスタのストレスを緩和することができる。
本発明の実施形態について以下に説明する。本発明においては、複数の電界効果トランジスタを含む機能回路部(30)と、タイマー回路(10)と、第1の制御信号(スタンバイ制御信号)が活性状態のとき、前記タイマー回路(10)からのタイマー出力信号に基づき、前記機能回路部(30)の論理状態を所定時間毎に変える第2の制御信号(MODE制御出力信号)を生成するモード制御回路(20)と、前記機能回路部(30)の出力信号(機能回路部出力信号)を受け、前記出力信号(機能回路部出力信号)の出力を制御する出力制御回路(50)と、を備えている。出力制御回路(50)は、前記第2の制御信号(MODE制御出力信号)を遅延させる遅延回路(40)から出力される第3の制御信号(Delay出力信号)に基づき、前記機能回路部(30)が前記第2の制御信号(MODE制御出力信号)により論理状態を変えている期間中は、出力制御回路(50)からの出力信号(制御後出力信号)として、前記機能回路部(30)からの出力信号(機能回路部出力信号)は出力に伝達せず、代わりに、前記機能回路部(30)が前記第2の制御信号(MODE制御出力信号)によって前記論理状態を変える直前の前記機能回路部(30)の出力信号(機能回路部出力信号)を保持出力する構成とされる。はじめに本発明の原理を説明する。
後述するように、多くの回路においては、バイアス条件として、
・NBTI劣化が進行するストレスとなるバイアス条件と、
・NBTI劣化が進行しないストレスとなるバイアス条件と、
の両方が存在する。
・NBTI劣化が進行するストレスとなるバイアス条件と、
・NBTI劣化が進行しないストレスとなるバイアス条件と、
の両方が存在する。
回路(機能回路)に対して、
このような2つのバイアス状態を交互に変え、
・回路が、通常の動作をしていない状態からスタンバイ状態へ変化、
・回路全体は、通常の動作をしていない状態だが、バイアス条件が変わる(通常の動作をしている条件に変わる)
というように変化させることで、ストレスを緩和する手法はこれまで提案されていない。
このような2つのバイアス状態を交互に変え、
・回路が、通常の動作をしていない状態からスタンバイ状態へ変化、
・回路全体は、通常の動作をしていない状態だが、バイアス条件が変わる(通常の動作をしている条件に変わる)
というように変化させることで、ストレスを緩和する手法はこれまで提案されていない。
まず、本発明の理解のために、一般の論理回路のバイアス状態とNBTIやPBTIのストレスの関係を説明する。また、NBTIの性質についても説明する。
図1に、相補型(Complementary)MISFET(P型MISFETとN型MISFETで構成される)からなる3段のインバータの回路構成を示す。各インバータINVi(i=1、2、3)は、ソースが電源Vddに接続されたP型MISFET(Qpi)と、ソースがGNDに接続されゲートとドレインがP型MISFETのゲートとドレインにそれぞれ接続されたN型MISFET(Qni)を備えている。図1において、初段のインバータINV1の入力INがLowとされスタンバイ状態であるものとする。スタンバイ状態の時、インバータINV1とINV3におけるP型MISFET Qp1とQp3はON(オン)状態であり、そのソースとドレインは電源電圧Vdd(High)であり、ゲートがGNDのバイアス状態とされる。この時、P型MISFET Qp1とQp3のバイアス状態は、NBTIの劣化が進行するストレスとなるバイアス状態である。
一方、インバータINV2のP型MISFET Qp2は、OFF(オフ)状態であり、そのソースとドレインはそれぞれ電源電圧VddとGND電位であり、ゲートが電源電圧Vddのバイアス状態とされる。P型MISFET Qp2のバイアス状態は、NBTIの劣化が進行するストレスとなるバイアス状態ではない。N型MISFET Qn2はON状態であり、そのソースとドレインがGND電位であり、ゲートが電源電圧Vddである。このN型MISFET Qn2のバイアス状態は、PBTI劣化が進行するストレスのバイアス状態である。
各MISFETでこのようなバイアス状態が続くと、劣化が進んだもの(MISFET)とそうでないもの(MISFET)とが出てくる。このため、回路特性にその影響が出てくる。
NBTI(P型MISFETが対象)は次のような特性を有する。
・ 一般に高温ほど劣化が進行する(高温で加速される)。
・ ゲート電界が大きいほど劣化が進行する。
・ リカバリー効果があり、NBTIストレス条件が解除されると、劣化を回復する傾向がある。なお、本発明ではこのリカバリー効果も考慮する。
・ 一般に高温ほど劣化が進行する(高温で加速される)。
・ ゲート電界が大きいほど劣化が進行する。
・ リカバリー効果があり、NBTIストレス条件が解除されると、劣化を回復する傾向がある。なお、本発明ではこのリカバリー効果も考慮する。
本発明においては、
回路(機能回路)を、通常の動作をしていない状態からスタンバイ状態に変える、及び、
回路(機能回路)全体は、通常の動作をしていない状態だが、バイアス条件を変える、
というように条件を変化させることで、ストレスを緩和する。
回路(機能回路)を、通常の動作をしていない状態からスタンバイ状態に変える、及び、
回路(機能回路)全体は、通常の動作をしていない状態だが、バイアス条件を変える、
というように条件を変化させることで、ストレスを緩和する。
すなわち、本発明においては、特定のトランジスタ、特定の小規模回路(メモリセル等)をバイアス条件を変える対象とするのではなく、機能回路を単位として一括でバイアス条件を変える対象としている。
そして、本発明においては、バイアス条件変更対象の機能回路に対して、該機能回路内のトランジスタのバイアス条件の変更により、他の機能回路に対して、影響を与えることがないように制御して、該機能回路内のトランジスタのストレスを緩和している。以下、いくつかの実施形態に即して説明する。
<実施形態1>
図2は、本発明の第1の実施形態の構成を示す図である。図2は、半導体集積回路装置における本発明の要部構成を示す図であり、半導体集積回路装置に含まれる機能回路1、2が示されている。なお、図2では、単に説明の容易化のため、バイアス条件変更対象の機能回路1とその後段の機能回路2のみが示されているが、本発明において、機能回路は2つに制限されるものでないことは勿論であり、半導体集積回路装置が他の回路ブロックを含んでもよいことは勿論である。
図2は、本発明の第1の実施形態の構成を示す図である。図2は、半導体集積回路装置における本発明の要部構成を示す図であり、半導体集積回路装置に含まれる機能回路1、2が示されている。なお、図2では、単に説明の容易化のため、バイアス条件変更対象の機能回路1とその後段の機能回路2のみが示されているが、本発明において、機能回路は2つに制限されるものでないことは勿論であり、半導体集積回路装置が他の回路ブロックを含んでもよいことは勿論である。
図2を参照すると、本実施形態において、機能回路1は、
予め設定された所定時間毎にTimer出力信号(例えばHighパルス)を出力するタイマー回路(Timer回路)10と、
Timer回路10からのTimer出力信号と、スタンバイ制御信号とを入力し、モード制御信号(MODE制御出力信号)を出力するモード制御回路(MODE制御回路)20と、
MODE制御回路20の出力であるMODE制御出力信号により、入力を反転するか否かを制御する回路を備えた機能回路部30と、
MODE制御回路20からのMODE制御出力信号を入力しMODE制御出力信号を遅延させた信号(Delay出力信号)を出力する遅延回路(Delay回路)40と、
Delay回路40からのDelay出力信号に基づき、機能回路部30からの出力である機能回路部出力信号の他の機能回路(後段回路)への出力を制御し、制御後出力信号を出力する出力制御回路50と、
を備えている。
予め設定された所定時間毎にTimer出力信号(例えばHighパルス)を出力するタイマー回路(Timer回路)10と、
Timer回路10からのTimer出力信号と、スタンバイ制御信号とを入力し、モード制御信号(MODE制御出力信号)を出力するモード制御回路(MODE制御回路)20と、
MODE制御回路20の出力であるMODE制御出力信号により、入力を反転するか否かを制御する回路を備えた機能回路部30と、
MODE制御回路20からのMODE制御出力信号を入力しMODE制御出力信号を遅延させた信号(Delay出力信号)を出力する遅延回路(Delay回路)40と、
Delay回路40からのDelay出力信号に基づき、機能回路部30からの出力である機能回路部出力信号の他の機能回路(後段回路)への出力を制御し、制御後出力信号を出力する出力制御回路50と、
を備えている。
特に制限されないが、スタイバイ制御信号は、半導体集積回路装置外部から直接入力する構成としてもよい。あるいは、スタンバイ制御信号は、半導体集積回路装置に外部から入力される制御信号をデコードする不図示のデコーダ回路(半導体集積回路装置内に設けられる)でスタンバイ状態と判定されたときに活性化(例えばHighレベルに設定)される構成としてもよい。なお、Timer回路10は、入力されるクロック信号を、予め設定されたカウント値分を計数した時点で所定パルス幅のパルス信号を出力し再び計数を開示するタイマカウンタ等で構成される。
図3は、図2に示した回路の動作を説明するタイミングチャートである。機能回路部30を反転させる時間をT0として、T0毎にTimer回路10からパルス幅T1のHighパルスがTimer回路10から出力される。このとき、機能回路をスタンバイ状態にするスタンバイ制御信号がHigh(スタンバイ状態を示す)のとき、MODE制御回路20からのMODE制御出力信号もHighになる。MODE制御出力信号はTimer出力信号と同時に立ち上がり、同時に立ち下り、パルス幅はともにT1である。
外部からの入力は機能回路部30に入力される。機能回路部30にはMODE制御出力信号が入力され、MODE制御出力信号がHighのとき、機能回路部30において入力を反転する。その結果、機能回路部30において入力で論理状態が決定される回路(P型MISFET及びN型MISFETを含む)の論理状態も反転する。
一方、MODE制御回路20の出力であるMODE制御出力信号は、Delay回路40に入力され、所定時間遅延され、Delay出力信号(パルス幅T2)として、出力制御回路50に入力される。Delay回路40では、MODE制御出力信号のHighパルスの立ち上がりのタイミングと立ち下がりのタイミングを遅延させ、MODE制御出力信号の立ち上がりから遅延して立ち上がるパルス幅T2(>T1)のHighパルスのDelay出力信号が出力される。
出力制御回路50は、Delay回路40からのDelay出力信号がLowのときは、機能回路部30の機能回路部出力信号をスルー出力し、Delay出力信号がHighとなると、Delay出力信号がHighになる直前の機能回路部30の機能回路部出力信号を保持出力し、このため、Delay出力信号がHighの期間、機能回路部40の論理状態が反転しても(図3の例では、Delay出力信号がHighの期間T2に機能回路部出力信号はHighからLowに反転する)、反転前の機能回路部出力信号の値を維持し、制御後出力信号として後段回路2へ出力する。
つぎに、Timer出力信号、MODE制御出力信号がLowとなると、MODE制御出力信号のLowへの遷移に応答して機能回路部30の状態も、反転状態から正規状態に戻り、機能回路部出力信号がLowから元のHighに戻る。このとき、出力制御回路50は、ラッチ状態から解除され、機能回路部30からの機能回路部出力信号をそのまま制御後出力信号として、後段回路(機能回路)2に伝える。
以上の一連の動作により、機能回路1において、所定時間T0毎に、機能回路部30は論理状態を反転し、NBTIに関して、劣化の進行と劣化が進行しない状態、回復が行われ、そのときの機能回路1からの出力は、変化なく、前の状態を維持し続けることが可能となる。
図4は、MODE制御回路20の構成を示す図である。Timer回路10からのTimer出力信号とスタンバイ制御信号を受けるNAND回路21と、NAND回路21の出力を反転してMODE制御出力信号を生成するインバータ22を備えている。図5は、図4のMODE制御回路20の動作を示すタイミングチャートである。Timer出力信号とスタンバイ制御信号がともにHighのとき、MODE制御出力信号はHighとなる。なお、Timer出力信号の立ち上がりエッジからMODE制御出力信号への立ち上がりエッジへの遅延、Timer出力信号の立ち下りエッジからMODE制御出力信号への立ち下りエッジへの遅延は、NAND回路21とインバータ22の各伝播遅延時間の和に対応している。
図6は、図2の機能回路部30の構成例を示す図である。図6を参照すると、機能回路部30は、P型MISFET、N型MISFETからなる第1、第2のトランスファゲート31、32と、インバータ33、34と、CMISFET(Complementary MISFET)からなる3段のインバータ35、36、37を備えている。機能回路部30内の機能を担う回路は、説明の容易化のため、3段のインバータ(図1を参照して説明した回路に対応する)として例示されているが、本発明はかかる構成にのみ限定されるものでないことは勿論である。トランスファゲート31、32と、インバータ33、34は、MODE制御出力信号に基づき、機能回路部30への入力を反転した状態、又は非反転(正転)状態で3段のインバータに伝達する制御を行う切替回路を構成している。
インバータ34はMODE制御出力信号の反転信号を生成し、MODE制御出力信号とその反転信号は、トランスファゲート31のP型MISFETとN型MISFETのゲートと、トランスファゲート32のN型MISFETとP型MISFETのゲートに入力される。入力信号はトランスファゲート31に入力され、インバータ33による入力信号の反転信号はトランスファゲート32に入力される。トランスファゲート31、32の出力は共通に接続され、制御後入力信号として、インバータ35に入力される。
通常、機能回路部30において入力を反転させないときは、MODE制御出力信号はLowであり、トランスファゲート31がONし、トランスファゲート32がOFFし、パスA(pathA)で入力を伝える。機能回路部30において入力を反転させるときは、MODE制御出力信号はHighであり、トランスファゲート32がONし、トランスファゲート31がOFFし、パスB(pathB)を通る。
入力を受けけるインバータ33は、入力が変化しないかぎり状態は固定であるため、P型MISFETを使用すると、NBTIが進行する状態となることがある。もし、P型MISFETの劣化が問題となる場合には、例えば図7に示すように、デプレッションN型MISFET38と、エンハンスメントN型MISFET39で構成する。あるいはゲート絶縁膜の厚いP型MISFETを用いてもよい。
図8は、図6の回路の動作を示すタイミングチャートである。MODE制御出力信号がLowからHighとなると、制御後入力信号は反転する。MODE制御出力信号がLowのとき、入力はHighであり、制御後入力信号は入力と同電位のHighとされ、N型MISFETQn1、P型MISFETQp2、N型MISFETQn3がオンとされ、N型MISFETQn1、Qn3のソースとドレインはGND電位、ゲートは電源電位Vddにバイアスされ、P型MISFETQp2のソースとドレインは電源電位Vdd、ゲートはGND電位にバイアスされる。MODE制御出力信号がHighになると、制御後入力信号は入力をインバータ33で反転したLowとなり、P型MISFETQp1、N型MISFETQn2、P型MISFETQp3がオンとされ、P型MISFETQp1、Qp3のソースとドレインは電源電位Vdd、ゲートはGND電位にバイアスされ、N型MISFETQn2のソースとドレインはGND電位、ゲートは電源電位Vddにバイアスされる。そして、MODE制御出力信号がHighからLowとなると、制御後入力信号は、MODE制御出力信号がLowのときの値(もとの値)に戻る。
図9は、図2のDelay回路40の回路構成を示す図である。図9を参照すると、Delay回路40は、MODE制御出力信号を遅延させるインバータ遅延回路41と、ソースが電源に接続されインバータ遅延回路41の出力をゲートに受けるP型MISFET42と、ソースがP型MISFET42のドレインに接続され、MODE制御出力信号をゲートに受けるP型MISFET43と、ソースがGNDに接続され、インバータ遅延回路41の出力をゲートに受けるN型MISFET44と、ソースがGNDに接続され、MODE制御出力信号をゲートに受けるN型MISFET45を備え、N型MISFET44、45のドレイン、P型MISFET43のドレインは共通接続され、共通接続されたドレインノードからDelay出力信号が出力される。
MODE制御出力信号がLowからHighに切り替わるとき、Delay出力信号は、N型MISFET45がONし、即座にLowへ切り替わる。逆に、MODE制御出力信号がHighからLowになる場合は、インバータ遅延回路41を介してP型MISFET42がONするため、Delay出力信号のHighへの引き上げは遅くなる。このことにより、機能回路が反転する際、機能回路の出力が切り替わる前に、ラッチをかけることができる。
逆に、ラッチを解除する際は、機能回路が十分もとの状態にもどってから、出力を後段へ伝えることになり、出力波形において不要なジッタを抑制することができる。
図10は、図9のDelay回路40の動作を示すタイミングチャートである。MODE制御出力信号のHigh期間の幅T1に対して、Delay出力信号T2のHigh期間の幅は、インバータ遅延分だけ伸びている。
図11は、出力制御回路50の構成を示す図である。出力制御回路50は、Delay出力信号がLowのとき、入力信号をそのまま出力し、Delay出力信号がHighのとき、直前の信号をラッチ出力するラッチ回路となっている。出力制御回路50は、トランスファゲート51、52、インバータ53、54、55、56を備えている。Delay出力信号がLowのとき、トランスファゲート51はONし、トランスファゲート52はOFF、機能回路部出力信号はトランスファゲート51、インバータ54と、インバータ56(反転型の出力バッファ)を介して、制御後出力信号として、後段の機能回路2へスルーで出力される。Delay出力信号がHighのとき、トランスファゲート51はOFFし、トランスファゲート52はONし、インバータ54と55は一方の出力が他方の入力、他方の出力が一方の入力に接続され、フリップフロップ(記憶素子)を構成する。機能回路部出力信号はトランスファゲート51、インバータ54、56を介して、制御後出力信号として、後段の機能回路2へ出力される。
図12は、図11の出力制御回路50の動作を示すタイミングチャートである。図12に示すように、Timer回路10の制御によって、機能回路部30の状態が反転しても、Delay出力信号の制御により、制御後出力信号は、前の状態(Delay出力信号がHighになる直前の状態)を維持しつづける。
機能回路を構成するMISFETのバイアス状態、論理状態が交互に変わるため、NBTI劣化進行状態やPBTI劣化進行状態が特定のMISFETに起こるということはない。また、NBTIに関して劣化の回復(リカバリー)進行状態になることから、機能回路全体の劣化が抑制される。
次に本発明の第2の実施形態を説明する。図13は、本発明の第2の実施形態の構成を示す図である。本発明の第2の実施形態においては、前記第1の実施形態に対して、Timer回路10をスタンバイ制御信号によって制御する。このことにより、Timer回路10は、スタンバイ状態の場合にのみ、トリガーがかかり、活性化される。すなわち、Timer回路10は、スタンバイ状態の時にのみ動作し、Timer出力信号を出力する。
図14は、本発明の第2の実施形態の動作を説明するタイミングチャートである。図14に示すとおり、スタンバイ制御信号をトリガーにして、Timer回路10は活性化され、Timer出力信号を出力する。スタンバイ状態の頻度(またはスタンバイ状態の期間)は製品によって異なる。このため、製品によっては、Timer回路10を常時動作せると、その消費電力が無視できなくなる場合がある。そこで、本実施形態では、Timer回路10を、スタンバイ制御信号に基づき、スタンバイ時にのみ動作させるようにしている。この結果、消費電力の低減が可能である。
次に本発明の第3の実施形態を説明する。図15は、本発明の第3の実施形態の構成を示す図である。図15を参照すると、本実施形態においては、前記第1の実施形態で示したMODE制御出力信号から、当該機能回路部30の反転を示すBusy信号を出し、チップ全体の制御を司るシステムコントロール回路3に伝える。
機能回路部30において状態を反転している期間は、機能回路部30の出力(機能回路部出力信号)を無視するように制御する。本実施形態では、Busy信号を受けたシステムコントロール回路3は、機能回路部30の出力を無視するように、出力制御信号を出力制御回路50に供給する。出力制御回路50は、システムコントロール回路3からの出力制御信号に基づき、機能回路部30において状態を反転している期間は、機能回路部30から出力される機能回路部出力信号を出力せず、機能回路部30において状態を反転する直前の機能回路部出力信号を保持出力する。
図16は、図15の動作を説明するタイミングチャートである。図16に示すように、スタンバイ状態の間(スタンバイ制御信号がHighの期間)、Highのbusy信号(MODE制御回路20からのMODE制御出力信号)はシステムコントロール回路3に伝えられる。システムコントロール回路3は、出力制御信号を出して、出力制御回路50を制御し、機能回路部30の出力を後段の機能回路2へ伝えないように制御する。
図16に示すように、出力制御信号がHighのとき、機能回路出力信号のLowは、制御後出力信号には伝達されず、制御後出力信号は、MODE制御出力信号がHighに変化する直前の値であるHighを出し続ける。
図15では、システムコントロール回路3から機能回路1の出力を制御しているが、システムコントロール回路3は複数の機能回路を制御しても良い。例えば、チップから外部への出力をすべて停止するように制御する構成とした場合、広範囲の回路でMISFETの劣化を抑制することが可能である。
なお、上記の特許文献の各開示を、本書に引用をもって繰り込むものとする。本発明の全開示(請求の範囲を含む)の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素の多様な組み合わせないし選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
1 機能回路
2 機能回路(後段)
3 システムコントロール回路
10 タイマー回路(Timer回路)
20 モード制御回路(MODE制御回路)
21 NAND回路
22、33、34、35、36、37、41−1〜41−4、53、54、55、56 インバータ
30 機能回路部
31、32、51、52 トランスファゲート
38 デプレッションN型MISFET
39 エンハンスメントN型MISFET
40 遅延回路(Delay回路)
41 インバータ遅延回路
42、42、43 P型MISFET
44、45 N型MISFET
50 出力制御回路
2 機能回路(後段)
3 システムコントロール回路
10 タイマー回路(Timer回路)
20 モード制御回路(MODE制御回路)
21 NAND回路
22、33、34、35、36、37、41−1〜41−4、53、54、55、56 インバータ
30 機能回路部
31、32、51、52 トランスファゲート
38 デプレッションN型MISFET
39 エンハンスメントN型MISFET
40 遅延回路(Delay回路)
41 インバータ遅延回路
42、42、43 P型MISFET
44、45 N型MISFET
50 出力制御回路
Claims (11)
- 複数の電界効果トランジスタを含む機能回路部と、
タイマー回路と、
第1の制御信号が活性状態のとき、前記タイマー回路からのタイマー出力信号に基づき、前記機能回路部の論理状態を所定時間毎に変える第2の制御信号を生成するモード制御回路と、
前記機能回路部の出力信号を受け、前記出力信号の出力を制御する出力制御回路と、
を備え、
前記出力制御回路は、前記第2の制御信号に応じて生成される第3の制御信号に基づき、前記機能回路部が前記第2の制御信号により論理状態を変えている間、前記機能回路部の出力信号を出力に伝達せず、前記機能回路部が前記第2の制御信号によって前記論理状態を変える直前の前記機能回路部の出力信号を保持出力する、半導体集積回路装置。 - 前記第1の制御信号は、機能回路のスタンバイ状態を制御する信号である請求項1に記載の半導体集積回路装置。
- 前記第2の制御信号を所定時間遅延させた信号を前記第3の制御信号として生成し、前期出力制御回路に供給する遅延回路を備えた請求項1又は2に記載の半導体集積回路装置。
- 前記電界効果トランジスタがMISFET(Metal−Insulator−Semiconductor Field Effect Transistor:金属−絶縁体−半導体 電界効果トランジスタ)であり、
前記機能回路部の論理状態を所定時間毎に変える第2の制御信号に基づき、前記機能回路部に含まれる複数のMISFETが、
NBTI(Negative Bias Temperature Instability;負バイアス温度不安定性)又はPBTI(Positive Bias Temperature Instability;正バイアス温度不安定性)が進行するストレス状態と、
NBTI又はPBTIが進行しないストレス状態と、
を交互に受ける請求項1乃至3のいずれか1項に記載の半導体集積回路装置。 - 前記タイマー回路が前記第1の制御信号を入力し、前記第1の制御信号が活性化すると起動する請求項11乃至4のいずれか1項に記載の半導体集積回路装置。
- 前記機能回路部を構成する複数のMISFETは、
NBTI又はPBTIが進行するストレス状態の時間と、
NBTI又はPBTIが進行しないストレス状態の時間と
が略等しい請求項4に記載の半導体集積回路装置。 - 第1の動作モードのとき、機能回路部を構成する複数のMISFETのバイアス状態を、第1のバイアス状態と、前記第1のバイアス状態と論理反転する第2のバイアス状態とに、所定の時間毎に、切り替える制御を行う制御回路と、
前記第2のバイアス状態のとき、前記機能回路の出力信号を出力に伝達せず、前記第1のバイアス状態のときの前記機能回路の出力信号を出力する出力制御回路と、
を有する半導体集積回路装置。 - 前記第1のバイアス状態と前記第2のバイアス状態は略同じ時間である、請求項7に記載の半導体集積回路装置。
- 前記第1の動作モードを決定するモード制御信号が、前記機能回路に入力される、請求項7又は8に記載の半導体集積回路装置。
- 前記第1の動作モードはスタンバイ状態である、請求項7乃至9のいずれか1項に記載の半導体集積回路装置。
- 第1電源と第2電源間に直列形態に接続された第1導電型と第2電動型の電界効果トランジスタを少なくとも含み、入力信号に基づき、一方がオンのとき他方はオフに制御される機能回路部を備え、
前記機能回路部において入力した前記入力信号の反転を制御する制御信号を、所定期間ごとに生成し前記機能回路部に供給する手段と、
前記機能回路部において、前記制御信号に基づき、前記入力信号が反転し前記機能回路部の論理状態が反転しているときは、前記機能回路部の論理状態が反転する前の前記機能回路部の出力信号を保持出力し、前記入力信号が反転しないときは、前記機能回路部の出力信号をそのまま出力する制御を行う手段と、
を備えた半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010033710A JP2011171999A (ja) | 2010-02-18 | 2010-02-18 | 半導体装置 |
US12/929,753 US8310297B2 (en) | 2010-02-18 | 2011-02-14 | Semiconductor device |
US13/620,803 US8552793B2 (en) | 2010-02-18 | 2012-09-15 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010033710A JP2011171999A (ja) | 2010-02-18 | 2010-02-18 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011171999A true JP2011171999A (ja) | 2011-09-01 |
Family
ID=44369241
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010033710A Pending JP2011171999A (ja) | 2010-02-18 | 2010-02-18 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8310297B2 (ja) |
JP (1) | JP2011171999A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015079916A (ja) * | 2013-10-18 | 2015-04-23 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
JP2019169846A (ja) * | 2018-03-23 | 2019-10-03 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9503088B2 (en) | 2013-01-10 | 2016-11-22 | Freescale Semiconductor, Inc. | Method and control device for recovering NBTI/PBTI related parameter degradation in MOSFET devices |
JP6354172B2 (ja) * | 2014-01-20 | 2018-07-11 | 富士通株式会社 | 半導体集積回路及び認証システム |
US9250645B2 (en) | 2014-03-06 | 2016-02-02 | International Business Machines Corporation | Circuit design for balanced logic stress |
US9251890B1 (en) | 2014-12-19 | 2016-02-02 | Globalfoundries Inc. | Bias temperature instability state detection and correction |
KR20170013577A (ko) * | 2015-07-28 | 2017-02-07 | 에스케이하이닉스 주식회사 | 반도체 장치 |
CN106100616A (zh) * | 2016-06-17 | 2016-11-09 | 中国兵器工业集团第二四研究所苏州研发中心 | 一种微小型电子延时电路的延时方法 |
KR20220020547A (ko) | 2020-08-12 | 2022-02-21 | 에스케이하이닉스 주식회사 | Mos 트랜지스터의 열화를 방지하는 전자장치 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0529551A (ja) * | 1991-07-19 | 1993-02-05 | Fujitsu Ltd | 半導体集積回路 |
JP2003317479A (ja) * | 2002-04-22 | 2003-11-07 | Hitachi Ltd | 半導体集積回路装置 |
JP2006109091A (ja) * | 2004-10-05 | 2006-04-20 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2006252696A (ja) * | 2005-03-11 | 2006-09-21 | Internatl Business Mach Corp <Ibm> | バイアス温度不安定性(bti)効果を低減するための方法および装置 |
JP2009296548A (ja) * | 2008-06-09 | 2009-12-17 | Toshiba Corp | 半導体集積回路装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3557275B2 (ja) * | 1995-03-29 | 2004-08-25 | 株式会社ルネサステクノロジ | 半導体集積回路装置及びマイクロコンピュータ |
-
2010
- 2010-02-18 JP JP2010033710A patent/JP2011171999A/ja active Pending
-
2011
- 2011-02-14 US US12/929,753 patent/US8310297B2/en not_active Expired - Fee Related
-
2012
- 2012-09-15 US US13/620,803 patent/US8552793B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0529551A (ja) * | 1991-07-19 | 1993-02-05 | Fujitsu Ltd | 半導体集積回路 |
JP2003317479A (ja) * | 2002-04-22 | 2003-11-07 | Hitachi Ltd | 半導体集積回路装置 |
JP2006109091A (ja) * | 2004-10-05 | 2006-04-20 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2006252696A (ja) * | 2005-03-11 | 2006-09-21 | Internatl Business Mach Corp <Ibm> | バイアス温度不安定性(bti)効果を低減するための方法および装置 |
JP2009296548A (ja) * | 2008-06-09 | 2009-12-17 | Toshiba Corp | 半導体集積回路装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015079916A (ja) * | 2013-10-18 | 2015-04-23 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
JP2019169846A (ja) * | 2018-03-23 | 2019-10-03 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US8310297B2 (en) | 2012-11-13 |
US20110199140A1 (en) | 2011-08-18 |
US8552793B2 (en) | 2013-10-08 |
US20130033308A1 (en) | 2013-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2011171999A (ja) | 半導体装置 | |
US7336116B2 (en) | Clock supply circuit | |
JP6174276B1 (ja) | メモリインターフェースのための遅延構造 | |
US8222943B2 (en) | Master-slave flip-flop with timing error correction | |
US8004908B2 (en) | Double edge triggered flip-flop circuit | |
JP4806417B2 (ja) | 論理ブロック制御システム及び論理ブロック制御方法 | |
KR100656430B1 (ko) | 온도 검출 장치 | |
US20130163713A1 (en) | Methods, apparatuses, and circuits for bimodal disable circuits | |
JP2009296548A (ja) | 半導体集積回路装置 | |
JP2018050219A (ja) | 半導体装置 | |
JP2004056428A (ja) | バッファ回路とバッファツリー及び半導体装置 | |
US9443572B2 (en) | Programmable power for a memory interface | |
US9755618B1 (en) | Low-area low clock-power flip-flop | |
JP2013120620A (ja) | 半導体装置及び半導体装置の動作方法 | |
US7474580B2 (en) | Apparatus and method for controlling refresh operation of semiconductor integrated circuit | |
CN111697965A (zh) | 高速相位频率检测器 | |
US7528630B2 (en) | High speed flip-flop | |
US20080157842A1 (en) | MTCMOS Flip-Flop Circuit | |
JP4019079B2 (ja) | 遅延回路及び半導体装置 | |
US20080030250A1 (en) | Flip-flop circuit | |
US10706916B1 (en) | Method and apparatus for integrated level-shifter and memory clock | |
KR20150045566A (ko) | Cmos 인버터 회로장치 | |
JP2015119307A (ja) | 弛張発振器 | |
JP4276513B2 (ja) | フリップフロップ回路 | |
JP2008021340A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130816 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131210 |