JP2019016950A - 電子装置、情報処理装置及び電子装置の制御方法 - Google Patents
電子装置、情報処理装置及び電子装置の制御方法 Download PDFInfo
- Publication number
- JP2019016950A JP2019016950A JP2017133878A JP2017133878A JP2019016950A JP 2019016950 A JP2019016950 A JP 2019016950A JP 2017133878 A JP2017133878 A JP 2017133878A JP 2017133878 A JP2017133878 A JP 2017133878A JP 2019016950 A JP2019016950 A JP 2019016950A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- voltage
- electrode
- circuit
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
Abstract
Description
(構造)
第1の実施の形態における電子装置の構造について、図1から図3に基づき説明する。本実施の形態における電子装置は、図1に示されるように、第1の回路基板10と第2の回路基板20とを有している。
次に、本実施の形態における電子装置の設定方法について説明する。本実施の形態における電子装置は、図1に示されるような電子装置を作製した後、設定用電流源41より所定の大電流を流した後に使用される。具体的には、第1の回路基板10の一方の面10aの配線11と、第2の回路基板20の一方の面20aの第1の電極21、第2の電極22及び第3の電極23とを第1のバンプ51、第2のバンプ52及び第3のバンプ53により接続する。具体的には、第1の回路基板10の配線11と第2の回路基板20の第1の電極21とを第1のバンプ51により接続し、配線11と第2の電極22とを第2のバンプ52により接続し、配線11と第3の電極23とを第3のバンプ53により接続する。この後、第1のバンプ51、第2のバンプ52及び第3のバンプ53の間に、絶縁体の樹脂材料により埋め込んでもよい。
次に、本実施の形態における電子装置の使用方法について説明する。本実施の形態においては、電子装置を立ち上げた際に、電圧印加回路31により電圧を印加してノードPにおける電圧Vpを測定し、測定された電圧VpとROM34に記憶されている設定後の電圧値とが略一致していれば、ロジック回路62を起動する。この場合、使用等による電気抵抗の変化を考慮し、図6(a)の時間経過した場合に示されるように、電圧Vpと設定後の電圧との差が小さい場合にも、ロジック回路62を起動させてもよい。この電圧変化の差は、Vinが1.2Vの場合、0.04V以下であってもよい。
次に、第2の実施の形態における電子装置の構造について説明する。本実施の形態における電子装置は、図9に示されるように、第1の回路基板10と第2の回路基板120とを有している。
第3の実施の形態における電子装置の構造について、図10に基づき説明する。本実施の形態における電子装置は、図10に示されるように、回路基板220とパッケージ基板240とを有するものである。
第4の実施の形態における電子装置の構造について、図12に基づき説明する。本実施の形態における電子装置は、図12に示されるように、回路基板320とパッケージ基板340とを有するものである。
次に、第5の実施の形態における電子装置について説明する。本実施の形態における電子装置400は、図14に示されるように、第1の実施の形態における電子装置の電圧比較部33に代えて復号回路433が設けられている構造のものである。
(付記1)
電極が形成された第1の回路基板と、
複数の電極が形成された第2の回路基板と、
前記第1の回路基板の電極と前記第2の回路基板の電極とを接続する第1のバンプ及び第2のバンプと、
を有し、
前記第1のバンプと前記第2のバンプは直列に接続されており、
前記第1のバンプまたは前記第2のバンプのいずれか一方は、熱により電気抵抗が不可逆的に変化するものにより形成されている、または、前記第1のバンプ及び前記第2のバンプは、ともに熱により電気抵抗が不可逆的に変化するものであって、熱による電気抵抗の不可逆的な変化が、一方より他方の方が大きいものにより形成されていることを特徴とする電子装置。
(付記2)
電極が形成された第1の回路基板と、
第1の電極及び第2の電極が形成された第2の回路基板と、
前記第1の回路基板の電極と前記第2の回路基板の前記第1の電極とを接続する第1のバンプと、
前記第1の回路基板の電極と前記第2の回路基板の前記第2の電極とを接続する第2のバンプと、
を有し、
前記第1の電極と前記第2の電極は直列に接続されており、
前記第1の電極または前記第2の電極のいずれか一方は、熱により電気抵抗が不可逆的に変化するものにより形成されている、または、前記第1の電極及び前記第2の電極は、ともに熱により電気抵抗が不可逆的に変化するものであって、熱による電気抵抗の不可逆的な変化が、一方より他方の方が大きいものにより形成されていることを特徴とする電子装置。
(付記3)
複数の電極が形成された回路基板と、
複数の電極が形成されたパッケージ基板と、
前記回路基板の電極と前記パッケージ基板の電極とを接続する第1のバンプ及び第2のバンプと、
を有し、
前記第1のバンプと前記第2のバンプは直列に接続されており、
前記第1のバンプまたは前記第2のバンプのいずれか一方は、熱により電気抵抗が不可逆的に変化するものにより形成されている、または、前記第1のバンプ及び前記第2のバンプは、ともに熱により電気抵抗が不可逆的に変化するものであって、熱による電気抵抗の不可逆的な変化が、一方より他方の方が大きいものにより形成されていることを特徴とする電子装置。
(付記4)
直列に接続された第1の構造体及び第2の構造体を有し、
前記第1の構造体または前記第2の構造体のいずれか一方は、熱により電気抵抗が不可逆的に変化するものにより形成されている、または、前記第1の構造体及び前記第2の構造体は、ともに熱により電気抵抗が不可逆的に変化するものであって、熱による電気抵抗の不可逆的な変化が、一方より他方の方が大きいものにより形成されていることを特徴とする電子装置。
(付記5)
前記第2の回路基板には、
直列に接続された前記第1のバンプ及び前記第2のバンプに電圧を印加する電圧印加回路と、
前記第1のバンプと前記第2のバンプとの間の電圧を測定する電圧測定回路と、
を有することを特徴とする付記1に記載の電子装置。
(付記6)
前記第2の回路基板には、
直列に接続された前記第1の電極及び前記第2の電極に電圧を印加する電圧印加回路と、
前記第1の電極と前記第2の電極との間の電圧を測定する電圧測定回路と、
を有することを特徴とする付記2に記載の電子装置。
(付記7)
前記回路基板には、
直列に接続された前記第1のバンプ及び前記第2のバンプに電圧を印加する電圧印加回路と、
前記第1のバンプと前記第2のバンプとの間の電圧を測定する電圧測定回路と、
を有することを特徴とする付記3に記載の電子装置。
(付記8)
直列に接続された前記第1の構造体及び前記第2の構造体に電圧を印加する電圧印加回路と、
前記第1の構造体と前記第2の構造体との間の電圧を測定する電圧測定回路と、
を有することを特徴とする付記4に記載の電子装置。
(付記9)
熱により電気抵抗が不可逆的に変化するものは、銅を含む材料と、スズを含む材料とにより形成されていることを特徴とする付記1から8のいずれかに記載の電子装置。
(付記10)
熱により電気抵抗が不可逆的に変化するものは、銅を含む材料と、スズを含む材料との間に、ニッケルを含む材料が設けられていることを特徴とする付記1から8のいずれかに記載の電子装置。
(付記11)
制御部と、
電子回路と、
を有し、
前記制御部は、前記電圧印加回路により電圧を印加して、前記電圧測定回路により測定された電圧が、所定の範囲内の値である場合には、前記電子回路を動作させ、所定の範囲を超える場合には、前記電子回路を動作させない制御を行うことを特徴とする付記5から8のいずれかに記載の電子装置。
(付記12)
前記電圧印加回路により電圧を印加して、前記電圧測定回路により測定された初期の電圧値を記憶する記憶部を有し、
前記所定の範囲内の値は、前記記憶部に記憶されている初期の電圧値に基づき定められていることを特徴とする付記11に記載の電子装置。
(付記13)
制御部と、
暗号化データを復号化する復号回路と、
を有し、
前記制御部は、前記電圧印加回路により電圧を印加して、前記電圧測定回路により測定された電圧に基づき得られる数値データと、前記暗号化データとともに入力される数値データとが一致している場合には、前記復号回路は、前記暗号化データを復号化して復号化データとして出力することを特徴とする付記5から8のいずれかに記載の電子装置。
(付記14)
付記13に記載の電子装置と、
前記復号化データの処理を行う情報処理部と、
を有することを特徴とする情報処理装置。
(付記15)
直列に接続された第1の構造体及び第2の構造体と、電子回路と、を有し、前記第1の構造体または前記第2の構造体のいずれか一方は、熱により電気抵抗が不可逆的に変化するものにより形成されている、または、前記第1の構造体及び前記第2の構造体は、ともに熱により電気抵抗が不可逆的に変化するものであって、熱による電気抵抗の不可逆的な変化が、一方より他方の方が大きいものにより形成されている電子装置の制御方法であって、
直列に接続された前記第1の構造体及び前記第2の構造体に電圧を印加する工程と、
前記電圧が印加されている状態で、前記第1の構造体と前記第2の構造体との間の電圧を測定する工程と、
前記測定された電圧が、所定の範囲内の値である場合には、前記電子回路を動作させる工程と、
を有することを特徴とする電子装置の制御方法。
10a 一方の面
11 配線
20 第2の回路基板
20a 一方の面
20b 他方の面
21 第1の電極
22 第2の電極
23 第3の電極
24 第1のTSV
25 第2のTSV
31 電圧印加回路
32 電圧測定回路
33 電圧比較部
34 ROM
35 比較回路
40 パッケージ基板
51 第1のバンプ
52 第2のバンプ
53 第3のバンプ
61 制御部
62 ロジック回路
Claims (15)
- 電極が形成された第1の回路基板と、
複数の電極が形成された第2の回路基板と、
前記第1の回路基板の電極と前記第2の回路基板の電極とを接続する第1のバンプ及び第2のバンプと、
を有し、
前記第1のバンプと前記第2のバンプは直列に接続されており、
前記第1のバンプまたは前記第2のバンプのいずれか一方は、熱により電気抵抗が不可逆的に変化するものにより形成されている、または、前記第1のバンプ及び前記第2のバンプは、ともに熱により電気抵抗が不可逆的に変化するものであって、熱による電気抵抗の不可逆的な変化が、一方より他方の方が大きいものにより形成されていることを特徴とする電子装置。 - 電極が形成された第1の回路基板と、
第1の電極及び第2の電極が形成された第2の回路基板と、
前記第1の回路基板の電極と前記第2の回路基板の前記第1の電極とを接続する第1のバンプと、
前記第1の回路基板の電極と前記第2の回路基板の前記第2の電極とを接続する第2のバンプと、
を有し、
前記第1の電極と前記第2の電極は直列に接続されており、
前記第1の電極または前記第2の電極のいずれか一方は、熱により電気抵抗が不可逆的に変化するものにより形成されている、または、前記第1の電極及び前記第2の電極は、ともに熱により電気抵抗が不可逆的に変化するものであって、熱による電気抵抗の不可逆的な変化が、一方より他方の方が大きいものにより形成されていることを特徴とする電子装置。 - 複数の電極が形成された回路基板と、
複数の電極が形成されたパッケージ基板と、
前記回路基板の電極と前記パッケージ基板の電極とを接続する第1のバンプ及び第2のバンプと、
を有し、
前記第1のバンプと前記第2のバンプは直列に接続されており、
前記第1のバンプまたは前記第2のバンプのいずれか一方は、熱により電気抵抗が不可逆的に変化するものにより形成されている、または、前記第1のバンプ及び前記第2のバンプは、ともに熱により電気抵抗が不可逆的に変化するものであって、熱による電気抵抗の不可逆的な変化が、一方より他方の方が大きいものにより形成されていることを特徴とする電子装置。 - 直列に接続された第1の構造体及び第2の構造体を有し、
前記第1の構造体または前記第2の構造体のいずれか一方は、熱により電気抵抗が不可逆的に変化するものにより形成されている、または、前記第1の構造体及び前記第2の構造体は、ともに熱により電気抵抗が不可逆的に変化するものであって、熱による電気抵抗の不可逆的な変化が、一方より他方の方が大きいものにより形成されていることを特徴とする電子装置。 - 前記第2の回路基板には、
直列に接続された前記第1のバンプ及び前記第2のバンプに電圧を印加する電圧印加回路と、
前記第1のバンプと前記第2のバンプとの間の電圧を測定する電圧測定回路と、
を有することを特徴とする請求項1に記載の電子装置。 - 前記第2の回路基板には、
直列に接続された前記第1の電極及び前記第2の電極に電圧を印加する電圧印加回路と、
前記第1の電極と前記第2の電極との間の電圧を測定する電圧測定回路と、
を有することを特徴とする請求項2に記載の電子装置。 - 前記回路基板には、
直列に接続された前記第1のバンプ及び前記第2のバンプに電圧を印加する電圧印加回路と、
前記第1のバンプと前記第2のバンプとの間の電圧を測定する電圧測定回路と、
を有することを特徴とする請求項3に記載の電子装置。 - 直列に接続された前記第1の構造体及び前記第2の構造体に電圧を印加する電圧印加回路と、
前記第1の構造体と前記第2の構造体との間の電圧を測定する電圧測定回路と、
を有することを特徴とする請求項4に記載の電子装置。 - 熱により電気抵抗が不可逆的に変化するものは、銅を含む材料と、スズを含む材料とにより形成されていることを特徴とする請求項1から8のいずれかに記載の電子装置。
- 熱により電気抵抗が不可逆的に変化するものは、銅を含む材料と、スズを含む材料との間に、ニッケルを含む材料が設けられていることを特徴とする請求項1から8のいずれかに記載の電子装置。
- 制御部と、
電子回路と、
を有し、
前記制御部は、前記電圧印加回路により電圧を印加して、前記電圧測定回路により測定された電圧が、所定の範囲内の値である場合には、前記電子回路を動作させ、所定の範囲を超える場合には、前記電子回路を動作させない制御を行うことを特徴とする請求項5から8のいずれかに記載の電子装置。 - 前記電圧印加回路により電圧を印加して、前記電圧測定回路により測定された初期の電圧値を記憶する記憶部を有し、
前記所定の範囲内の値は、前記記憶部に記憶されている初期の電圧値に基づき定められていることを特徴とする請求項11に記載の電子装置。 - 制御部と、
暗号化データを復号化する復号回路と、
を有し、
前記制御部は、前記電圧印加回路により電圧を印加して、前記電圧測定回路により測定された電圧に基づき得られる数値データと、前記暗号化データとともに入力される数値データとが一致している場合には、前記復号回路は、前記暗号化データを復号化して復号化データとして出力することを特徴とする請求項5から8のいずれかに記載の電子装置。 - 請求項13に記載の電子装置と、
前記復号化データの処理を行う情報処理部と、
を有することを特徴とする情報処理装置。 - 直列に接続された第1の構造体及び第2の構造体と、電子回路と、を有し、前記第1の構造体または前記第2の構造体のいずれか一方は、熱により電気抵抗が不可逆的に変化するものにより形成されている、または、前記第1の構造体及び前記第2の構造体は、ともに熱により電気抵抗が不可逆的に変化するものであって、熱による電気抵抗の不可逆的な変化が、一方より他方の方が大きいものにより形成されている電子装置の制御方法であって、
直列に接続された前記第1の構造体及び前記第2の構造体に電圧を印加する工程と、
前記電圧が印加されている状態で、前記第1の構造体と前記第2の構造体との間の電圧を測定する工程と、
前記測定された電圧が、所定の範囲内の値である場合には、前記電子回路を動作させる工程と、
を有することを特徴とする電子装置の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017133878A JP6888443B2 (ja) | 2017-07-07 | 2017-07-07 | 電子装置、情報処理装置及び電子装置の制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017133878A JP6888443B2 (ja) | 2017-07-07 | 2017-07-07 | 電子装置、情報処理装置及び電子装置の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019016950A true JP2019016950A (ja) | 2019-01-31 |
JP6888443B2 JP6888443B2 (ja) | 2021-06-16 |
Family
ID=65356598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017133878A Active JP6888443B2 (ja) | 2017-07-07 | 2017-07-07 | 電子装置、情報処理装置及び電子装置の制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6888443B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220073808A (ko) * | 2019-12-20 | 2022-06-03 | 제트카베 그룹 게엠베하 | 카 모듈 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004302845A (ja) * | 2003-03-31 | 2004-10-28 | Canon Inc | 不正アクセス防止方法 |
JP2013187423A (ja) * | 2012-03-08 | 2013-09-19 | Elpida Memory Inc | 半導体チップ及びその製造方法 |
JP2016165192A (ja) * | 2015-03-06 | 2016-09-08 | 富士電機株式会社 | 過電圧保護回路 |
JP2020147426A (ja) * | 2019-03-15 | 2020-09-17 | 株式会社リコー | 搬送装置及び画像形成装置 |
-
2017
- 2017-07-07 JP JP2017133878A patent/JP6888443B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004302845A (ja) * | 2003-03-31 | 2004-10-28 | Canon Inc | 不正アクセス防止方法 |
JP2013187423A (ja) * | 2012-03-08 | 2013-09-19 | Elpida Memory Inc | 半導体チップ及びその製造方法 |
JP2016165192A (ja) * | 2015-03-06 | 2016-09-08 | 富士電機株式会社 | 過電圧保護回路 |
JP2020147426A (ja) * | 2019-03-15 | 2020-09-17 | 株式会社リコー | 搬送装置及び画像形成装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220073808A (ko) * | 2019-12-20 | 2022-06-03 | 제트카베 그룹 게엠베하 | 카 모듈 |
JP7335447B2 (ja) | 2019-12-20 | 2023-08-29 | ツェットカーヴェー グループ ゲーエムベーハー | 自動車モジュール |
KR102620672B1 (ko) | 2019-12-20 | 2024-01-04 | 제트카베 그룹 게엠베하 | 카 모듈 |
Also Published As
Publication number | Publication date |
---|---|
JP6888443B2 (ja) | 2021-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9685958B2 (en) | Defense against counterfeiting using antifuses | |
JP6380804B2 (ja) | 乱数処理装置および乱数処理方法 | |
RU2553087C2 (ru) | Формирование необратимого состояния в одноразрядной ячейке, имеющей первый магнитный туннельный переход и второй магнитный туннельный переход | |
JP5474705B2 (ja) | 半導体装置 | |
TWI496075B (zh) | 隨機化數值之產生 | |
US8522051B2 (en) | Protection for circuit boards | |
Rose et al. | Performance analysis of a memristive crossbar PUF design | |
TWI330716B (en) | Connection testing apparatus and method and chip using the same | |
Wan et al. | An invasive-attack-resistant PUF based on switched-capacitor circuit | |
JP2020501438A (ja) | 裏面セキュリティ・シールド | |
Sahay et al. | Recent trends in hardware security exploiting hybrid CMOS-resistive memory circuits | |
JP2009545908A (ja) | ビット・ストリングを生成する装置および方法 | |
US11726747B2 (en) | Magnetoresistive random-access memory (MRAM) random number generator (RNG) and a related method for generating a random bit | |
JP6888443B2 (ja) | 電子装置、情報処理装置及び電子装置の制御方法 | |
US10547461B2 (en) | Method and apparatus for binding stacked die using a physically unclonable function | |
Basak et al. | Active defense against counterfeiting attacks through robust antifuse-based on-chip locks | |
TWI524493B (zh) | 形成安全的金屬閘極反熔絲結構之方法 | |
CN100568393C (zh) | 数据存储装置、数据存储方法以及数据读取方法 | |
EP3324286B1 (en) | Generating true random numbers for an integrated circuit | |
González-Cordero et al. | A physically based SPICE model for RRAMs including RTN | |
Basak et al. | P-Val: antifuse-based package-level defense against counterfeit ICs | |
JP5482048B2 (ja) | 集積回路および電子機器 | |
JP2002334937A (ja) | Id実装可能なlsi、機密鍵実装方法、lsiテスト方法およびlsi開発方法 | |
TW201435643A (zh) | 整合記憶層之安全電路 | |
Basak et al. | PiRA: IC authentication utilizing intrinsic variations in pin resistance |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200409 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210420 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210503 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6888443 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |