TWI496075B - 隨機化數值之產生 - Google Patents

隨機化數值之產生 Download PDF

Info

Publication number
TWI496075B
TWI496075B TW100119059A TW100119059A TWI496075B TW I496075 B TWI496075 B TW I496075B TW 100119059 A TW100119059 A TW 100119059A TW 100119059 A TW100119059 A TW 100119059A TW I496075 B TWI496075 B TW I496075B
Authority
TW
Taiwan
Prior art keywords
oxide
data processing
processing device
collapse
stress
Prior art date
Application number
TW100119059A
Other languages
English (en)
Other versions
TW201214276A (en
Inventor
Nurrachman Chih-Yeh Liu
Scott M Hanson
David T Blaauw
Dennis M Sylvester
Nathaniel Pinckney
Original Assignee
Univ Michigan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Michigan filed Critical Univ Michigan
Publication of TW201214276A publication Critical patent/TW201214276A/zh
Application granted granted Critical
Publication of TWI496075B publication Critical patent/TWI496075B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/001—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using chaotic signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics

Description

隨機化數值之產生
本發明係關於經配置以產生隨機化數值之資料處理裝置。
眾所周知，隨機數之產生在密碼學及安全性中起關鍵作用。例如，公用金鑰密碼系統需要強大的金鑰對之產生，以確保第三方無法解密秘密訊息。先前，使用虛擬隨機數產生器在數位系統中產生隨機位元序列。然而，由該等產生器產生的序列並非真正隨機且含有可利用的模式，諸如重複性及相關性。
因此，真正的隨機數產生器(true random number generator;tRNG)使用實體現象作為產生位元之隨機源。先前晶片上tRNG架構使用電報雜訊(Brederlow,R.等人之「A Low-Power True Random Number Generator using Random Telegraph Noise of Single Oxide-Traps」，ISSCC，2006年2月)及熱雜訊作為實體源。通常，熱雜訊間接地與介穩換流器(Holleman,J.等人之「A 3 μW CMOS True Random Generator With Adaptive Floating-Gate Offset Cancelation」，JSSC，2008年5月；Tokunaga,C.等人之「True Random Number Generator with a Metastability-Based Quality Control」，IEEE Journal of Solid-State Circuits，2008年1月；Kinniment,D.等人之「Design of an On-Chip Random Number Generator using Metastability」，ESSCIRC，2002年9月；Srinivasan,S.等人之「2.4 GHz 7mW All-Digital PVT-Variation Tolerant True Random Number Generator in 45nm CMOS」，VLSIC，2010年6月)、易抖動振盪器(Bucci,M.等人之「A High-Speed Oscillator-Based Truly Random Number Source for Cryptographic Applications on a Smart Card IC」，IEEE Transactions on Computers，2003年4月；Petrie,C.等人之「A Noise-Based IC Random Number Generator for Applications In Cryptography」，IEEE Transactions on Circuits and Systems，2000年5月)或離散時間混沌管線結構(Pareschi,F.等人之「A Fast Chaos-Based True Random Number Generator for Cryptographic Applications」，ESSCIRC，2006年9月)一起使用。替代方法在軟崩潰(soft breakdown;SBD)後使用波動閘極氧化物電流作為雜訊源(Yasuda,S.等人之「Physical Random Number Generator Based on MOS Structure After Soft Breakdown」，JSSC，2004年8月)。氧化物崩潰之態樣論述於例如Stathis,J.，Journal of Applied Physics，第5757-5766頁，第86卷，1999年11月。一旦氧化物崩潰，該氧化物之電阻自本質上無限大的數值改變為大約MΩ級或kΩ級(參見Kim,J.及Lee,K.之Electron Device Letters，第589-591頁，2003年11月)，即導致用於一次可程式化陣列中之特徵(Ito,H.及Namekawa,T.之CICC，第469-472頁，2004年；P. Candelier等人之IRPS，第169-173頁，2000年；以及Cha,H.-K.r等人之JSSC，第2115-2124頁，第41卷，第9號，2006年9月)。
然而，許多該等先前架構依靠侵入性後處理步驟，以移除產生串流中之偏壓，該侵入性後處理步驟為極大地修改位元串流且令隨機性受懷疑之程序。例如，共用修飾器為von Neumann校正器，以移除0及1之長期運轉。另外，不需要後處理器之架構僅能夠通過美國國家標準技術局(National Institute of Standards and Technology;NIST) 800-22基準(「A Statistical Test Suite for the Validation of Random Number Generators and Pseudo Random Number Generators for Cryptographic Applications」，公告號800 22 2001)中十五個統計隨機性測試中之五個，該統計隨機性測試為真正隨機性之公認的標準測試。另外，許多先前技術之產生器需要精確的、涉及統計校準，以確保隨機性。特定言之，當環境條件(例如，周圍溫度)改變時，通常需要重新校準。
需要隨機化(唯一的)數值之產生的一個特定應用係提供唯一的晶片ID數值，例如，用以執行使用者許可證以及用於通訊及安全協定中。在該等應用中，希望在應用點產生晶片上的ID，以使得保證ID為先前未知的。此舉避免需要使用熔絲程式化在晶片外預產生的ID，將ID暴露於人類介入之程序，及可能受損的電腦儲存。
眾所周知，晶片ID產生之關鍵要求在於，所產生ID為唯一僅對應彼晶片，且一旦經產生，ID不依時間及環境而變化。通常，藉由在產生期間使用大的位元寬度(例如，128位元/ID)且確保高度隨機性，使兩個晶片ID具有所有(或至少許多)相同位元之機率最小化。先前方法依靠設備之間的固有閾電壓不匹配，藉由量測設備電流(K. Lofstrom等人之ISSCC，第372-373頁，2000年)或朝0或1狀態偏斜之固有SRAM位元晶格(Y. Su等人之ISSCC，第406-407頁，2007年)來偵測該閾電壓不匹配。然而，任何特定電晶體對之間的閾電壓不匹配可極小，從而難以為給定晶片重複產生相同的ID。因此，先前方法呈現連續ID讀數之間的少數位元交換(亦即，ID具有非零的自行漢明距離)，從而使所產生晶片ID之使用及可靠性複雜化。
鑒於先前技術之上述特定缺陷，需要提供用於產生此類隨機化數值之改良技術。
自一第一態樣觀察，本發明提供一種資料處理裝置，該資料處理裝置包含：一晶格，該晶格包含一介電氧化層；應力電壓電路系統，該應力電壓電路系統經配置以在該晶格之該介電氧化層上施加一應力電壓，以使一氧化物崩潰製程出現；氧化物崩潰偵測電路系統，該氧化物崩潰偵測電路系統經配置以藉由量測該介電氧化層對該應力電壓之一回應來決定該氧化物崩潰製程之一當前程度；以及隨機化數值決定電路系統，該隨機化數值決定電路系統經配置以根據該氧化物崩潰製程之該當前程度決定一隨機化數值。
本發明之發明者意識到，一介電氧化層之該氧化物崩潰之固有隨機性在經配置以產生一隨機化數值之電路系統中可用作隨機源。特定言之，發明者意識到，因為對經受相同應力狀況(亦即，在該介電氧化層上所施加的一應力電壓)之兩個相同的氧化層而言，「介電質崩潰時間」(time to dielectric breakdown;TTB)有所不同且不可預測，所以該時序在經配置以產生隨機化數值之一資料處理裝置中可用作該隨機源。
因此，本發明利用該TTB中的固有隨機性，以產生隨機化數值。為執行此舉，該資料處理裝置包含：至少一個晶格，該至少一個晶格具有一介電氧化層；以及應力電壓電路系統，該應力電壓電路系統經提供以在該介電氧化層上施加一應力電壓，以使一氧化物崩潰製程出現。量測該介電氧化層對該應力電壓之回應(例如，藉由量測在耦接於該晶格與接地之間的一電阻器上之一電壓)，以決定該氧化物崩潰製程之當前程度。應認識到，回應於施加該應力電壓的該介電氧化層之崩潰本質上為一單向製程。亦即，當假定量測在該介電氧化層上之電流時，該電流將隨時間增大(亦即，所施加的一應力電壓愈久)。儘管在該電流之精確的時間進化中將存在一定量的抖動，但整體趨勢為單向。因此，在目前情形下，可將該氧化物崩潰製程之性質視為非暫時性，亦即，不僅僅為該介電氧化層對應力狀況之該回應中一暫時波動，而且為不可逆進行的氧化物崩潰之一更普通的整體趨勢中之一部分。當然，該進化出現之速率為不可預測，且自介電氧化層至介電氧化層本質上為隨機的。因此，該氧化物崩潰偵測電路系統量測該介電氧化層對該應力電壓之該回應且決定該氧化物崩潰製程之程度，例如，藉由決定在該介電層上之該電流何時超過一給定閾值。該氧化物崩潰之該進化之該隨機性提供該事件出現之精確時間為不可預測。隨後，進一步提供隨機化數值決定電路系統，以根據該氧化物崩潰製程之該程度決定一隨機化數值。
存在各種該裝置可利用該氧化物崩潰事件出現之時間(亦即，TTB)以決定該隨機化數值之方式。在一個實施例中，該隨機化數值決定電路系統經配置以根據一時間週期之一時間週期量測決定該隨機化數值，該時間週期在施加應力電壓與由氧化物崩潰電路系統所決定一氧化物崩潰事件的出現之間，該氧化物崩潰事件對應於該氧化物崩潰製程之一預定程度。因此，由於一給定介電氧化層之氧化物崩潰速率的該固有不可預測性，該隨機化數值決定電路系統可使用該TTB本身之一量測以決定該隨機化數值。
在一個實施例中，該隨機化數值決定電路系統經配置以根據該時間週期量測之一變換版本決定該隨機化數值。通常，該等TTB數值將具有一含有限方差之常態分佈，以使得亦可產生具有一常態分佈之該隨機化數值。雖然在某些應用中此舉可能較理想，但在其他應用中，可能較佳的是，移除該效應且因此可進行該時間週期量測之一變換以達成此目的。
儘管可以數個方式產生該時間週期量測之變換版本，但在一個實施例中，該隨機化數值決定電路系統經配置以根據該時間週期量測之較低階元素決定該隨機化數值，及廢除該時間週期量測之至少一個較高階元素。廢除該時間週期量測之至少一個較高階元素為展開該常態分佈，從而使隨機化資料值具有一均勻分佈的變換該時間週期量測之一有效方式。
儘管廢除至少一個較高階元素之方式可採用數個形式，但在一個實施例中，該隨機化數值決定電路系統包含一位元計數器，該位元計數器經配置以產生指示該時間週期量測之一位元計數值；且其中該隨機化數值決定電路系統經配置以廢除該位元計數值中之一預定數目的最高有效位元，及使用剩餘的較低有效位元作為該隨機化數值。因此，當使用一位元計數器來提供該時間週期量測時，藉由首先搜尋該計數器中之最高有效位元位置且廢除該「1」值及n-1個連續較高階位元，可達成該時間週期量測之該變換以產生一均勻分佈，其中n為由系統設計者選擇的一預定數目。使用該等剩餘較低階位元以提供該隨機化數值。假定該等較低階位元必將翻轉若干次，則可產生一高品質隨機位元串流。此外，該技術歸因於氧化物厚度及磨損狀況之變化而調整該平均TTB(或計數值)之移位。另外，該技術具有以下益處：該技術不涉及任何後處理，且因此無需觀測或操縱置放於該位元串流中之該等位元，從而可用其他方式表示影響產生結果之隨機性之一潛在源。
在一個實施例中，該應力電壓電路系統經配置以當該氧化物崩潰事件出現時自該介電氧化層移除該應力電壓，以使得該氧化物崩潰製程在該介電氧化層上之進一步進程中斷。本發明之發明者意識到，因為氧化物崩潰分階段地出現，所以藉由重複施加一應力電壓直至該氧化物完全崩潰，實際上可使用一給定介電氧化層多次以產生一隨機位元序列。因此，對自一介電氧化層產生隨機位元之任何給定迭代而言，當偵測到該氧化物崩潰事件時，可移除該應力電壓以阻止進一步氧化物崩潰，且因此為進一步產生隨機位元節省該介電氧化層之容量直至需要時。在各自具有一介電氧化層之一晶格陣列之背景中，該技術亦具有特定益處，因為隨後可依次使用該等晶格以產生隨機位元序列，且藉此在該陣列上分散該等晶格上之該磨損。
存在各種該氧化物崩潰偵測電路系統可量測該介電氧化層對該應力電壓之該回應的方式，但在一個實施例中，該氧化物崩潰偵測電路系統包含一比較器，該比較器經配置以比較一氧化層電壓輿一參考電壓，該氧化層電壓量測於該晶格之一輸出處。提供以此方式佈置之一比較器使該氧化物崩潰偵測電路系統能夠量測該介電氧化層對該應力電壓之該回應，特定言之，藉助於一參考電壓可設定與該氧化層電壓相比較的事實之效力。此舉使一可易於配置的機構，能夠用於量測該氧化層對該應力電壓之該回應。
該參考電壓與該時間週期量測之間存在一關係為，該參考電壓設定得愈高，該時間週期將愈長。相反地，愈低參考電壓將導致愈短時間週期。鑒於此關係，一個實施例經配置以使得，若被決定的該時間週期量測低於一較低時限，則該氧化物崩潰偵測電路系統增加該參考電壓。因此，若該時間週期過短(亦即，該氧化物崩潰事件被決定為發生得過快)，則增加該參考電壓，從而產生一較長計數，且因此導致一較長串之隨機位元。
相反地，若該參考電壓變得過高，則該氧化層可能接受比產生所需數目之位元所需更多的應力。實際上，對於一固定計數器長度而言，該時間週期可使得該整個計數器翻轉，且在較長時間施加該應力電壓之情況下，不產生額外位元。因此，一個實施例經配置以使得，若該參考電壓達到一預定參考電壓極限，則該應力電壓電路系統減小該應力電壓且該氧化物崩潰偵測電路系統將該參考電壓重置為一最小參考電壓。
因此，本發明之實施例提供技術，該等技術用於使該裝置能夠覆蓋於應力電壓與參考電壓之一有利平衡上，從而允許最大化由一給定晶格(或多個晶格)產生的隨機位元之總數。
一個實施例包含複數個晶格，該複數個晶格中之每一晶格包含該介電氧化層，其中該應力電壓電路系統經迭代配置，以在該複數個晶格中之每一晶格之該介電氧化層上依次施加該應力電壓，直至該氧化物崩潰事件出現於每一者中。因此，可依次使用該複數個晶格，一次為一個晶格施加應力。此舉使該等氧化層在該設備之使用期限內能夠將應力均勻地分散於該等個別晶格上。此外，已發現在施加應力之後，可出現該氧化層之某一程度之「自行復原」，例如，在經一給定週期施加該應力電壓，該氧化層之電阻下降至某一位準的情況下，若移除該應力電壓且允許該氧化層某些「恢復」時間，則可發現該氧化層之電阻略微上升，直至再施加該應力電壓之時。藉由依次為該陣列中之該等晶格施加應力，可利用該效應以延長該設備之使用期限，使得若在再施加該應力電壓之前允許該等個別晶格某些恢復，則作為該隨機源之該陣列之組合使用期限會更長。
當以此方式順序地為複數個晶格中之該等晶格施加應力時，在一個實施例中，該隨機化數值決定電路系統經配置以串聯來自該複數個晶格之隨機化數值，以產生一隨機位元串流。因此，該裝置可提供一連續的隨機化位元串流。
在另一實施例中，該裝置包含複數個晶格，該複數個晶格中之每一晶格包含該介電氧化層，其中該應力電壓電路系統經配置以在該複數個晶格中之每一晶格之該介電氧化層上同時施加該應力電壓達一應力週期；該氧化物崩潰電路系統經配置以決定對於每一晶格而言，是否已出現一氧化物崩潰事件，該氧化物崩潰事件對應於該氧化物崩潰製程之一預定程度；並且該隨機化數值表示在該應力週期期間該複數個晶格中何者已經歷該氧化物崩潰事件。在認識到以下事實後開發本發明之實施例：在(適當選擇的)應力週期之過程內，該複數個晶格中之某些晶格將經歷一氧化物崩潰事件，但哪些特定晶格經歷此類氧化物崩潰事件之分佈為隨機的。該實施例中之該隨機化數值顯示哪些晶格已經歷一氧化物崩潰事件。換言之，由晶格之數目決定該隨機化數值之長度，其中該等相應的晶格之結果決定該隨機化數值之個別元素。
雖然該隨機化數值之表示法可採用數個形式，但在一個實施例中，該隨機化數值決定電路系統經配置以產生該隨機化數值，該隨機化數值為一二元序列，藉由該複數個晶格中之一相應晶格是否已出現該氧化物崩潰事件來決定該二元序列中之每一位元。例如，在該二元序列內，「1」可指示該相應晶格已經歷該氧化物崩潰事件，而「0」可指示該相應晶格為完整的。
儘管該複數個晶格之該等介電氧化層之崩潰時間(TTB)本身遵循一隨機分佈，但該分佈平均值可能難以決定先驗分佈且由於例如製造可變性所導致之氧化物厚度之變化，所以裝置間可能有所變化。此舉本質上意謂著，可能難以事先預測有合適數量的應力週期之一適合長度，該數量為該等晶格在其中經歷及未經歷一氧化物崩潰事件數量。
因此，在一個實施例中，該應力電壓電路系統經配置以隨時間增量施加該應力電壓；且該隨機化數值決定電路系統經配置以在每一時間增量之後決定已經歷該氧化物崩潰事件之一組晶格。向該複數個晶格施加該應力電壓之該增量方法使該等各別晶格之該等氧化物崩潰事件之進程能夠得以監測。該增量方法可為有益的，因為實際上可在運作中有效地監測該等崩潰時間之平均值。特定言之，在一個實施例中，該應力電壓電路系統經配置以當至少一預定比例之該複數個晶格已經歷該氧化物崩潰事件時，停止該等時間增量。此舉使該等崩潰時間之分佈平均值之該等變化得以考慮，以使得確保大約有恰當數目之晶格經歷該氧化物崩潰事件，以達成產生該隨機化數值之目的。
儘管該系統設計者可自由設定該預定比例之特定值，但在一個實施例中，該預定比例為該複數個晶格中之一半。將該預定比例設定為一半係有利的，因為此舉最大化該裝置中一給定數目之晶格可產生的隨機化數值之長度。
當假定該複數個晶格中之一半已經歷該氧化物崩潰事件時，終止該等時間增量之一個效應在於，藉此產生之該隨機化數值將具有幾乎相同數目個0及1。應認識到，雖然此舉並未降低該隨機化數值之隨機性，但此舉減小了可能置換之數目。例如，對具有128位元之一隨機化數值而言，可能置換之數目減少大約23.8 倍。為抵消該效應，當然可使用一較大數目之晶格。然而，在一個實施例中，該隨機化數值決定電路系統經配置以決定來自該複數個晶格中一減少晶格組中的該組晶格。藉由僅針對晶格之一減少晶格組來執行該決定，由於該等晶格之該減少組與剩餘物之間的隨機變化，所以產生了一較大數目之置換。
在一個實施例中，該應力電壓電路系統經配置以在該應力週期之後向已經歷該氧化物崩潰事件之彼等晶格再施加該應力電壓達一預定額外週期。在認識到以下事實後提供該「後燃」技術：一旦已移除該應力電壓，僅恰好滿足準則之晶格的某些邊界情況可在彼閾值處退回，該準則為決定一氧化物崩潰事件已發生，此舉歸因於在移除應力狀況後可出現於一應力介電氧化層中之一適度的自行復原。因此，向經決定已經歷該氧化物崩潰事件之彼等晶格再施加該應力電壓達一額外週期，可推動彼等晶格進一步超過該相關閾值，且減小彼等晶格隨後將在彼閾值處回縮之可能性。
一旦該複數個晶格已接受該應力電壓，從而引起數個該等晶格中之一氧化物崩潰事件，則隨後使用在每一晶格之介電氧化層上所施加的一較低(亦即，非應力)電壓，可讀取該組晶格。因此，在一個實施例中，該資料處理裝置進一步包含晶格讀取電路系統，該晶格讀取電路系統經配置以在該複數個晶格中之每一晶格之介電氧化層上施加一非應力電壓，以讀取該隨機化數值。換言之，表示該複數個晶格中何者經歷該氧化物崩潰事件之該隨機化數值係由該資料處理裝置保持，且隨後可由一適合的(較低)電壓讀取及再讀取。執行此舉之能力意謂著，該資料處理裝置可在需要(通常，在僅一次的初始化階段)時產生一隨機化數值，儘管該隨機化數值先前不可預測，但隨後可被可靠地讀取及再讀取。
該先前不可預測的、隨機化數值可提供數個應用，諸如，用於安全或加密上下文中，且因此在一個實施例中，該資料處理裝置經配置以提供該隨機化數值作為該資料處理裝置之唯一識別符。
雖然在一些實施例中，該氧化物崩潰電路系統經配置以監測該介電氧化層對該應力電壓之該回應，同時該介電氧化層仍被施加該應力電壓；但是在其他實施例中，該氧化物崩潰偵測電路系統經配置以，量測該介電氧化層對該應力電壓之該回應，乃在該應力電壓電路系統已自該晶格之該介電氧化層移除該應力電壓之後。
儘管可以數個方式提供該複數個晶格，但在一個實施例中，該複數個晶格經佈置為一陣列，其中該陣列包含經配置以使得可存取一個別晶格之列及行選擇電路系統。
儘管可以數個方式提供該個別晶格存取，但在一個實施例中，該陣列中之每一行具有一相關聯位元線，其中在每一行中，彼行中該等晶格經選擇性耦接至該相關聯位元線；且其中該陣列中之每一列具有一相關聯字線，其中該相關聯字線之一字線訊號之判定選擇彼列中該等晶格，以使得彼等晶格經連接至各別位元線。
在一個實施例中，每一晶格包含：一設備，該設備具有該介電氧化層；一厚氧化物開關，該厚氧化物開關經配置以選擇性隔離具有該介電氧化層之該設備；以及一字線開關，該字線開關經配置以當判定一相應字線訊號時，將該設備選擇性連接至各別位元線。提供一厚氧化物開關可保護向該介電氧化層施加應力時，免受施加於具有該介電氧化層之該設備之高電壓。
儘管認識到該晶格可採用數個形式，但在一個實施例中，該晶格包含一薄氧化物電容器。此外，在一個實施例中，該薄氧化物電容器包含一薄氧化物SVT電晶體，該薄氧化物SVT電晶體具有一源極-汲極耦接。
如上所提及，回應於施加該應力電壓的該介電氧化層之崩潰本質上為一單向製程(儘管，亦存在上文提及之適度量之自行復原)。因此，該氧化物崩潰製程可包含該介電氧化層之該電阻的一不可逆改變。以另一方式觀察，該氧化物崩潰製程可包含該介電氧化層之該電阻的一非暫態改變。以又另一方式觀察，該氧化物崩潰製程可包含該介電氧化層之實體結構的一非暫態改變。
自一第二態樣觀察，本發明提供一種在包含一晶格之一資料處理裝置中產生一隨機化數值之方法，該晶格包含一介電氧化層，該方法包含以下步驟：在該晶格之該介電氧化層上施加一應力電壓，以使一氧化物崩潰製程出現；藉由量測該介電氧化層對該應力電壓之一回應來決定該氧化物崩潰製程之一當前程度；以及根據該氧化物崩潰製程之該當前程度決定一隨機化數值。
自一第三態樣觀察，本發明提供一種資料處理裝置，該資料處理裝置包含：一晶格，該晶格包含一介電氧化層；應力電壓構件，該應力電壓構件用於在該晶格之該介電氧化層上施加一應力電壓，以使一氧化物崩潰製程出現；氧化物崩潰偵測構件，該氧化物崩潰偵測構件用於藉由量測該介電氧化層對該應力電壓之一回應來決定該氧化物崩潰製程之一當前程度；以及隨機化數值決定構件，該隨機化數值決定構件用於根據該氧化物崩潰製程之該當前程度決定一隨機化數值。
第1A圖示意地圖示晶格10包含電容器之簡單佈置，該電容器具有介電氧化層。向晶格10施加應力電壓VSTRESS ，以設法在介電氧化層中引起氧化物崩潰製程。提供比較器20以量測介電氧化層對應力電壓之回應，特定言之，藉由量測在連接至接地之(標稱)電阻器R上之電壓。最初，介電氧化層之電阻較高且所量測電壓並未超過比較器所使用的參考電壓VREF 。然而，不久之後，向介電氧化層施加應力電壓使介電氧化物開始崩潰且介電氧化物變得更具導電性。此舉使晶格10上之電壓降減小且使比較器20所量測的電壓增大。當比較器20所量測的電壓超過VREF 時，則比較器之輸出訊號改變狀態，從而指示氧化物崩潰事件已出現。如在下文更詳細的論述，可利用單個晶格中氧化物崩潰事件之出現，或(如第1B圖中所示)可提供數個此類晶格(為了清楚起見此處僅圖示其中四個)且可同時使用各別比較器之輸出。
第2A圖圖示對經受應力電壓之兩個不同介電氧化層A及B而言介電氧化物崩潰製程如何不同。此外，可見對任一介電氧化層而言，介電質崩潰之進程並非平滑，而是遵循不穩定的進化。然而，整體趨勢的相同之處在於經受應力電壓的層A與B呈現漸增的導電率，從而允許由比較器所量測的電壓(參見第1A圖)達到超過比較器之參考電壓VREF 之某點。本文將該出現稱為氧化物崩潰事件。此舉何時發生之精確時序(T1 及T2 分別針對A及B)為不可預測的，且以下所描述的實施例利用該不可預測性作為產生隨機化數值之隨機源。通常，若介電氧化層之大型樣本接受應力電壓，則時間將遵循具有有限方差之常態分佈，如第2B圖中所示，該時間用於該等層之導電率足夠上升至應達到的VREF 。
本發明之不同實施例以不同方式利用該分佈，如在下文更詳細的論述。在一個實施例中，一次為單個晶格施加應力，且利用該特定晶格(針對該特定應力迭代)何時將開發成為應達到的VREF 之足夠導電率之不可預測性，以產生隨機化數值之位元串流。在另一實施例中，同時為一陣列之晶格施加應力，且利用哪些特定晶格將經歷氧化物崩潰事件之不可預測性，以產生隨機化數值。現描述該等實施例。
第3圖示意地圖示第一實施例中之資料處理裝置，其中包含介電氧化層之晶格用以產生隨機二元串流。在該實例中，介電氧化層位於薄氧化物SVT電晶體100內，其中該電晶體之源極及汲極連接在一起以形成金屬氧化物半導體電容器(Metal Oxide Semiconductor Capacitor;MOSCAP)。感測放大器105提供比較電晶體100之輸出電壓與參考電壓SA_VREF之比較器。應注意，為清楚地說明，未圖示標稱電阻，該標稱電阻將電晶體100連接至接地。
在向電晶體100施加應力電壓的同時賦能脈衝產生器110，且所得脈衝訊號由位元計數器115計數，在該實例中，該位元計數器由序連正反器120實施。因此，位元計數器自向電晶體100施加應力電壓時開始執行，直至電晶體100之輸出電壓超過SA_VREF，從而使脈衝的產生停止及因此計數器停止之時間點停止執行。
如上文參閱第2B圖所述，由於介電質崩潰時間(TTB)遵循具有有限方差之常態分佈，所以所產生計數值將相應地遵循具有有限方差之常態分佈，假定計數器具有足夠大小。在許多數位處理系統中，此舉並沒有具有均勻位元分佈之所產生隨機位元串流理想。如第3圖中所示，藉由截斷計數值、廢除較高階位元，同時保留較低階位元以作為隨機二元串流輸出，所提供的佈置解決了此問題。取決於特定系統之要求，廢除預定數目N的高階位元。較低階位元形成具有均勻位元分佈之高品質隨機化位元串流，因為該等較低階位元必定已在計數器中翻轉至少2N-1 次。或者，若與TTB相比較，計數器可表示之時間長度較小，則計數器之所有位元將翻轉。若此舉發生足夠次數，則計數值可能已具有均勻分佈且可能不需要此類截斷。
第4圖示意地圖示提供晶格陣列200之佈置之系統層次圖，晶片上系統控制器210可自晶格陣列200中選擇個別晶格以根據彼選定晶格之氧化物崩潰出現之時間產生隨機化位元串流。藉由列選擇訊號row_sel及行選擇訊號bl_sel來選擇晶格陣列200內之個別晶格。訊號row_sel為對應於16列晶格之4位元數值，且bl_cell為對應於8行晶格之3位元數值。由選定晶格產生的「breakdown_detected」訊號用以停止30位元計數器215，該30位元計數器215開始於向選定晶格施加應力電壓之時。在該實例中，經由除2單元225自晶片上快速時脈220導出待計數之脈衝訊號。
第5圖更詳細地示意地圖示第4圖中所示之晶格陣列200之內部配置。可見，晶格陣列200包含128個晶格(8行及16列)。晶格陣列進一步包含行解碼電路系統250及字線解碼電路系統255。因此，藉由判定相關位元線及字線訊號，系統控制器可選擇待施加應力之特定晶格。相關感測放大器SA監測連接至彼選定晶格之位元線之輸出電壓。位元線訊號亦操縱最後多工器260以提供「breakdown_detected」訊號。
在該實施例中，事實上每一晶格為包含三個電晶體之3-T晶格。待施加應力之電晶體270為薄氧化物SVT電晶體，其中該電晶體之源極連接至該電晶體之汲極以形成MOSCAP。該結構連接至厚氧化物「阻隔」電晶體275，厚氧化物「阻隔」電晶體275本身進一步連接至由字線驅動之薄氧化物SVT電晶體280。字線電晶體280將晶格連接至相關位元線BL。在該實施例中，厚氧化物電晶體275(由相關字線訊號──在第5圖中一般標示為cell_on)平行切換至薄氧化物字線設備280。
第6圖示意地圖示產生隨機位元串流之實施例(諸如，參閱上文第3圖至第5圖所描述之彼實施例)中所採用的一系列步驟。首先，在步驟300選擇將施加應力之下一晶格，且在步驟305向選定晶格施加應力電壓且啟動二元計數器。在步驟310，藉由輿參考電壓VREF 相比較，監測位元線電壓。若位元線電壓尚未超過參考電壓VREF (步驟315)，則藉此持續監測位元線電壓。在位元線電壓超過參考電壓VREF 之前，步驟310及步驟315之監測持續進行。
一旦位元線電壓經決定為已超過VREF ，則在步驟320停止計數器且自晶格移除應力電壓。在步驟325，使用由計數器提供的截斷崩潰時間(TTB)數值產生隨機位元串流。如上所述，藉由移除預定數目之高階位元來執行該截斷。
亦決定(步驟330)由計數器提供的TTB數值是否由於該數值低於下限而變得過短。若不是，則流程返回至步驟300以向陣列中下一晶格施加應力。然而，若發現TTB數值過低，則在步驟335增大參考電壓VREF 。在步驟340，決定VREF 是否已達到其最大值；且若VREF 尚未達到其最大值，則流程返回至步驟300以向下一晶格施加應力。然而，若在步驟340，VREF 已達到其最大值，則流程進入步驟345，其中應力電壓降低且將參考電壓VREF 重置為最小值。最後，在步驟350，決定應力電壓是否已達到預定最小值。若沒有，則流程再次經由步驟300進行，但是若應力電壓已達到預定最小值，則決定應力電壓不可進一步降低且在步驟355流程停止。
已製造基於第2圖、第3圖及第4圖中所示具有128個晶格之彼系統的示例性系統，以達成在65 nm CMOS積體電路中測試之目的、消耗0.0012 mm2 之面積及使用2 mW之功率。該系統在測試中產生11 kb/s之隨機資料。系統時脈頻率為650 MHz(減半至325 MHz用於計數訊號)且VDD為1.1 V。在經佈置以用循環方式依次向每一晶格施加應力之實施的65 nm積體電路中，每一閘極氧化物能夠產生約1-2千萬位元。因此，可在晶片上產生的位元總數大於十億。在需要128位元隨機產生的會期金鑰(例如，在SSL交易中)之示例性密碼應用的背景中考慮該情況，可見該實施中典型閘極氧化物可產生78,125個對稱金鑰。因此，作為隨機產生的128位元數值之源的晶格陣列之使用期限通常將易於超過晶格陣列嵌入其中之設備之使用期限。當然，藉由改變閘極氧化物之數目，可易於調整所產生位元之數目。
第7圖圖示虛擬隨機二元序列之比較，該等虛擬隨機二元序列產生自7位元線性回授位移暫存器(linear feedback shift register;LFSR)、π的位數及在截斷之前及之後來自上述實施的數值。黑色像素指示0而白色像素指示1。將位元自頂部至底部、隨後自左至右連續置放於每一影像中。可清楚地看見，LFSR及預截斷序列顯示可見圖樣，而π的位數及截斷後實施序列未展示此類圖樣且(至少在視覺上)呈現為完全隨機。由該實施產生之位元串流亦接受NIST 800-22測試套之測試。截斷序列(亦即，移除較高階位元)通過具有統計顯著性之所有十五個NIST測試。應注意，不需後處理來達成此目的。該效能超過序言中提及的先前技術隨機數產生器之效能。
第8A圖及第8B圖示意地圖示第二實施例，其中晶格陣列暴露於應力電壓達相同應力時間並同時施加應力。在應力時間結束處(並非在應力時間期間，如在第一實施例中)，使用能夠決定哪些晶格已經歷氧化物崩潰事件之比較器之感測放大器參考值來讀出晶格。應注意，施加於每一晶格之應力電壓在該實施例中可比在先前實施例中更具「攻擊性」，因為此處目的在於有意引起某些晶格之顯著程度的氧化物崩潰，以使得隨後可在已經歷該氧化物崩潰事件之彼等晶格與尚未經歷該氧化物崩潰事件之彼等晶格之間進行容易地區別。相反，在如上所述之第一實施例中，施加更適度的應力電壓是較佳的，從而足以在所需時間標度上引起氧化物崩潰而不會對氧化層造成多於必需的損壞，以便每一晶格可被再使用多次以供隨機數之產生。
在第8A圖中，存取電路系統(行及列選擇)基本上與第4圖及第5圖中描述的實施例相同，且為了簡便起見此處不再重複該描述。第一實施例與該實施例之間的本質差異在於上述設定應力電壓之方法及此外的以下事實：在第一實施例中，一次僅讀出一個晶格，而在該實施例中，同時讀出所有晶格以提供128位元數值。該128位元數值係用作含有該裝置之設備之唯一ID。該唯一ID可例如用以執行使用者許可證，或作為安全協定之一部分。
第8B圖圖示第8A圖中所示陣列中之晶格輿關於第一實施例之第5圖中所示陣列中之彼等晶格在配置上之差異。每一晶格亦為包含三個電晶體之3-T晶格。待施加應力之電晶體370亦為薄氧化物SVT電晶體，其中該電晶體之源極連接至該電晶體之汲極以作為MOSCAP。該結構連接至厚氧化物「阻隔」電晶體375，厚氧化物「阻隔」電晶體375由VBT訊號控制以在應力期間隔離薄氧化物字線設備380輿MOSCAP 270之高電壓。薄氧化物字線設備380由相關字線訊號WL控制，以在發生於應力週期後之讀取程序期間將MOSCAP 370連接至位元線。應力週期實際上為一迭代系列的應力間隔，在每一應力間隔結束處進行讀取，以使得當大約一半晶格已經歷氧化物崩潰事件時可監測該讀取。該迭代程序描述如下。
第9圖示意地圖示第二實施例中所採用的一系列步驟，其中陣列中所有晶格經同時施加應力以產生裝置之唯一ID。流程開始於步驟400，其中向陣列中所有晶格施加應力電壓。施加應力電壓達預定時間增量週期(步驟405)，且隨後(在移除應力電壓情況下)在步驟410讀出晶格。在一個變量中讀出所有晶格(「整體」演算法)。在一替代變量中，僅讀出晶格之子集(「金絲雀」演算法)。隨後，在步驟415，決定是否大於一半的已讀出之彼等晶格已經受氧化物崩潰。若沒有，則流程返回至步驟400，其中向陣列中所有晶格再次施加應力電壓。
然而，一旦已達到50%目標，則在步驟420，使應力電壓輿未經受氧化物崩潰事件之彼等晶格分離。換言之，向已具有氧化物崩潰之彼等晶格再次施加應力電壓達另一週期。該「後燃」製程尤其針對恰好超過氧化物崩潰準則(亦即，相關比較器恰好指示讀出電壓已超過參考電壓)之彼等晶格。後燃製程設法進一步向邊界情況施加應力，以使得當一些經施加應力之氧化層隨後出現自行復原時，該等晶格不會返回至該等晶格將讀取為未經歷氧化物崩潰事件之狀態。
隨後在步驟425，使應力電壓輿所有晶格分離。此時，完成唯一ID之產生程序，且第8圖中所圖示之最後兩個步驟展示可如何讀出因此產生的唯一ID數值。因此，在步驟430，流程等待直至唯一ID數值被要求。在步驟435，使用非應力電壓讀出所有晶格，非應力電壓亦即，足以決定哪些晶格先前已經歷氧化物崩潰事件，而高度不足以引起進一步氧化物崩潰之非應力電壓。隨後，流程返回至步驟430循環，直至下一次要求讀出唯一ID數值。
以下附錄參閱第10圖提供第二實施例之特定實例的進一步描述。
附錄──OxID：使用氧化物崩潰的晶片上一次隨機ID產生
摘要
提供一種新的晶片ID產生方法，該方法制衡氧化物崩潰之隨機及永久特徵。在65 nm CMOS中實施128b ID陣列，且提供用於向氧化物施加應力之兩種演算法，從而展示矽量測中幾乎理想的漢明距離63.92及在電壓及溫度上之一致ID。
晶片ID系統用以執行使用者許可證以及用於通訊及安全協定中。在該等應用中，期望在應用點產生晶片上ID，因此保證ID在首次使用之前未知。此舉避免需要使用熔絲程式化在晶片外預產生的ID，將ID暴露於人類介入之程序，及可能受損的電腦儲存。
晶片ID產生之關鍵要求在於，所產生ID僅唯一對應彼晶片，且ID不依時間及環境而變化。藉由在產生期間使用大的位元寬度(例如，128位元/ID)且確保高度隨機性，使兩個晶片ID具有所有或許多相同位元之機率最小化。先前方法依靠設備之間的固有閾電壓(Vt)不匹配，藉由量測設備電流[1]或朝0或1狀態偏斜之固有SRAM位元晶格[2]來偵測該閾電壓不匹配。然而，任何特定電晶體對之間的Vt不匹配可極小，從而難以為給定晶片重複產生相同的ID。因此，先前方法呈現連續ID讀數之間的少數位元轉換(亦即，ID具有非零的自行漢明距離)，從而使晶片ID之使用及可靠性複雜化。
提供一種使用氧化物崩潰產生晶片ID之新方法，該方法稱為OxID。吾人制衡以下事實：氧化物崩潰具有固有隨機效應[3](處於相同應力狀況之下，一個氧化物可破裂在另一相同氧化物之前)，且亦具有突變性及永久性。因此，可隨時間及環境條件改良ID穩定性。一旦氧化物崩潰，氧化物之電阻自幾乎無限的數值變為大約MΩ或kΩ級[4]，從而使一次可程式化陣列[5,6]變得普及。該工作中162 ID產生器之矽量測顯示所產生的ID幾乎理想的隨機性，從而使ID唯一性最大化。建議的方法亦可偵測先前ID產生；若ID在首次使用時為非零，則此舉指示ID係經由可能侵入而得以先產生且可能受損。
建議的系統及ID產生之方法
OxID由記憶體陣列組成，該記憶體陣列由使用薄氧化物MOSCAP作為熔絲元件之3-T記憶體晶格組成(第10[A]圖及第10[B]圖)。陣列具有16列×8行、總計128個晶格，其中每一晶格可經由位元線及感測放大器讀取。將陣列中所有氧化物暴露於4.5 V應力電壓及相同的應力時間。儘管128種氧化物之崩潰時間遵循隨機分佈，但該分佈之平均值難以決定先驗分佈且由於氧化物厚度之變化，所以晶片間可能有所變化。因此，將所有晶片暴露於預設應力時間將可能導致OxID中之顯著部分的氧化物全部破裂或未破裂。因此，吾人建議動態調整應力時間以確保所有氧化物中接近一半破裂而另一半仍然完整之兩種演算法。兩種演算法皆強調使用晶片上控制器以小時間增量之陣列。在第一演算法中，在每一應力間隔之後讀出整個陣列。最初，陣列將讀取幾乎都是0，且當氧化物開始失效時逐漸含有更多1。當1超過0時，應力迭代終止且ID完成。藉由動態檢查每一應力間隔後之陣列狀態，演算法自動適應於氧化物之整體狀況，從而為更固有可靠的陣列提供額外應力。在施加應力期間，演算法亦為電壓波動提供抗擾性。
該方法之一個缺陷在於，所有產生的ID將具有幾乎相同數目個0及1。儘管此舉不會降低ID之隨機性，但此舉的確降低了可能ID置換之數目。對128b ID而言，可能ID置換之數目減少約23.8 倍。因此，若需要ID之等效池作為標準隨機ID，則位元之數目必須增大(例如，對128b ID而言，增大4位元或約3%)。因此，吾人建議第二演算法，該演算法使用一小組的金絲雀晶格以預測用於整個陣列之應力迭代之數目。在該情況下，在每一應力間隔後僅讀出規定為金絲雀晶格之晶格，且另外，當50%金絲雀晶格破裂時陣列應力終止。由於金絲雀晶格與陣列中之剩餘物之間的隨機變化，所以產生一較大組的ID置換。
實施且比較兩種演算法。在使用任一演算法產生ID之後，執行最後「後燃」階段，其中所有破裂氧化物經強有力地施加應力達較長持續時間。由於應力隔離之限制，所以少量邊界氧化物亦可能崩潰。因此，該製程犧牲了較小漢明距離降級(量測為2-3%)，以達到在環境條件中之較高讀取操作穩固性。
3-T位元晶格(第10[C]圖)由以下組成：由字線驅動之薄氧化物SVT電晶體、厚氧化物2.5 V I/O「阻隔」電晶體、與連接S/D而成為MOSCAP之薄氧化物SVT電晶體。該位元晶格類似於[4,7]中的3-T晶格。在應力期間，厚氧化物電晶體分離薄氧化物字線設備輿MOSCAP之高電壓。對未破裂氧化物而言，故意存在由於高VDD(對4.5V之VDDH而言為0.7V)處的高洩漏而在MOSCAP上累積之小電壓。此舉保護尚未為應力所選擇的氧化物。最小尺寸的厚氧化物電晶體及字存取電晶體之電阻限制晶格電流。在晶格讀取期間，VDDH短路至VDD。對實驗而言，可立刻或以列、行或晶格為128種氧化物施加應力。
量測結果
以標準的65 nm CMOS技術實施OxID。對實驗而言，自晶片外引入阻隔電晶體之閘極電壓(VBT)及感測放大器參考電壓，但該等電壓亦可產生於晶片上。吾人在室溫下將如上所述之整體應力演算法應用於162陣列，且將基於金絲雀之演算法應用於144陣列。兩個完全隨機的ID應平均具有精確為ID位元總數一半之漢明距離。比較所有ID位元序列對(分別為13041對及10296對)，整體演算法之平均漢明距離為63.92，該值接近於理想數值64(第10[D]圖)。金絲雀演算法之平均漢明距離為61.79，從而意味著隨機性與ID設定大小之折衷(第10[E]圖)。讀取功率為每位元0.34 pJ(表1)。在重複讀取不同環境條件中ID之後，測試144陣列之自行漢明距離。結果顯示0自行漢明距離與1.1 V標稱電壓偏離最多達100 mV之供應電壓且橫跨溫度0℃至85℃。第10[G]圖及第10[H]圖展示自行漢明距離隨橫跨溫度之電壓及感測放大器讀取限度而變。第10[I]圖展示針對每一晶格位置、在所有陣列上平均化、無明顯的空間人為產物之所產生位元。在第10[F]圖中展示典型陣列中每一氧化物之崩潰時間之空間分佈。表1提供OxID與相關先前工作[1,2]之比較，從而顯示了改良能量、穩定性及密度。第10[J]圖展示在所有陣列上應力間隔之數目。第10[K]圖展示晶片顯微照片及晶片統計量被包括在表2中。
參考文獻
[1] K. Lofstrom等人，ISSCC，第372-373頁，2000年。
[2] Y.Su、J.Holleman、B. Otis，ISSCC，第406-407頁，2007年。
[3] J .Stathis，J. of Applied Physics，第5757-5766頁，第86卷，1999年11月。
[4] J. Kim及K. Lee，Electron Device Letters，第589-591頁，2003年9月。
[5] P. Candelier等人，IRPS，第169-173頁，2000年。
[6] H. Ito及T. Namekawa，CICC，第469-472頁，2004年。
[7] H-K Cha等人，JSSC，第2115-2124頁，第41卷，第9號，2006年9月。
儘管已在本文中描述本發明之特定實施例，但顯而易見本發明並不限於此，且可在本發明之範疇內進行許多修改及添加。舉例而言，在不脫離本發明之範疇的情況下，可將以下依附項之特徵結構與獨立項之特徵結構進行各種組合。
10．．．晶格
20．．．比較器
100．．．電晶體
105．．．感測放大器
110．．．脈衝產生器
115．．．位元計數器
120．．．序連正反器
200．．．晶格陣列
210．．．晶片上系統控制器
215．．．30位元計數器
220．．．晶片上快速時脈
225．．．除2單元
250．．．行解碼電路系統
255．．．字線解碼電路系統
260．．．最後多工器
270．．．電晶體/MOSCAP
275．．．厚氧化物「阻隔」電晶體
280．．．薄氧化物SVT電晶體/字線電晶體/薄氧化物字線設備
300．．．步驟
305．．．步驟
310．．．步驟
315．．．步驟
320．．．步驟
325．．．步驟
330．．．步驟
335．．．步驟
340．．．步驟
345．．．步驟
350．．．步驟
355．．．步驟
370．．．電晶體/MOSCAP
375．．．厚氧化物「阻隔」電晶體
380．．．薄氧化物字線設備
400．．．步驟
405．．．步驟
410．．．步驟
415．．．步驟
420．．．步驟
425．．．步驟
430．．．步驟
435．．．步驟
VSTRESS ．．．應力電壓
SA_VREF．．．參考電壓
VREF ．．．參考電壓
R．．．電阻器
WL．．．字線訊號
SA．．．感測放大器
BL．．．位元線
row_sel．．．列選擇訊號
bl_sel．．．行選擇訊號
將僅以實例之方式，參閱附圖中所示之本發明之實施例來進一步描述本發明，在附圖中：
第1A圖示意地圖示向介電氧化層施加應力電壓及經配置用於偵測介電氧化層中氧化物崩潰事件之電路系統；
第1B圖示意地圖示可偵測氧化物崩潰事件之一陣列之介電氧化層設備；
第2A圖圖示在電壓量測方面兩個不同介電氧化層之示例性介電氧化物崩潰進程；
第2B圖圖示時間對介電氧化層之大型樣本之介電質崩潰的常態分佈；
第3圖示意地圖示使用施加應力電壓與偵測氧化物崩潰事件之間的時間來產生隨機位元串流的一個實施例之佈置及操作；
第4圖示意地圖示可選擇晶格陣列中個別晶格作為用於偵測氧化物崩潰事件之源晶格以產生隨機位元串流之一實施例；
第5圖更詳細地圖示第4圖一個實施例中所示之晶格陣列之配置；
第6圖示意地圖示根據一個實施例產生隨機位元串流所採用的一系列步驟；以及
第7圖提供四種不同演算法之隨機化品質之圖解說明；
第8A圖示意地圖示在一個實施例中一陣列之晶格及可產生唯一裝置ID之相關聯選擇及讀出電路系統；第8B圖示意地圖示第8A圖實施例中晶格之配置；
第9圖示意地圖示在一個實施例中產生唯一ID所採用的一系列步驟；以及
第10圖(以兩個部分)圖示一個實施例之實施之各種特徵。
100．．．電晶體
105．．．感測放大器
110．．．脈衝產生器
115．．．位元計數器

Claims (30)

  1. 一種資料處理裝置，包含：一晶格，該晶格包含一介電氧化層；應力電壓電路系統，該應力電壓電路系統經配置以在該晶格之該介電氧化層上施加一應力電壓，以使一氧化物崩潰製程出現；氧化物崩潰偵測電路系統，該氧化物崩潰偵測電路系統經配置以藉由量測該介電氧化層對該應力電壓之一回應來決定該氧化物崩潰製程之一當前程度；以及隨機化數值決定電路系統，該隨機化數值決定電路系統經配置以根據該氧化物崩潰製程之該當前程度決定一隨機化數值，其中該隨機化數值決定電路系統經配置以根據一時間週期量測決定該隨機化數值，該時間週期量測在施加該應力電壓與由該氧化物崩潰電路系統所決定一氧化物崩潰事件的出現之間，該氧化物崩潰事件對應於該氧化物崩潰製程之一預定程度。
  2. 如請求項1所述之資料處理裝置，其中該隨機化數值決定電路系統經配置以根據該時間週期量測之一變換版本決定該隨機化數值。
  3. 如請求項2所述之資料處理裝置，其中該隨機化數值決定電路系統經配置以根據該時間週期量測之較低階元素 決定該隨機化數值，及廢除該時間週期量測之至少一個較高階元素。
  4. 如請求項3所述之資料處理裝置，其中該隨機化數值決定電路系統包含一位元計數器，該位元計數器經配置以產生指示該時間週期量測之一位元計數值；且其中該隨機化數值決定電路系統經配置以廢除該位元計數值中之一預定數目的最高有效位元，及使用剩餘的較低有效位元作為該隨機化數值。
  5. 如請求項1所述之資料處理裝置，其中該應力電壓電路系統經配置以當該氧化物崩潰事件出現時自該介電氧化層移除該應力電壓，以使得該氧化物崩潰製程在該介電氧化層上之進一步進程中斷。
  6. 如請求項1所述之資料處理裝置，其中該氧化物崩潰偵測電路系統包含一比較器，該比較器經配置以比較一氧化層電壓輿一參考電壓，該氧化層電壓量測於該晶格之一輸出處。
  7. 如請求項6所述之資料處理裝置，該資料處理裝置經配置以使得，若被決定的該時間週期量測低於一較低時限，則該氧化物崩潰偵測電路系統增大該參考電壓。
  8. 如請求項7所述之資料處理裝置，該資料處理裝置經配置以使得，若該參考電壓達到一預定參考電壓極限，則該應力電壓電路系統減小該應力電壓且該氧化物崩潰偵測電路系統將該參考電壓重置為一最小參考電壓。
  9. 如請求項1所述之資料處理裝置，該資料處理裝置包含複數個晶格，該複數個晶格中之每一晶格包含該介電氧化層，其中該應力電壓電路系統經迭代配置，以在該複數個晶格中之每一晶格之該介電氧化層上依次施加該應力電壓，直至該氧化物崩潰事件出現於每一者中。
  10. 如請求項9所述之資料處理裝置，其中該隨機化數值決定電路系統經配置以串聯來自該複數個晶格之隨機化數值，以產生一隨機位元串流。
  11. 如請求項1所述之資料處理裝置，該資料處理裝置包含複數個晶格，該複數個晶格中之每一晶格包含該介電氧化層，其中該應力電壓電路系統經配置以在該複數個晶格中之每一晶格之該介電氧化層上同時施加該應力電壓達一應力週期；該氧化物崩潰偵測電路系統經配置以決定對於每一晶格而言，是否已出現一氧化物崩潰事件，該氧化物崩 潰事件對應於該氧化物崩潰製程之一預定程度；以及該隨機化數值表示在該應力週期期間該複數個晶格中何者已經歷該氧化物崩潰事件。
  12. 如請求項11所述之資料處理裝置，其中該隨機化數值決定電路系統經配置以產生作為一二元序列之該隨機化數值，藉由該複數個晶格中之一相應晶格是否已出現該氧化物崩潰事件來決定該二元序列中之每一位元。
  13. 如請求項11所述之資料處理裝置，其中該應力電壓電路系統經配置以隨時間增量施加該應力電壓；以及該隨機化數值決定電路系統經配置以在每一時間增量之後決定已經歷該氧化物崩潰事件之一組晶格。
  14. 如請求項13所述之資料處理裝置，其中該應力電壓電路系統經配置以當至少一預定比例之該複數個晶格已經歷該氧化物崩潰事件時終止該等時間增量。
  15. 如請求項14所述之資料處理裝置，其中該預定比例為該複數個晶格中之一半。
  16. 如請求項13所述之資料處理裝置，其中該隨機化數值決定電路系統經配置以決定來自該複數個晶格中一減少晶格組中的該組晶格。
  17. 如請求項11所述之資料處理裝置，其中該應力電壓電路系統經配置以在該應力週期之後向已經歷該氧化物崩潰事件之彼等晶格再次施加該應力電壓達一預定額外週期。
  18. 如請求項11所述之資料處理裝置，其中該資料處理裝置進一步包含晶格讀取電路系統，該晶格讀取電路系統系統經配置以在該複數個晶格中之每一晶格之該介電氧化層上施加一非應力電壓，以讀取該隨機化數值。
  19. 如請求項18所述之資料處理裝置，其中該資料處理裝置經配置以提供該隨機化數值作為該資料處理裝置之一唯一識別符。
  20. 如請求項11所述之資料處理裝置，其中該氧化物崩潰偵測電路系統經配置以量測該介電氧化層對該應力電壓之該回應，乃在該應力電壓電路系統已自該晶格之該介電氧化層移除該應力電壓之後。
  21. 如請求項20所述之資料處理裝置，其中該複數個晶格經佈置為一陣列，其中該陣列包含列及行選擇電路系統，該列及行選擇電路系統系統經配置以使得可存取一個別晶格。
  22. 如請求項21所述之資料處理裝置，其中該陣列中之每一行具有一相關聯位元線，其中在每一行中，彼行中該等晶格經選擇性耦接至該相關聯位元線；以及其中該陣列中之每一列具有一相關聯字線，其中該相關聯字線之一字線訊號之判定選擇彼列中該等晶格，以使得彼等晶格連接至各別位元線。
  23. 如請求項22所述之資料處理裝置，其中每一晶格包含：一設備，該設備具有該介電氧化層；一厚氧化物開關，該厚氧化物開關經配置以選擇性隔離具有該介電氧化層之該設備；以及一字線開關，該字線開關經配置以當判定一相應字線訊號時，將該設備選擇性連接至各別位元線。
  24. 如請求項1所述之資料處理裝置，其中該晶格包含一薄氧化物電容器。
  25. 如請求項24所述之資料處理裝置，其中該薄氧化物電容器包含一薄氧化物SVT電晶體，該薄氧化物SVT電晶體具有一源極-汲極耦接。
  26. 如請求項1所述之資料處理裝置，其中該氧化物崩潰製程包含該介電氧化層之一電阻的一不可逆改變。
  27. 如請求項1所述之資料處理裝置，其中該氧化物崩潰製程包含該介電氧化層之一電阻的一非暫態改變。
  28. 如請求項1所述之資料處理裝置，其中該氧化物崩潰製程包含該介電氧化層之實體結構的一非暫態改變。
  29. 一種在包含一晶格之一資料處理裝置中產生一隨機化數值之方法，該晶格包含一介電氧化層，該方法包含以下步驟：在該晶格之該介電氧化層上施加一應力電壓，以使一氧化物崩潰製程出現；藉由量測該介電氧化層對該應力電壓之一回應來決定該氧化物崩潰製程之一當前程度；以及根據該氧化物崩潰製程之該當前程度決定一隨機化數值，其中決定一隨機化數值的該步驟係以根據一時間週期量測決定該隨機化數值，該時間週期量測在施加該應力電壓與決定一當前程度的該步驟中所決定一氧化物崩潰事件的出現之間，該氧化物崩潰事件對應於該氧化物崩潰製程之一預定程度。
  30. 一種資料處理裝置，包含：一晶格，該晶格包含一介電氧化層；應力電壓構件，該應力電壓構件用於在該晶格之該介電氧化層上施加一應力電壓，以使一氧化物崩潰製程出 現；氧化物崩潰偵測構件，該氧化物崩潰偵測構件用於藉由量測該介電氧化層對該應力電壓之一回應來決定該氧化物崩潰製程之一當前程度；以及隨機化數值決定構件，該隨機化數值決定構件用於根據該氧化物崩潰製程之該當前程度決定一隨機化數值，其中該隨機化數值決定構件以根據一時間週期量測決定該隨機化數值，該時間週期量測在施加該應力電壓與由該氧化物崩潰偵測構件所決定一氧化物崩潰事件的出現之間，該氧化物崩潰事件對應於該氧化物崩潰製程之一預定程度。
TW100119059A 2010-06-03 2011-05-31 隨機化數值之產生 TWI496075B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US35121810P 2010-06-03 2010-06-03

Publications (2)

Publication Number Publication Date
TW201214276A TW201214276A (en) 2012-04-01
TWI496075B true TWI496075B (zh) 2015-08-11

Family

ID=45500808

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100119059A TWI496075B (zh) 2010-06-03 2011-05-31 隨機化數值之產生

Country Status (3)

Country Link
US (1) US9075675B2 (zh)
KR (1) KR20110132993A (zh)
TW (1) TWI496075B (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8525549B1 (en) * 2012-02-23 2013-09-03 International Business Machines Corporation Physical unclonable function cell and array
US9331012B2 (en) 2012-03-08 2016-05-03 International Business Machines Corporation Method for fabricating a physical unclonable interconnect function array
EP2667537A1 (en) * 2012-05-24 2013-11-27 Enigmedia SLL Method for coding and decoding a data stream
US8950008B2 (en) 2012-07-30 2015-02-03 International Business Machines Corporation Undiscoverable physical chip identification
JP5689570B2 (ja) * 2013-02-01 2015-03-25 パナソニックＩｐマネジメント株式会社 不揮発性記憶装置のデータ記録方法および不揮発性記憶装置のデータ書き込み回路
WO2014119329A1 (ja) 2013-02-01 2014-08-07 パナソニック株式会社 不揮発性記憶装置
KR20140108362A (ko) 2013-02-25 2014-09-11 삼성전자주식회사 난수 발생기
JP6048710B2 (ja) * 2013-02-28 2016-12-21 パナソニックＩｐマネジメント株式会社 暗号化記録装置、および暗号化記録方法
WO2014132664A1 (ja) * 2013-02-28 2014-09-04 パナソニック株式会社 認証システム、不揮発性記録メディア、ホストコンピュータ、および認証方法
US9304741B2 (en) * 2013-04-22 2016-04-05 Omnivision Technologies, Inc. Apparatus, method and system for random number generation
US9166588B2 (en) 2014-01-20 2015-10-20 Globalfoundires Inc. Semiconductor device including enhanced variability
JP6380804B2 (ja) 2014-04-16 2018-08-29 パナソニックＩｐマネジメント株式会社 乱数処理装置および乱数処理方法
US9973403B2 (en) * 2014-05-09 2018-05-15 Lawrence F. Glaser Intelligent traces and connections in electronic systems
EP3140818B1 (en) 2014-05-09 2020-02-19 Quantum Numbers Corp. Method for generating random numbers and associated random number generator
US9640247B2 (en) * 2015-01-14 2017-05-02 Qualcomm Incorporated Methods and apparatuses for generating random numbers based on bit cell settling time
US20170077046A1 (en) * 2015-09-11 2017-03-16 The Regents Of The University Of California Physical unclonable functions through locally enhanced defectivity
US10095476B2 (en) 2015-12-02 2018-10-09 International Business Machines Corporation Random telegraph noise native device for true random number generator and noise injection
CA2952941C (en) 2016-01-08 2018-12-11 Sidense Corp. Puf value generation using an anti-fuse memory array
US9747982B1 (en) * 2016-02-22 2017-08-29 Arm Ltd. Device and method for generating random numbers
US10910079B2 (en) * 2016-05-09 2021-02-02 Intrinsic Id B.V. Programming device arranged to obtain and store a random bit string in a memory device
WO2017194335A2 (en) * 2016-05-09 2017-11-16 Intrinsic Id B.V. Programming device arranged to obtain and store a random bit string in a memory device
KR101920190B1 (ko) * 2016-11-22 2019-02-08 한국인터넷진흥원 임의의 ip 생성 방법 및 그 장치
US10168996B1 (en) 2018-01-15 2019-01-01 Quantum Numbers Corp. Method and system for generating a random bit sample
US20190305971A1 (en) * 2018-04-03 2019-10-03 Qualcomm Incorporated Physically unclonable function (puf) memory employing static random access memory (sram) bit cells enhanced by stress for increased puf output reproducibility
US10430161B1 (en) * 2018-04-09 2019-10-01 Jan J. Tatarkiewicz Apparatus, systems, and methods comprising tritium random number generator
US10748591B2 (en) 2019-01-13 2020-08-18 Ememory Technology Inc. Random code generator
US11650795B2 (en) * 2019-08-23 2023-05-16 SK Hynix Inc. Raw read based physically unclonable function for flash memory
US11048478B1 (en) 2020-03-03 2021-06-29 Randaemon Sp. Z O.O. Method and apparatus for tritium-based true random number generator
US10901695B1 (en) 2020-03-03 2021-01-26 Randaemon Sp. Z O.O. Apparatus, systems, and methods for beta decay based true random number generator
US11249725B1 (en) 2021-07-22 2022-02-15 Randaemon Sp. Zo.O. Method and apparatus for highly effective on-chip true random number generator utilizing beta decay
US11281432B1 (en) 2021-07-22 2022-03-22 Randaemon Sp. Z O.O. Method and apparatus for true random number generator based on nuclear radiation
US11586421B2 (en) 2021-07-22 2023-02-21 Randaemon Sp. Z O.O. Method for making cost-effective nickel-63 radiation source for true random number generators
US11567734B1 (en) 2021-10-22 2023-01-31 Randaemon Sp. Z O.O. Method and apparatus for highly effective on-chip quantum random number generator

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026217B1 (en) * 2003-10-29 2006-04-11 Lsi Logic Corporation Method of forming an antifuse on a semiconductor substrate using wet oxidation of a nitrided substrate
TW200913627A (en) * 2007-05-11 2009-03-16 Validity Sensors Inc Method and system for electronically securing an electronic device using physically unclonable functions

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101374427B1 (ko) * 2008-05-23 2014-03-17 에이저 시스템즈 엘엘시 보안 난수 생성기

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7026217B1 (en) * 2003-10-29 2006-04-11 Lsi Logic Corporation Method of forming an antifuse on a semiconductor substrate using wet oxidation of a nitrided substrate
TW200913627A (en) * 2007-05-11 2009-03-16 Validity Sensors Inc Method and system for electronically securing an electronic device using physically unclonable functions

Also Published As

Publication number Publication date
TW201214276A (en) 2012-04-01
KR20110132993A (ko) 2011-12-09
US9075675B2 (en) 2015-07-07
US20120030268A1 (en) 2012-02-02

Similar Documents

Publication Publication Date Title
TWI496075B (zh) 隨機化數值之產生
Tehranipoor et al. DRAM-based intrinsic physically unclonable functions for system-level security and authentication
Wu et al. A PUF scheme using competing oxide rupture with bit error rate approaching zero
EP2758865B1 (en) Entropy source with magneto-resistive element for random number generator
US9600237B2 (en) Random number processing apparatus and random number processing method
Garg et al. Design of SRAM PUF with improved uniformity and reliability utilizing device aging effect
Yin et al. Improving PUF security with regression-based distiller
Baturone et al. Improved generation of identifiers, secret keys, and random numbers from SRAMs
Liu et al. A true random number generator using time-dependent dielectric breakdown
Wan et al. An invasive-attack-resistant PUF based on switched-capacitor circuit
Sahay et al. Recent trends in hardware security exploiting hybrid CMOS-resistive memory circuits
Batabyal et al. Design of a ring oscillator based PUF with enhanced challenge response pair and improved reliability
Barbareschi et al. Testing 90 nm microcontroller SRAM PUF quality
Zhao et al. A 108 F 2/Bit fully reconfigurable RRAM PUF based on truly random dynamic entropy of jitter noise
Tehranipoor et al. Investigation of DRAM PUFs reliability under device accelerated aging effects
Sadana et al. A highly reliable and unbiased PUF based on differential OTP memory
Yang et al. Cryptographic Key Generation and In Situ Encryption in One‐Transistor‐One‐Resistor Memristors for Hardware Security
Mahmoodi et al. A strong physically unclonable function With> 2⁸⁰ CRPs and< 1.4% BER using passive ReRAM technology
Mills et al. Design and evaluation of a delay-based FPGA physically unclonable function
Tseng et al. ReRAM-based pseudo-true random number generator With high throughput and unpredictability characteristics
Clark et al. SRAM circuits for true random number generation using intrinsic bit instability
Gong et al. Design for test and hardware security utilizing retention loss of memristors
Carboni et al. Applications of resistive switching memory as hardware security primitive
Equbal et al. Hybrid CMOS-RRAM true random number generator exploiting coupled entropy sources
CN112417523B (zh) 基于去硅化物接触孔的物理不可克隆函数电路结构

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees