CN112417523B - 基于去硅化物接触孔的物理不可克隆函数电路结构 - Google Patents

基于去硅化物接触孔的物理不可克隆函数电路结构 Download PDF

Info

Publication number
CN112417523B
CN112417523B CN202011301578.2A CN202011301578A CN112417523B CN 112417523 B CN112417523 B CN 112417523B CN 202011301578 A CN202011301578 A CN 202011301578A CN 112417523 B CN112417523 B CN 112417523B
Authority
CN
China
Prior art keywords
silicide
multiplexer
contact hole
basic
circuit structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011301578.2A
Other languages
English (en)
Other versions
CN112417523A (zh
Inventor
赵晓锦
彭乔舟
许婷婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen University
Original Assignee
Shenzhen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen University filed Critical Shenzhen University
Priority to CN202011301578.2A priority Critical patent/CN112417523B/zh
Publication of CN112417523A publication Critical patent/CN112417523A/zh
Application granted granted Critical
Publication of CN112417523B publication Critical patent/CN112417523B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computational Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种基于去硅化物接触孔的物理不可克隆函数电路结构，包括电流比较器、第一行译码器、第二行译码器、第一列译码器、第二列译码器、第一多路选择器、第二多路选择器、第一核心单元阵列及第二核心单元阵列，核心阵列中的基本单元均由去硅化物接触孔晶体管构建得到。本发明基于集成电路设计技术，属于集成电路硬件安全技术领域，基于半导体加工工艺的偏差来获得去硅化物接触孔电阻阻值的一个分布，并利用该阻值分布作为构建物理不可克隆函数的熵源。该物理不可克隆函数电路结构通过较小的面积尺寸即可满足熵源对随机性的要求，并且在环境温度大范围变化的情况下仍然具有极高的可靠性。

Description

基于去硅化物接触孔的物理不可克隆函数电路结构
技术领域
本发明涉及集成电路硬件安全技术领域，尤其涉及一种基于去硅化物接触孔的物理不可克隆函数电路结构。
背景技术
物理不可克隆函数(Physical Unclonable Function，PUF)指的是对一个物理实体输入一个激励，利用其内在物理构造不可避免的随机差异，输出一个不可预测的随机响应函数。传统的技术方法均是将加密信息存储在非易失性存储器(Non-volatile Memory，NVM)中，由于非易失性存储器的制造成本更高，对设备有计算能力上的要求，因此采用非易失性存储器存储加密信息无法满足物联网领域内低功耗、低成本的使用需求。
不同于使用非易失性存储器来存储密码的技术方法，PUF是利用硅芯片上集成电路的物理参数在半导体加工过程中产生的先天失配，来为每一个芯片生成一个独特，随机且唯一的响应，并使其能够更有效的抵抗各种不同的攻击。基于物理不可克隆函数(PUF)原理所设计得到的集成电路即为物理不可克隆函数电路结构(PUF电路结构)。
PUF电路结构能够利用半导体制造过程中存在的不可避免的工艺误差，并将其收集作为熵源，从而产生不可预测的、唯一且可靠的响应。同时，PUF电路结构也能够更有效地防篡改、抵抗外来的侵入性攻击。在当今PUF的设计中，降低功耗、减少面积和提高可靠性已经成为三个主要目标。具体的，大部分实现PUF的方法都是利用晶体管之间尺寸的失配，然而随着半导体制造工艺的不断改进，晶体管之间的尺寸失配会逐步减小。此外，PUF电路受外界环境因素变化的影响也不容忽视。当PUF工作温度出现较大范围波动时，PUF电路的特性会随之而发生改变，导致PUF电路输出响应的误码率升高，严重影响了PUF电路工作的可靠性。
发明内容
本发明实施例提供了一种基于去硅化物接触孔的物理不可克隆函数电路结构，旨在解决现有PUF技术方法中存在的可靠性问题。
本发明实施例提供了一种基于去硅化物接触孔的物理不可克隆函数电路结构，其中，包括电流比较器、第一行译码器、第二行译码器、第一列译码器、第二列译码器、第一多路选择器、第二多路选择器、第一核心单元阵列及第二核心单元阵列；
所述第一核心单元阵列及所述第二核心单元阵列分别用于产生随机分布的输入电流，所述第一核心单元阵列及所述第二核心单元阵列均由N个基本单元列所组成，每一所述基本单元列均由M个基于去硅化物接触孔晶体管构建得到的基本单元组成，其中M及N均为大于1的整数；
所述电流比较器同时与所述第一多路选择器及第二多路选择器进行连接，所述电流比较器用于对所述第一多路选择器选通的第一输入电流及所述第二多路选择器选通的第二输入电流进行比较以得到二进制输出信号；
所述第一列译码器通过所述第一多路选择器与所述第一核心单元阵列进行连接，用于从所述第一核心单元阵列的多个基本单元列中选择一个基本单元列的输入电流作为第一比较电流经所述第一多路选择器输出至所述电流比较器；
所述第二列译码器通过所述第二多路选择器与所述第二核心单元阵列进行连接，用于从所述第二核心单元阵列的多个基本单元列中选择一个基本单元列的输入电流作为第二比较电流经所述第二多路选择器输出至所述电流比较器；
所述第一行译码器与所述第一核心单元阵列的每一所述基本单元进行连接，用于控制从所述第一核心单元阵列的多个所述基本单元中选择一个基本单元的输入电流输出至所述第一多路选择器；
所述第二行译码器与所述第二核心单元阵列的每一所述基本单元进行连接，用于控制从所述第二核心单元阵列的多个所述基本单元中选择一个基本单元的输入电流输出至所述第二多路选择器。
所述基于去硅化物接触孔的物理不可克隆函数电路结构，其中，所述基本单元包括设置于硅基座上的源区、设置于硅基座上的漏区及设置于所述源区及所述漏区之间的多晶硅；
所述源区及所述漏区内均有源极接触孔和漏极接触孔用于与其它器件连接；
所述源区或所述漏区上覆盖有一层去硅化物掩膜，所述去硅化物掩膜在经半导体加工后形成一个随机且阻值分布较广的去硅化物源极接触孔电阻或去硅化物漏极接触孔电阻；
所述源区作为所述基本单元的源极连接所述去硅化物源极接触孔电阻后接地，所述漏区作为所述基本单元的漏极连接所述第一多路选择器或所述第二多路选择器；或者是，所述源区作为所述基本单元的源极接地，所述漏区作为所述基本单元的漏极连接所述去硅化物漏极接触孔电阻后再与所述第一多路选择器或所述第二多路选择器连接；
所述多晶硅作为所述基本单元的栅极连接所述第一行译码器或所述第二行译码器。
所述基于去硅化物接触孔的物理不可克隆函数电路结构，其中，所述去硅化物掩膜为去硅化物光刻版图层。
所述基于去硅化物接触孔的物理不可克隆函数电路结构，其中，所述去硅化物源极接触孔电阻或所述去硅化物漏极接触孔电阻的阻值为60-550kΩ。
所述基于去硅化物接触孔的物理不可克隆函数电路结构，其中，所述多晶硅的上端面均设有过渡金属淀积层。
所述基于去硅化物接触孔的物理不可克隆函数电路结构，其中，所述过渡金属淀积层由化合物MSi2构成，其中M为过渡金属，Si为硅。
所述基于去硅化物接触孔的物理不可克隆函数电路结构，其中，所述过渡金属为钛或钨。
所述基于去硅化物接触孔的物理不可克隆函数电路结构，其中，所述多晶硅的左右两侧壁被绝缘层所包裹。
所述基于去硅化物接触孔的物理不可克隆函数电路结构，其中，所述基本单元的外侧被二氧化硅所形成的绝缘层所包裹。
本发明实施例提供了一种基于去硅化物接触孔的物理不可克隆函数电路结构，包括电流比较器、第一行译码器、第二行译码器、第一列译码器、第二列译码器、第一多路选择器、第二多路选择器、第一核心单元阵列及第二核心单元阵列，核心阵列中的基本单元均由去硅化物接触孔晶体管构建得到。上述的基于去硅化物接触孔的物理不可克隆函数电路结构，基于半导体加工工艺的偏差来获得去硅化物接触孔电阻阻值的一个分布，并利用该阻值分布作为构建物理不可克隆函数的熵源。该物理不可克隆函数电路结构通过较小的面积尺寸即可满足熵源对随机性的要求，并且在环境温度大范围变化的情况下仍然具有极高的可靠性。
附图说明
为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的基于去硅化物接触孔的物理不可克隆函数电路结构的整体电路结构图；
图2为本发明实施例提供的基于去硅化物接触孔的物理不可克隆函数电路结构的局部电路结构图；
图3为本发明实施例提供的基于去硅化物接触孔晶体管的结构示意图；
图4为本发明实施例提供的基于去硅化物接触孔晶体管的结构示意图；
图5为本发明实施例提供的基于去硅化物接触孔晶体管的剖面结构图；
图6为本发明实施例提供的基于去硅化物接触孔的物理不可克隆函数电路结构的效果示意图；
图7为本发明实施例提供的基于去硅化物接触孔的物理不可克隆函数电路结构的效果示意图；
图8为本发明实施例提供的基于去硅化物接触孔的物理不可克隆函数电路结构的效果示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应当理解，当在本说明书和所附权利要求书中使用时，术语“包括”和“包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在，但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解，在本发明说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本发明。如在本发明说明书和所附权利要求书中所使用的那样，除非上下文清楚地指明其它情况，否则单数形式的“一”、“一个”及“该”意在包括复数形式。
还应当进一步理解，在本发明说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合，并且包括这些组合。
请参阅图1及图2，图1为本发明实施例提供的基于去硅化物接触孔的物理不可克隆函数电路结构的整体电路结构图；图2为本发明实施例提供的基于去硅化物接触孔的物理不可克隆函数电路结构的局部电路结构图。如图1及图2所示，一种基于去硅化物接触孔的物理不可克隆函数电路结构，其中，包括电流比较器CC、第一行译码器RD1、第二行译码器RD2、第一列译码器CD1、第二列译码器CD2、第一多路选择器MUX1、第二多路选择器MUX2、第一核心单元阵列CA1及第二核心单元阵列CA2；所述第一核心单元阵列CA1及所述第二核心单元阵列CA2用于分别产生随机分布的输入电流，所述第一核心阵列CA1及所述第二核心阵列CA2均由N个基本单元列所组成，每一所述基本单元列均由M个基于去硅化物接触孔晶体管构建得到的基本单元CR组成，其中M及N均为大于1的整数，且M和N可以相等也可以不相等，M和N的具体数值可根据物理不可克隆函数电路结构的具体功能进行配置。
例如，若M＝M＝16，则第一核心单元阵列CA1及第二核心单元阵列CA2均包含16个基本单元列，每一基本单元列均包含16个基本单元CR，得到的第一核心单元阵列CA1及第二核心单元阵列CA2均为包含256个基本单元位的PUF电路结构实例；若N＝M＝4，得到的第一核心单元阵列CA1及第二核心单元阵列CA2均为包含16个基本单元位的PUF电路结构实例。
所述电流比较器CC同时与所述第一多路选择器MUX1及所述第二多路选择器MUX2进行连接，所述电流比较器CC用于对所述第一多路选择器MUX1选通的第一比较电流及所述第二多路选择器MUX2选通的第二比较电流进行比较以得到二进制输出信号；所述第一列译码器CD1通过所述第一多路选择器MUX1与所述第一核心单元阵列CA1进行连接，用于从所述第一核心单元阵列CA1的多个基本单元列中选择一个基本单元列的输入电流作为第一比较电流经所述第一多路选择器MUX1输出至所述电流比较器CC；所述第二列译码器CD2通过所述第二多路选择器MUX2与所述第二核心单元阵列CA2进行连接，用于从所述第二核心单元阵列CA2的多个基本单元列中选择一个基本单元列的输入电流作为第二比较电流经所述第二多路选择器MUX2输出至所述电流比较器CC；所述第一行译码器RD1与所述第一核心单元阵列CA1的每一所述基本单元CR进行连接，用于控制从所述第一核心单元阵列CA1的多个所述基本单元CR中选择一个基本单元CR的输入电流输出至所述第一多路选择器MUX1；所述第二行译码器RD2与所述第二核心单元阵列CA2的每一所述基本单元CR进行连接，用于控制从所述第二核心单元阵列CA2的多个所述基本单元CR中选择一个基本单元CR的输入电流输出至所述第二多路选择器MUX2。每一基本单元CR包含一个去硅化物接触孔晶体管(SABC，Salicide-blocked contact晶体管)，去硅化物接触孔晶体管的源极或漏极与去硅化物接触孔电阻连接，则去硅化物接触孔电阻可作为PUF电路的熵源。具体的，第一行译码器RD1输出电压VB以对第一核心阵列CA1中的各基本单元CR的去硅化物接触孔晶体管进行控制，每一基本单元列中有且仅有一个基本单元CR与第一多路选择器MUX1进行连接，则每一基本单元列均可产生一个输入电流输出至第一多路选择器MUX1，输入电流的大小与相应基本单元CR中去硅化物接触孔电阻的阻值紧密相关；第一列译码器CD1从所述第一核心单元阵列CA1的多个基本单元列中选择一个基本单元列的输入电流作为所述第一比较电流输出至所述电流比较器CC，同样的，第二列译码器CD2从所述第二核心单元阵列CA2的多个基本单元列中选择一个基本单元列的输入电流作为所述第二比较电流供给至所述电流比较器CC，电流比较器CC用于对所述第一比较电流及所述第二比较电流的大小进行比较得到二进制输出信号，若第一比较电流大于第二比较电流，则二进制输出信号为“1”，若第一比较电流不大于第二比较电流，则二进制输出信号为“0”，例如，所得到的多个连续二进制输出信号可表示为“00101110”，这一连续二进制输出信号即可作为所生成的随机密码进行使用。
在更具体的实施例中，所述基本单元CR包括设置于硅基座1上的源区2、设置于硅基座1上的漏区3及设置于所述源区2及所述漏区3之间的多晶硅4；所述源区2及所述漏区3内均有源极接触孔22和漏极接触孔31用于与其它器件连接；所述源区2或所述漏区3上覆盖有一层去硅化物掩膜21，所述去硅化物掩膜21在经半导体加工后形成一个随机且阻值分布较广的去硅化物源极接触孔电阻RC或去硅化物漏极接触孔电阻；所述源区2作为所述基本单元CR的源极连接所述去硅化物源极接触孔电阻RC后接地，所述漏区3作为所述基本单元CR的漏极连接所述第一多路选择器MUX1或所述第二多路选择器MUX2；或者是，所述源区2作为所述基本单元CR的源极接地，所述漏区3作为所述基本单元CR的漏极连接所述去硅化物漏极接触孔电阻后再与所述第一多路选择器MUX1或所述第二多路选择器MUX2连接；所述多晶硅4作为所述基本单元CR的栅极连接所述第一行译码器RD1或所述第二行译码器RD2。
图3为本发明实施例提供的基于去硅化物接触孔晶体管的结构示意图；图4为本发明实施例提供的基于去硅化物接触孔晶体管的结构示意图；图5为本发明实施例提供的基于去硅化物接触孔晶体管的剖面结构图。如图3所示，所述源区2上覆盖有一层去硅化物掩膜21，经半导体加工后去硅化物掩膜21与所述源区2之间的源极接触孔22形成去硅化物源极接触孔电阻RC，去掉源极接触孔22上层的去硅化物掩膜21所得到的去硅化物接触孔晶体管的结构如图4及图5所示。此时，所述源区2作为所述基本单元CR的源极连接所述去硅化物源极接触孔电阻RC后接地；所述漏区3作为所述基本单元CR的漏极连接所述第一多路选择器MUX1或所述第二多路选择器MUX2，所述多晶硅4作为所述基本单元CR的栅极连接所述第一行译码器RD1或所述第二行译码器RD2。其中，在硅基座1上采用N型离子注入进行处理即可得到源区2及漏区3，如图4所示，基本单元CR还包括与源极接触孔22进行电连接的第一金属7以及与漏区3进行电连接的第二金属8，与源极接触孔22电连接的第一金属7可作为去硅化物源极接触孔电阻RC的引脚与其他元器件进行电连接，与漏区3电连接的第二金属8可作为漏极的引脚与其他元器件进行电连接。图3、图4及图5中仅仅对本方案的一种实施例进行了体现，在本方案的另一种实施例中，第一金属7可作为源极的引脚与其他元器件进行电连接，第二金属8可作为去硅化物漏极接触孔电阻的引脚与其他元器件进行电连接。
在更具体的实施例中，所述去硅化物掩膜21为去硅化物光刻版图层。其中，所述去硅化物源极接触孔电阻RC或所述去硅化物漏极接触孔电阻的阻值为60-550kΩ。具体的，在源区2或漏区3上覆盖的去硅化物掩膜21为去硅化物光刻版图层，则基于源极接触孔22或漏极接触孔31所得到的去硅化物源极接触孔电阻RC或所述去硅化物漏极接触孔电阻的阻值会显著增加，且由于半导体加工工艺的偏差导致各基本单元CR的去硅化物源极接触孔电阻RC或去硅化物漏极接触孔电阻存在较大的随机性差异。因此，可利用不同基本单元CR的去硅化物源极接触孔电阻RC或去硅化物漏极接触孔电阻的随机性作为PUF电路的熵源。在上述半导体加工工艺基础上得到大量基本单元CR，通过测量得到各基本单元CR的去硅化物源极接触孔电阻RC或去硅化物漏极接触孔电阻的阻值在60-550kΩ这一范围内随机分布，也即上述去硅化物源极接触孔电阻RC或去硅化物漏极接触孔电阻的阻值为60-550kΩ。在实际流片过程中，所述半导体加工工艺如果选用180nm的互补型金属氧化物半导体(CMOS:Complementary-Metal-Oxide-Semiconductor)工艺，则接触孔22的尺寸为240nm×240nm。同时，接触孔22(也即是熵源)所占用的单位面积也可表示为2402/1802＝1.8F2，F代表该CMOS工艺节点的特征尺寸(Feature size，此处为180nm)。与现有PUF技术中单位面积通常大于10F2的熵源相比，本发明中PUF电路熵源的单位面积较小，可以很好地满足物联网应用中芯片成本的要求。
在更具体的实施例中，所述多晶硅4的上端面均设有过渡金属淀积层5。其中，所述过渡金属淀积层5由化合物MSi2构成，其中M为过渡金属，Si为硅。更具体的，所述过渡金属为钛或钨。过渡金属淀积层5可基于自对准硅化物工艺加工得到，具体的，可通过自对准硅化物工艺将过渡金属淀积于多晶硅4的上端面，过渡金属和未被遮蔽的硅基座1在加热的条件下发生反应形成上述过渡金属淀积层5，并且随着互连金属的淀积会形成欧姆接触，其中过渡金属沉积层5由低电阻的过渡金属硅化物构成，简写为MSi2。
在更具体的实施例中，所述多晶硅4的左右两侧壁被绝缘层41所包裹。更具体的，所述基本单元CR的外侧被二氧化硅6所形成的绝缘层所包裹。可采用绝缘层41包裹多晶硅4的左右两侧壁，以防止加工过程中离子注入对沟道的横向入侵。
随机性是指PUF电路结构生成二进制码流的随机程度，这是加密密钥管理和设备识别/认证应用的一个非常重要的指标。为了验证PUF电路结构输出的二进制码流具有足够的随机性，本发明采用了国际公认的自相关函数(ACF)及NIST(National Institute ofStandards and Technology)随机性测试工具。图6为本发明实施例提供的基于去硅化物接触孔的物理不可克隆函数电路结构的效果示意图。取10个不同的PUF电路结构实例(其中，N＝M＝16)，分别测试每一个PUF电路结构实例的输出值并合成一串2560位的二进制码流。如图6所示，ACF的测试结果表明，本发明在95％的置信区间内(图6中上下两条横线的范围内)对应的自相关系数为0.0181，很好地满足了PUF电路结构对随机性的要求。
此外，我们还对所述2560位的二进制码流进行了NIST测试，通过计算各项NIST测试的置信度(P值)，可以很好地对PUF电路结构所生成的二进制码流的随机性进行量化。通常NIST测试结果的P值应大于0.01，其产生的信息源的置信水平才可以达到99％并被视为是随机的。如表1所示,该PUF电路结构实例的输出通过了所有NIST测试，很好地满足了随机性的要求。
测试名称 基本单元位数 置信度(P)
Frequency 256 0.534146
Block Frequency 256 0.534146
Cumulative Sums 256 0.739918
Runs 256 0.350485
Longest Run 256 0.911413
FFT 256 0.122325
Approximate Entropy 256 0.911413
Serial 256 0.350485
表1
另外，可靠性反映了PUF电路结构在不同的工作环境和同样的输入激励下,输出响应能够抵抗环境影响的能力。具体到硅基的PUF电路，对可靠性影响最大的环境变量即工作温度和电源电压VDD。PUF电路结构的可靠性可以通过计算汉明距离(Hamming Distance)来量化。具体的，通过比较PUF在不同环境条件下对相同输入激励的响应(二进制的输出信号码流)，可以对PUF电路结构的可靠性进行量化评估。常见的可靠性量化评估指标是误码率(BER:Bit Error Rate)，其定义如下：
Figure BDA0002787069460000091
上述公式中Ri为第i个PUF芯片在正常工作温度和电源电压条件下所测得的n位二进制的输出信号，Ri,j是在非正常温度和电源电压条件下测量第j次得到的n位二进制的输出信号。其中i的最大值为所拥有的PUF芯片总个数；j为非正常工作温度和电源电压条件下测量的总次数；HD(Ri,Ri,j)表示Ri同Ri,j两次测量结果之间的汉明距离。本发明对上述256位的PUF电路结构进行了可靠性测试，采用1.8V作为电源电压，在不同工作温度(-50℃～150℃)下测试PUF芯片的误码率。图7为本发明实施例提供的基于去硅化物接触孔的物理不可克隆函数电路结构的工作温度误码率测试结果，该PUF电路结构在150℃时最差误码率为5.08％，在上述的温度条件范围内以10℃为步长计算出的误码率灵敏度(即误码率变化斜率的平均值)为0.55％/10℃。
唯一性(又称独特性)反映了在同一测试环境下，相同的输入激励应用于不同PUF芯片时所得到的二进制输出信号响应之间的差异。对于一对固定长度的二进制码流，其归一化汉明距离的最大理想值(即二者最大的归一化差异)为50％。因此，在相同的环境条件下，我们通过将相同的输入激励应用于不同的PUF芯片来比较各PUF电路结构的二进制输出信号响应，计算出不同PUF电路结构之间的片间汉明距离(Inter-PUF HD)，从而对PUF电路结构的唯一性进行量化，具体公式如下：
Figure BDA0002787069460000101
其中Ru和Rv是两个不同的PUF芯片u和v对于相同输入激励的n位二进制输出信号，m为PUF芯片的总数，U表示唯一性。
具体的，本发明在相同的环境和输入激励情况下，测试了10个不同的PUF芯片实例。图8为本发明实施例提供的基于去硅化物接触孔的物理不可克隆函数电路结构的效果示意图，显示了由10个PUF芯片计算出的归一化片间汉明距离的分布情况。我们可以看到，图中的直方图非常贴合理想的高斯分布曲线，经拟合后的高斯分布均值μ为0.4990，标准差σ为0.0279，对应的唯一性为49.90％，与理想值50％十分接近。
在本发明实施例所提供的基于去硅化物接触孔的物理不可克隆函数电路结构，包括电流比较器、第一行译码器、第二行译码器、第一列译码器、第二列译码器、第一多路选择器、第二多路选择器、第一核心单元阵列及第二核心单元阵列，核心阵列中的基本单元均由去硅化物接触孔晶体管构建得到。上述的基于去硅化物接触孔的物理不可克隆函数电路结构，基于半导体加工工艺的偏差来获得去硅化物接触孔电阻阻值的一个分布，并利用该阻值分布作为构建物理不可克隆函数的熵源。该物理不可克隆函数电路结构通过较小的面积尺寸即可满足熵源对随机性的要求，并且在环境温度大范围变化的情况下仍然具有极高的可靠性。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (8)

1.一种基于去硅化物接触孔的物理不可克隆函数电路结构，其特征在于，包括电流比较器、第一行译码器、第二行译码器、第一列译码器、第二列译码器、第一多路选择器、第二多路选择器、第一核心单元阵列及第二核心单元阵列；
所述第一核心单元阵列及所述第二核心单元阵列分别用于产生随机分布的输入电流，所述第一核心单元阵列及所述第二核心单元阵列均由N个基本单元列所组成，每一所述基本单元列均由M个基于去硅化物接触孔晶体管构建得到的基本单元组成，其中M及N均为大于1的整数；
所述电流比较器同时与所述第一多路选择器及第二多路选择器进行连接，所述电流比较器用于对所述第一多路选择器选通的第一输入电流及所述第二多路选择器选通的第二输入电流进行比较以得到二进制输出信号；
所述第一列译码器通过所述第一多路选择器与所述第一核心单元阵列进行连接，用于从所述第一核心单元阵列的多个基本单元列中选择一个基本单元列的输入电流作为第一比较电流经所述第一多路选择器输出至所述电流比较器；
所述第二列译码器通过所述第二多路选择器与所述第二核心单元阵列进行连接，用于从所述第二核心单元阵列的多个基本单元列中选择一个基本单元列的输入电流作为第二比较电流经所述第二多路选择器输出至所述电流比较器；
所述第一行译码器与所述第一核心单元阵列的每一所述基本单元进行连接，用于控制从所述第一核心单元阵列的多个所述基本单元中选择一个基本单元的输入电流输出至所述第一多路选择器；
所述第二行译码器与所述第二核心单元阵列的每一所述基本单元进行连接，用于控制从所述第二核心单元阵列的多个所述基本单元中选择一个基本单元的输入电流输出至所述第二多路选择器；
所述基本单元包括设置于硅基座上的源区、设置于硅基座上的漏区及设置于所述源区及所述漏区之间的多晶硅；
所述源区及所述漏区内均有源极接触孔和漏极接触孔用于与其它器件连接；
所述源区或所述漏区上覆盖有一层去硅化物掩膜，所述去硅化物掩膜在经半导体加工后形成一个随机且阻值分布较广的去硅化物源极接触孔电阻或去硅化物漏极接触孔电阻；
所述源区作为所述基本单元的源极连接所述去硅化物源极接触孔电阻后接地，所述漏区作为所述基本单元的漏极连接所述第一多路选择器或所述第二多路选择器；或者是，所述源区作为所述基本单元的源极接地，所述漏区作为所述基本单元的漏极连接所述去硅化物漏极接触孔电阻后再与所述第一多路选择器或所述第二多路选择器连接；
所述多晶硅作为所述基本单元的栅极连接所述第一行译码器或所述第二行译码器。
2.根据权利要求1所述的基于去硅化物接触孔的物理不可克隆函数电路结构，其特征在于，所述去硅化物掩膜为去硅化物光刻版图层。
3.根据权利要求2所述的基于去硅化物接触孔的物理不可克隆函数电路结构，其特征在于，所述去硅化物源极接触孔电阻或所述去硅化物漏极接触孔电阻的阻值为60-550kΩ。
4.根据权利要求1至3任一项所述的基于去硅化物接触孔的物理不可克隆函数电路结构，其特征在于，所述多晶硅的上端面设有过渡金属淀积层。
5.根据权利要求4所述的基于去硅化物接触孔的物理不可克隆函数电路结构，其特征在于，所述过渡金属淀积层由化合物MSi2构成，其中M为过渡金属，Si为硅。
6.根据权利要求5所述的基于去硅化物接触孔的物理不可克隆函数电路结构，其特征在于，所述过渡金属为钛或钨。
7.根据权利要求4所述的基于去硅化物接触孔的物理不可克隆函数电路结构，其特征在于，所述多晶硅的左右两侧壁被绝缘层所包裹。
8.根据权利要求7所述的基于去硅化物接触孔的物理不可克隆函数电路结构，其特征在于，所述基本单元的外侧被二氧化硅所形成的绝缘层所包裹。
CN202011301578.2A 2020-11-19 2020-11-19 基于去硅化物接触孔的物理不可克隆函数电路结构 Active CN112417523B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011301578.2A CN112417523B (zh) 2020-11-19 2020-11-19 基于去硅化物接触孔的物理不可克隆函数电路结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011301578.2A CN112417523B (zh) 2020-11-19 2020-11-19 基于去硅化物接触孔的物理不可克隆函数电路结构

Publications (2)

Publication Number Publication Date
CN112417523A CN112417523A (zh) 2021-02-26
CN112417523B true CN112417523B (zh) 2022-06-10

Family

ID=74774037

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011301578.2A Active CN112417523B (zh) 2020-11-19 2020-11-19 基于去硅化物接触孔的物理不可克隆函数电路结构

Country Status (1)

Country Link
CN (1) CN112417523B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114068689B (zh) * 2022-01-12 2022-04-01 深圳大学 基于栅极外悬量调制晶体管的新型熵源结构及其制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6015748A (en) * 1998-05-21 2000-01-18 Samsung Electronics Co., Ltd. Methods of fabricating integrated circuit memory devices including silicide blocking layers on memory cell transistor source and drain regions
US6143613A (en) * 1997-06-30 2000-11-07 Vlsi Technology, Inc. Selective exclusion of silicide formation to make polysilicon resistors
WO2019018557A1 (en) * 2017-07-18 2019-01-24 Square, Inc. DEVICES HAVING PHYSICALLY NON-CLONABLE FUNCTIONS
CN109495272A (zh) * 2018-10-31 2019-03-19 复旦大学 一种基于忆阻器的强puf电路
CN109522753A (zh) * 2017-09-18 2019-03-26 清华大学 电路结构及其驱动方法、芯片及其认证方法、电子设备
CN110210257A (zh) * 2019-04-22 2019-09-06 深圳大学 一种基于二管结构电压基准源的高可靠性物理不可克隆函数电路
CN110224831A (zh) * 2019-05-08 2019-09-10 深圳大学 一种基于四管电压基准源的高可靠性物理不可克隆函数电路
US10764069B1 (en) * 2019-03-08 2020-09-01 Analog Devices International Unlimited Company Transistor based PUF apparatus

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9251893B2 (en) * 2010-08-20 2016-02-02 Shine C. Chung Multiple-bit programmable resistive memory using diode as program selector
US20160028544A1 (en) * 2012-11-15 2016-01-28 Elwha Llc Random number generator functions in memory
US10574469B1 (en) * 2019-04-10 2020-02-25 Nxp Usa, Inc. Physically unclonable function and method for generating a digital code
CN110121041A (zh) * 2019-04-24 2019-08-13 深圳大学 一种用于cmos动态视觉图像传感器的物理不可克隆函数电路

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143613A (en) * 1997-06-30 2000-11-07 Vlsi Technology, Inc. Selective exclusion of silicide formation to make polysilicon resistors
US6015748A (en) * 1998-05-21 2000-01-18 Samsung Electronics Co., Ltd. Methods of fabricating integrated circuit memory devices including silicide blocking layers on memory cell transistor source and drain regions
WO2019018557A1 (en) * 2017-07-18 2019-01-24 Square, Inc. DEVICES HAVING PHYSICALLY NON-CLONABLE FUNCTIONS
CN109522753A (zh) * 2017-09-18 2019-03-26 清华大学 电路结构及其驱动方法、芯片及其认证方法、电子设备
CN109495272A (zh) * 2018-10-31 2019-03-19 复旦大学 一种基于忆阻器的强puf电路
US10764069B1 (en) * 2019-03-08 2020-09-01 Analog Devices International Unlimited Company Transistor based PUF apparatus
CN110210257A (zh) * 2019-04-22 2019-09-06 深圳大学 一种基于二管结构电压基准源的高可靠性物理不可克隆函数电路
CN110224831A (zh) * 2019-05-08 2019-09-10 深圳大学 一种基于四管电压基准源的高可靠性物理不可克隆函数电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
An Ultracompact Switching-Voltage-Based Fully Reconfigurable RRAM PUF With Low Native Instability;Zhao, XJ et.al;《IEEE TRANSACTIONS ON ELECTRON DEVICES》;20200731;全文 *

Also Published As

Publication number Publication date
CN112417523A (zh) 2021-02-26

Similar Documents

Publication Publication Date Title
TWI496075B (zh) 隨機化數值之產生
Chuang et al. A physically unclonable function using soft oxide breakdown featuring 0% native BER and 51.8 fJ/bit in 40-nm CMOS
Xiao et al. Bit selection algorithm suitable for high-volume production of SRAM-PUF
JP6222672B2 (ja) セキュア・デバイスを製造する方法
US20150301802A1 (en) Random number processing apparatus and random number processing method
Baturone et al. Improved generation of identifiers, secret keys, and random numbers from SRAMs
Kodýtek et al. Improved ring oscillator PUF on FPGA and its properties
WO2011088074A2 (en) System and methods for generating unclonable security keys in integrated circuits
Batabyal et al. Design of a ring oscillator based PUF with enhanced challenge response pair and improved reliability
Tehranipoor et al. Investigation of DRAM PUFs reliability under device accelerated aging effects
CN112417523B (zh) 基于去硅化物接触孔的物理不可克隆函数电路结构
US7690024B2 (en) Authenticated device and individual authentication system
Xu et al. Understanding sources of variations in flash memory for physical unclonable functions
US20210119791A1 (en) Identification key generating device and identification key generating method
Clark et al. SRAM circuits for true random number generation using intrinsic bit instability
Mahmoodi et al. A strong physically unclonable function With> 2⁸⁰ CRPs and< 1.4% BER using passive ReRAM technology
Chuang et al. A multi-bit/cell PUF using analog breakdown positions in CMOS
US11646899B2 (en) Circuit for physically unclonable function and a method to generate private key for secure authentication using a physically unclonable function cell
Loong et al. Performance analysis of CMOS-memristor hybrid ring oscillator Physically Unclonable Function (RO-PUF)
Wang et al. Physical unclonable function systems based on pattern transfer of fingerprint-like patterns
CN113535124B (zh) 基于片上数字反馈自校准系统的真随机数发生器
CN114068689B (zh) 基于栅极外悬量调制晶体管的新型熵源结构及其制造方法
Shifman et al. A method to utilize mismatch size to produce an additional stable bit in a tilting SRAM-based PUF
Kurra et al. A decoder-mux based arbiter physical unclonable functions for low cost security applications
CN112687307A (zh) 基于施密特触发器型反相器的物理不可克隆函数电路结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant