JP6222672B2 - セキュア・デバイスを製造する方法 - Google Patents

Description

本開示は、デバイス認証に関し、より詳細には、集積回路のための物理的複製困難関数に関する。

ハードウェアに基づく「信頼の起点（Root of Trust）」は、どのセキュアなコンピューティング・システムにとっても基本的なビルディング・ブロックである。セキュアなコンピューティングの重要な要素は、認証、すなわちデータを許可されたソースに送ること、またはデータを指定されたデバイス上にロードすること、あるいはその両方を必要とする。一般に、バイナリ・コードでの暗号化鍵が、データおよびビット・ストリームを安全にする基礎を形成する。一般に、そのような暗号化鍵は、不揮発性メモリ内に記憶され、集積回路（ＩＣ）上に常に存在する。攻撃者がその鍵をデバイスから抽出することができる場合、セキュアなコンピューティングのための土台全体が危険にさらされる。たとえば、デバイスへの物理的なアクセスを有する攻撃者は、チップの上層を除去し、トランジスタの状態に基づいて記憶されたコードを読み出すことができる。したがって、暗号化鍵を安全にすることは、改竄防止技術を必要とし、これらの技術は比較的コストのかかるものとなることがあり、したがってフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）、移動デバイス、およびセンサのような様々なデバイス内での実装に適さないことがある。

米国特許出願第１２／０３２，１００号

Suh, et al., "Physical Unclonable Functions for Device Authentication and Secret Key Generation", Proceedings of the 44th Design Automation Conference, San Diego, CA, June 2007

物理的複製困難関数を有するセキュア・デバイスを製造するための方法を提供する。

本開示の実施形態は、セキュア・デバイス、および物理的複製困難関数を有するそのようなデバイスを製造するための方法を開示する。たとえば、一実施形態では、物理的複製困難関数を有するセキュア・デバイスが、基板と、基板上に形成された少なくとも１つの高ｋ／金属ゲート・デバイスと、セキュア・デバイスを認証するために少なくとも１つの高ｋ／金属ゲート・デバイスの少なくとも１つの特性を測定するように構成された測定回路とを含む。少なくとも１つの高ｋ／金属ゲート・デバイスは、物理的複製困難関数を表す。同様に、別の実施形態では、物理的複製困難関数を有するセキュア・デバイスが、基板と、基板上に形成された少なくとも１つの高ｋ／金属ゲート・デバイスとを含み、高ｋ金属ゲート・デバイスは、物理的複製困難関数を表し、少なくとも１つの高ｋ／金属ゲート・デバイスは、少なくとも１つの変動性増強（variability enhancement）を受けている。

さらなる実施形態では、物理的複製困難関数を有するセキュア・デバイスを製造する方法が、基板を用意するステップと、少なくとも１つの高ｋ／金属ゲート・デバイスを基板上に形成するステップとを含み、少なくとも１つの高ｋ／金属ゲート・デバイスは、物理的複製困難関数を表す。高ｋ／金属ゲート・デバイスを形成するステップは、少なくとも１つの変動性増強を少なくとも１つの高ｋ／金属ゲート・デバイスに適用するステップを含む。さらに別の実施形態では、物理的複製困難関数を有するセキュア・デバイスを製造する方法が、少なくとも１つの高ｋ／金属ゲート・デバイスを有する集積回路を用意するステップと、セキュア・デバイスを認証するために少なくとも１つの高ｋ／金属ゲート・デバイスの少なくとも１つの特性を測定するように構成された測定回路を集積回路上に含めるステップとを含む。少なくとも１つの高ｋ／金属ゲート・デバイスは、物理的複製困難関数を表す。

本開示の教示は、添付の図面と共に以下の詳細な説明を検討することによって容易に理解することができる。

本開示の実施形態による例示的なデバイスの図である。 本開示の実施形態による例示的な測定回路の動作の図である。 本開示の実施形態による例示的なデバイスを製造するための方法の流れ図である。 物理的複製困難関数値からバイナリ鍵を決定するための例示的なグラフである。

理解を容易にするために、可能な場合、同一の符号を使用し、図に共通である同一の要素を示している。

スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）は、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）のための重要なデバイス・ビルディング・ブロックである。本開示の実施形態は、この性質のデバイス内で使用される高ｋ／金属ゲート・スタックを作製および処理する新規な方法を使用して、改良された物理的複製困難関数（ＰＵＦ）を提供する。具体的には、いくつかの、材料を主要素とする現象を利用し、ゲート・スタック内の変動性に意図的に影響を及ぼす。

ゲート・ファースト高ｋ／金属ゲート作製では、高ｋ／金属ゲートの閾値電圧は、局所的な加熱環境に対して非常に敏感である。たとえば、Ｌａ_２Ｏ_３およびＩＩＡ族の酸化物、たとえば土類金属酸化物（ＩＩＡ族は、現在、第２族、アルカリ土類金属、またはベリリウム族、あるいはそれらのすべてと呼ばれることがあることに留意されたい）、およびＩＩＩＢ族元素（現在、第１３族、土類金属酸化物、またはホウ素族と呼ばれることがある）を使用し、ゲートの閾値電圧を精密に設計することができる。しかし、そのような高ｋ／金属ゲート（たとえば、ｎチャネルまたはｐチャネル金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ））の閾値電圧は、９４０℃と１０２５℃の間の温度変化に対して最大２００ｍＶ以上の閾値電圧（Ｖｔ）変化を示すことがある。

ゲート・ファースト高ｋ／金属ゲート・デバイスは、局所的な酸素環境に対して非常に敏感であり、実に百万分の一（ｐｐｍ）レベルの酸素の多くの有害な影響がある。酸素の２つの一般的な影響は、小さいデバイスおよび大きいデバイス内での界面層再成長であり、Ｔｉｎｖ（反転層の厚さ）の増大、およびゲートによるチャネル制御の喪失を引き起こす。場合によっては、これは、約５００℃を超える温度で外部の酸素からの基板ケイ素（Ｓｉ）の酸化によって可能になり、この酸素は、界面層と密着しているハフニウム（Ｈｆ）ベースの高ｋコンジット層（conduit layer）によってトランジスタの活性領域に移送されることがあり得る。Ｔｉｎｖの増大は次いで、約４００〜５００℃以上でｐｐｍレベルの酸素にさらされたとき、長さの短い、幅の狭いデバイスについてトランジスタのＶｔを増大する。

ゲート・ラスト高ｋ／金属ゲート・デバイスは、４００℃を超える温度に対して非常に敏感である。具体的には、いくつかの実施形態では、そのようなデバイスは、金属ゲート用にアルミニウムまたはアルミニウム合金を有する。これらの材料は、温度変動に対して非常に敏感である。たとえば、４００℃から４５０℃への変化は、ゲート・リークの著しい劣化（たとえば、２桁以上）を引き起こし、したがってデバイス・リーク全体、したがってＶｔに影響を及ぼす可能性がある。

上述の効果による局所加熱および様々な周囲条件における作製、ならびにパターニング・プロセスなど本明細書に記載のいくつかの他の技法が、変動性、ならびに改竄に対する感受性が高められたＰＵＦを設計するために使用される。

さらに、高ｋ／金属ゲートは、大気（たとえば、配線層除去からの露出）、および放射（たとえば、レーザ熱、電子ビーム、Ｘ線など）に対して非常に敏感である。したがって、高ｋ／金属ゲート・スタックをＰＵＦデバイスとして使用する本開示の実施形態は、改竄応答のための、材料を主要素とする機構を提供する。たとえば、トンネル電子顕微鏡（ＴＥＭ）を使用する失敗解析から導出された経験的データは、高ｋ／金属ゲート・スタックがビームに非常に敏感であり、解析結果を変えることになるビーム損傷を回避するために、非常に注意しなければならないことを示す。

前述に従って、本開示の実施形態は、いくつかの利点を有する、認証および鍵生成のための、一意の物理特性を有するセキュア・デバイス、または物理的複製困難関数（ＰＵＦ）を開示する。たとえば、例示的なデバイスは、基板、ダイ、または集積回路を含み、物理的複製困難関数として使用される１つまたは複数の高ｋ／金属ゲートのアレイを有する。この文脈では、「高ｋ」という用語は、標準的なゲート／トランジスタ内で使用される二酸化ケイ素（ＳｉＯ_２）のものより大きい誘電率を指すことに留意されたい。いくつかの実施形態では、高ｋ／金属ゲートの１つまたは複数の構成要素の特性の変動性が意図的に増大され、物理的複製困難関数のための明確なシグネチャを生み出す。たとえば、一実施形態は、集積回路の製造プロセス中にレーザ・アニールを実施することによって高ｋ／金属ゲートの変動性を増大することができる。一実施形態は、高ｋ／金属ゲートの１つまたは複数の構成要素を、製造プロセス中に１つもしくは複数の様々な周囲条件にさらすこと、または１つもしくは複数のパターニング・プロセスを実施すること、あるいはその両方によって変動性を増大することができる。いくつかの実施形態では、少なくとも１つの高ｋ／金属ゲートの少なくとも１つの特性を測定するために、測定回路が集積回路上に含まれる。次いで、測定された特性（または複数の特性）は、デバイスを認証するためにシグネチャとして使用することができる。換言すれば、高ｋ／金属ゲートのアレイは、そのデバイスのための物理的複製困難関数を構成する。

ＰＵＦの裏にある原理の１つは、チップの電源が切られたとき暗号化鍵がバイナリ形態で記憶されず、ハードウェア内に一意の物理的なアナログ識別子の形態で隠され、その結果、そのコードは、指定された、許可された、損なわれていないＩＣ上で実行することしかできないことである。したがって、回路がオンにされたとき、チップのそれらのエリアを測定し、アナログ値をバイナリ・コードに変換することができる。しかし、チップがオフにされた場合、バイナリ・コードはどのメモリ内にも記憶されず、チップの特性内に潜在する。物理的複製困難関数を認証および鍵生成のために使用するための従来の手法は、変動性が低減されるように製造中に最適化されたデバイス構造に主眼を置く。なぜなら、通常の意図が、高性能および再現性であるからである。しかし、物理的複製困難関数をもたらすために使用されるデバイスのアレイが、物理的複製困難関数からバイナリ・コードを計算するために使用される測定デバイスの閾値に近い、狭い変動性範囲を有する場合、時間および温度にわたるわずかな変化があれば、ビット誤りを引き起こすおそれがある。たとえば、シグネチャをバイナリ表現に変換するために、物理的複製困難関数を表すアナログ値に閾値を適用することができる。さらに、シグネチャの様々な値を１または０として分類するかどうか、回路が判定することができる。このようにして、バイナリ・コードの形態にあるものなど、鍵をシグネチャから導出することができ、鍵は、デバイス独自でありデバイスを認証するために使用することができる識別子を構成する。しかし、それは、特定のアナログ値が閾値に近いとき特に問題となり得る。アナログ値がわずかでさえ変化した場合には、シグネチャが変化する可能性がある。たとえば、その値が、０として読み取られるべきであるのに反して、１として読み取られることがある。ビット誤り訂正を使用してこの問題に対処することが可能である。しかし、これはコードのセキュリティを低下させるおそれがある。なぜなら、コードにおける冗長性および誤り耐性が大きくなるほどセキュリティ機構として信頼性が低くなるからである。

前述とは対照的に、本開示の様々な実施形態は、物理的複製困難関数として使用されるデバイスの一部分において変動性を意図的に増大する。たとえば、新規のゲート材料を使用し、いくつかの利点を有する物理的複製困難関数を生み出すことができる。様々な実施形態では、高ｋ／金属ゲートが、物理的複製困難関数を生み出すための基礎として使用される。

いくつかの実施形態では、変動性は、高ｋ／金属ゲート・スタックの１つまたは複数の層に影響を及ぼすレーザ・アニールを実施することによって生み出される。たとえば、レーザ・アニールは意図的に、高ｋ誘電体に再結晶の可変もしくは無秩序のパターンを形成させることができ、または基板の活性領域を酸素で飽和させることができる。同様に、いくつかの実施形態では、ゲート・スタック、またはその１つもしくは複数の構成要素の物理特性の変動性は、リソグラフィ、反応性イオン・エッチング、もしくは化学的機械的平坦化など、いくつかの他のパターニング・プロセスを通じて、またはデバイスの製造プロセス中に、高ｋ／金属ゲート構造の１つもしくは複数の構成要素を様々なレベルのドーパントにさらすことなど、様々な周囲条件にさらすことによって増大させることができる。たとえば、リソグラフィ・プロセスを使用し、トランジスタ・ゲートの構造の物理的寸法の範囲を変更することができる。ライン・エッジ粗さなど他の意図的な変動を使用し、トランジスタ構造の物理的変動を増大し、したがってトランジスタの電気特性の変動性を増大させることができる。さらに、この変動性は、後続のパターニング・ステップすべて（たとえば、反応性イオン・エッチングおよびさらに続くステップ）によってさらに増強することができる。同様に、ソース／ドレインのドーピングのレベルを変えることができる。いくつかの実施形態では、ＰＵＦに使用される高ｋ／金属ゲートのダイ／基板上の位置をも変えることができる。これは、変動性を低減するために、また均一、確実、かつ予測可能なゲート性能を保証するために、ゲート構造内で可能な限り均一な条件を提供しようとする典型的な製造プロセスとは対照的である。

物理的複製困難関数のための従来の手法に比べて、本開示の実施形態は、測定可能な物理特性（たとえば、電圧応答、キャパシタンス応答、インダクタンス応答など）における広い範囲／変動性を有し、ＰＵＦにより高い信頼性を与え、ビット誤りを犯しにくくする。物理特性の変動性を増大することにより、特定の値が物理的複製困難関数からバイナリ・コードを計算するために使用される測定デバイスの閾値にあたる、またはそれに近くなる可能性が低減される。したがって、ＰＵＦが温度または老化により変化する場合でさえ、ＰＵＦから導出されるバイナリ鍵が時間および温度にわたって著しくドリフトする可能性は低い。本開示の実施形態を通じて達成可能な変動性は、多種多様なデバイスのために非常に多数の一意のＰＵＦ（数百万単位以上）を達成するのに十分有意なものである。さらに、達成可能なＰＵＦ値の数は、攻撃者が特定のパターンを推測することを回避するのに十分大きなものである。

本開示を理解する助けとするために、図１は、本開示の実施形態に関連する例示的なデバイス１００（たとえば、集積回路）の断面図を示す。具体的には、デバイス１００は、結晶シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ＳｉＧｅ、ヒ化ガリウム（ＧａＡｓ）、または他の半導体、ならびにトランジスタ、抵抗器、キャパシタ、および他の構造を形成するための他の材料で構成され得る基板またはダイ１６０を含む。図１の例はダイ１６０を参照するが、本開示はそれに限定されない。たとえば、ダイは、共通の基板から形成され得る多数のダイの１つとすることができる。したがって、本開示の実施形態は、複数のダイの分離前の基板を組み入れることができる。集積回路のフロント・エンドの一部を形成するダイ１６０上には、１つまたは複数の高ｋ／金属ゲートのアレイ、ならびに下記でさらに詳細に述べる、ＰＵＦに使用される高ｋ／金属ゲートの１つまたは複数の物理特性を読み取る測定回路１２０など、いくつかの構造が形成されていることがある。図１に示されているように、理解を容易にするために、１つの高ｋ／金属ゲート（または高ｋ／金属ゲート・デバイス）１１０がある。高ｋ／金属ゲート１１０は、ｎ型またはｐ型の電界効果トランジスタ、または任意の数の他の同様の構造を備えることができる。したがって、高ｋ／金属ゲート１１０は、例として示されているにすぎず、限定するものではない。どのような場合でも、高ｋ／金属ゲート１１０は、高ｋ誘電体１１４の上に金属ゲート１１６を備える。いくつかの実施形態では、高ｋ／金属ゲート１１０は、高ｋ誘電体１１４と基板またはダイ１６０の間の界面層（またはインターフェース層）１１５と、ソース／ドレイン領域１１２と、１つまたは複数の保護層（たとえば、応力ライナ１１７）と、他の構成要素とをさらに含むことができる。

デバイス１００のバックエンドは、パッケージ内に、フロント・エンド内のトランジスタ間の信号および供給電圧を移送するための配線と、グランドと、Ｃ４（はんだバンプ）とを含む多層相互接続構造である。たとえば、典型的な集積回路のバックエンドは、ほうりんけい酸ガラス（ＢＰＳＧ）または他の低ｋ材料など低ｋ誘電材料を含むことができる絶縁材料、たとえば誘電体１３０と、ビア１４０およびトレース１５０内に形成された銅（Ｃｕ）またはタングステン（Ｗ）配線とを含むことができる。図１に示されているように、高ｋ／金属ゲート１１０は、バックエンド相互接続構造におけるビア１４０およびトレース１５０内の配線接続を通じて測定回路１２０に接続される。

様々な本開示の実施形態によれば、１つまたは複数の高ｋ／金属ゲート・デバイス（たとえば、ゲート１１０）は、物理的複製困難関数のための基礎を形成する。たとえば、一実施形態では、測定回路１２０は、物理的複製困難関数のシグネチャを決定するために、１つまたは複数の高ｋ／金属ゲート・デバイスのアレイの１つまたは複数の物理特性を読み取ることができる。図１の例では、測定回路１２０は、単一の高ｋ／金属ゲート１１０に接続されたものとして示されているだけである。しかし、様々な実施形態では、測定回路が２つ以上の高ｋ／金属ゲート・デバイスのアレイに接続されてもよく、これらの高ｋ／金属ゲート・デバイスは、デバイスを認証するためにシグネチャを導出することができるＰＵＦとして集合的に使用され得ることを理解されたい。したがって、以下の考察で単一の高ｋ／金属ゲート・デバイスを参照する場合、その考察は、２つ以上の高ｋ／金属ゲート・デバイスのアレイにも等しく適用可能であることを理解されたい。

一実施形態では、測定回路１２０は、高ｋ／金属ゲート・デバイス１１０からＰＵＦ値を受け取ることができる（たとえば、電圧応答、キャパシタンス応答、抵抗応答、インピーダンス応答、トランスミッタンスなど）。図１の実施形態では、測定回路１２０は、高ｋ／金属ゲート・デバイス１１０の応答を、トランジスタ（すなわち、高ｋ／金属ゲート・デバイス１１０）のＶｔ（閾値電圧）の形態で測定することができる。いくつかの実施形態では、測定回路１２０は、電圧制御リング・オシレータを含む。他の実施形態では、異なる形態のオン・チップ測定回路が使用されてもよい。たとえば、１つのそのようなオン・チップ測定デバイスまたは検知デバイスが、２００８年２月１５日に出願された米国特許出願第１２／０３２，１００号（２００９年８月２０日に公開された公開番号第２００９／０２０６８２１号）に記載されており、これをその全体として参照により本明細書に組み込む。高ｋ／金属ゲート・デバイスの応答は、高ｋ／金属ゲート・デバイス１１０（換言すれば、物理的複製困難関数）のシグネチャと考えることができる。

図４は、いくつかのＰＵＦデバイス（たとえば、高ｋ／金属ゲート・デバイス）対ＰＵＦ値／シグネチャ値（この場合には、観測された閾値電圧）のガウス分布と、ＰＵＦデバイスの物理的複製困難関数値からバイナリ鍵（たとえば、１および０）を決定するためのカットオフとを示す例示的なグラフ４００を示す。この場合、図４は、ＰＵＦデバイスの特定のＰＵＦ値が１であるかそれとも０であるか判定するための０．５のカットオフを示し得る。水平軸は、Ｖｐｕｆ（一実施形態ではＰＵＦデバイスの閾値電圧Ｖｔを含むことができるＰＵＦ値）を表し、垂直軸は、特定のＰＵＦ値を示すＰＵＦデバイスの数を表す。たとえば、製造プロセスにおいて、理想的なＰＵＦデバイス（たとえば、高ｋ／金属ゲート）は、０．５の閾値電圧を有することがある。したがって、製造者は、一般に、可能な限り多くのデバイスが０．５に近い（すなわち、変動が皆無かそれに近い）ＰＵＦ値を有する歩留まりを好むはずである。しかし、本開示の意図的な変動性増強を実施することにより、はるかに多くのＰＵＦデバイス（この場合には、高ｋ／金属ゲート・デバイス）が０．５を超える、または０．５未満のＰＵＦ値を有する、より広い歩留まり曲線を達成することができる。特に、図４の例では、ＰＵＦ値が１であるかそれとも０であるか判定するためのカットオフは、０．５とすることができる。０．５未満と測定されたどの値も０として分類されることになり、一方、０．５を超えると測定されたどの値も１として分類することができる。ＰＵＦ値（Ｖｐｕｆ）がカットオフ（たとえば、０．５）に近いとき、温度の変化および経時的な変化によりＰＵＦ値が変動し、したがってバイナリ鍵にビット誤りが生じるおそれがあることに留意されたい。したがって、特定のＰＵＦデバイスのＰＵＦ値をカットオフから遠く離すことができるほど、時間および温度の変化によりＰＵＦ値が閾値を横断し、０から１または逆に切り替わる可能性が低くなり、したがって、バイナリ鍵が経時的により安定になる。さらに、図４は電圧応答（たとえば、閾値電圧（Ｖｔ））から導出されたＰＵＦ値に関連し得るが、他の実施形態では、ＰＵＦ値は、とりわけ抵抗率、キャパシタンス、インピーダンス、またはトランスミッタンスなど他の測定可能な特性から導出されてもよい。したがって、同様のカットオフをそのような他の値に適用し、１と０の間で区別することができる。

図２は、様々な本開示の実施形態による例示的な測定回路（たとえば、図１における測定回路１２０）の動作を示す。具体的には、図２の実施形態は、物理的複製困難関数を構成する、基板（またはダイ／集積回路）上に形成された１つまたは複数の高ｋ／金属ゲートの電圧応答（たとえば、閾値電圧（Ｖｔ））、抵抗応答、キャパシタンス応答などを測定するように構成されるオン・チップ測定回路（すなわち、集積回路のダイ上など集積回路それ自体の中に位置する）を備えることができる。図２の左側に示されているように、測定回路２００は、検知回路２１０と、電圧制御オシレータ２２０と、ディバイダ２３０と、カウンタ２４０とを含む。一実施形態では、検知回路２１０は、１つまたは複数の高ｋ／金属ゲート・デバイス（たとえば、図２に示されているＰＵＦ１、ＰＵＦ２、ＰＵＦ３．．．ＰＵＦｎ）を測定する。１つまたは複数の高ｋ／金属ゲートの応答は、検知回路によってＰＵＦ値を電圧値または複数の電圧値に変換するために使用され、電圧値は、電圧制御オシレータ２２０の発振周波数に影響を及ぼすことになる。いくつかの実施形態では、測定される１つまたは複数の高ｋ／金属ゲート・デバイスのＰＵＦ値を表すものとすることができる電圧制御オシレータ２２０の出力は、ディバイダ２３０によって受け取られる。ディバイダ２３０およびカウンタ２４０は、検知回路を介してＰＵＦ値によって影響を受けている電圧制御オシレータの信号を、デジタル値またはバイナリ表現に変換する。たとえば、ＰＵＦ値は、電圧制御オシレータ２２０信号の周期、または所与の時間内のサイクル／発振の数に対応する。この周期は、特定のＰＵＦ値を「１」または「０」として分類するべきか判断するために、カウンタ２４０によって観測／決定される。このプロセスは、１つまたは複数のゲート・デバイスにわたって繰り返され、バイナリ・セットを生み出す。様々な実施形態によれば、このバイナリ・セット（本明細書ではコード、または鍵とも呼ばれる）は、デバイスを認証するために暗号化鍵として使用される。特に、このコードは、決してバイナリ形態で測定デバイス上に記憶されない。また、バイナリをベースとする鍵について述べられているが、本開示はそれに限定されないことに留意されたい。すなわち、他の、さらなる、また異なる実施形態が、３進法ベースのシステムなどに組み込まれてもよい。

図２の右側には、様々な個々の高ｋ／金属ゲート・デバイスの応答が、第１の列内に、ＰＵＦ１のＰＵＦ値Ｖｔ、ＰＵＦ２のＶｔなどによって表されている。これらのＰＵＦ値は、検知回路２１０を通じて、電圧制御オシレータ２２０によって生成される発振周期の数に影響を及ぼすことになり、次いでこの数が、バイナリ値を決定するためにカウンタ２４０によって計数されることになる。バイナリ値を区別するための閾値を、発振周期を計数するカウンタ２４０によって設定することができる。

また、一実施形態は、デバイスの動作温度の変動を調節するために温度補償アルゴリズムを実装する温度センサおよび回路を含むことができる。たとえば、ＰＵＦ値は、温度に関して、注目の範囲にわたって変動することがある。したがって、温度補償アルゴリズムは、安定な温度基準に対して、ＰＵＦ値に対する予測可能な変化を調節することができる。さらに、オン・チップ測定回路の一例が図２に関連して示され述べられているが、他の、さらなる、また異なる実施形態では、様々な他の形態をとる測定回路が使用されてもよい。たとえば、Suh, et al., “Physical Unclonable Functions for Device Authentication and Secret Key Generation”, Proceedings of the 44th Design Automation Conference, San Diego, CA, June 2007、または２００８年２月１５日に出願された米国特許出願第１２／０３２，１００号（２００９年８月２０日に公開された公開番号第２００９／０２０６８２１号）に記載のものなどの測定回路を使用することができ、これらのそれぞれをその全体として参照により本明細書に組み込む。

上述のように、様々な実施形態では、高ｋ／金属ゲートの特性の変動が、レーザ・アニールを使用して増大される。たとえば、一実施形態では、レーザ・アニール・プロセスは、高ｋ誘電体または基板（たとえば、Ｓｉ基板）あるいはその両方を加熱し、シリコン基板の再結晶または高ｋ誘電体の形態学的変化あるいはその両方を引き起こすために、エキシマ・レーザの使用を含む。レーザを介した局所加熱によって引き起こされる変化は、高ｋ／金属ゲート・デバイスの電気出力の変動に通じる。これにより、高ｋ／金属ゲート・デバイスの測定可能な特性が変動し、したがってバイナリ鍵値が変動および分離する。一実施形態では、レーザ・アニールは、３０ナノ秒の紫外線レーザ・パルスの印加を含む。場合によっては、レーザ・アニールは、高ｋ誘電体または基板内において（励起の領域で、またはその近くで）局所的なホットスポットを生じ、これは、ケイ素および高ｋ誘電体材料内の原子が様々な程度で層に拡散および貫通することを可能にする。冷却したとき、対象の材料は再結晶し、ドーパントを結晶格子内で固定し、電気特性の範囲が広がる。たとえば、再結晶は、Ｓｉ基板について約１０００℃（たとえば、９００〜１２００℃）の温度で、またはその近くで行われることがある。いくつかの実施形態では、レーザ・アニールの条件を意図的に変更し、影響を受ける層内で変動を誘発する。たとえば、励起レーザ波長、エネルギー、ビーム幅、パルス持続時間、および他のレーザ特性を、（たとえば、あるゲート・スタックから次のゲート・スタックにかけて）すべて変えることができる。いくつかの実施形態では、レーザ・アニールは、プロセス内で、バックエンドの層を集積回路に加える前に実施される。

代替として、またはレーザ・アニールと共に、高ｋ／金属ゲート・スタックの１つまたは複数の構成要素の変動性を、リソグラフィ、反応性イオン・エッチング、または化学的機械的平坦化など、いくつかの他のパターニング・プロセスを通じてさらに達成することができる。たとえば、これらのプロセスの態様は、あるゲートの製造から次にかけて（たとえば、意図的に、または無秩序に、あるいはその両方で）変えることができる。さらに他の実施形態では、変動性は、高ｋ／金属ゲートの１つまたは複数の構成要素を、製造プロセス中に、使用可能なドーパントの量、ドーパントのタイプ、周囲温度、周囲酸素レベルなどを変えることなど、様々な周囲条件にさらすことによって増大される。その結果、実質的に無秩序なものになり得る高ｋ／金属ゲートの物理特性および電気特性の広範な意図的な変動を達成することができる。この範囲の変動は、物理的複製困難関数として使用されるとき高ｋ／金属ゲートの１つまたは複数の特性を測定する際に利用することができ、より安定な鍵がそこから導出され、したがってビット誤りが少なくなる。特に、複数の高ｋ／金属ゲートのアレイの意図的な変動を生み出すとき、実質的に一意のシグネチャをそこから導出することができる。

さらに、様々な実施形態では、測定回路がチップ上（すなわち、測定しているゲートと同じダイ／基板上またはその中）に含まれる。測定回路をチップ上に置くことにより、測定回路が同じＩＣの一部でない場合よりＰＵＦをプローブしそこにアクセスすることをより困難にする。たとえば、配線層除去を通じてＰＵＦ（すなわち、１つまたは複数の高ｋ／金属ゲート）にアクセスするために、攻撃者は、ゲート構造それ自体に加えて測定回路の配線層を除去する必要があることになる。これは、攻撃者が高ｋ／金属ゲートの１つもしくは複数、または測定回路を破壊する可能性を高める。しかし、デバイスは、ゲート構造と、そこからシグネチャを導出する測定回路が共になければ機能しないことになる。測定回路が機能しなければ、攻撃者は、ＰＵＦ値をバイナリ・シグネチャにどのように変換するかわからない。さらに、攻撃者が高ｋ／金属ゲート・スタックに直接（たとえば、プロービングを通じて）アクセスしようと試みた場合、ゲート・スタックの１つまたは複数の構成要素の物理特性を、（たとえば、空気、光／放射などにさらすことにより）シグネチャおよび鍵を変更するのに十分なほど必然的に変えることになり、それによりデバイスを役に立たないものにする。換言すれば、測定回路またはＰＵＦを見るために、一方または他方、あるいはその両方が攻撃時に破壊される可能性が高い。したがって、そのような本開示の実施形態は、改竄応答を提供する。換言すれば、攻撃者が上層除去、プロービング、イメージング、または他の確立された失敗解析法によってＰＵＦシグネチャ／鍵への物理的なアクセスを得ようと試みた場合、ＰＵＦまたは測定回路、あるいはその両方が、鍵の生成を妨げるように変わり、さらには破壊される。具体的には、高ｋ／金属ゲートは、放射を含む技法（たとえば、ＴＥＭ）に特に影響を受けやすいことを、実験結果が示している。たとえば、短時間でさえ電子ビーム（たとえば、２００ｋＶ電子ビーム）で照射された後、低密度酸化物層が実質的に厚くなることが発見されている。この物理的変化は、必然的に高ｋ／金属ゲート・スタックの測定可能な特性の変化をもたらし、それによりシグネチャを変更し、デバイスが改竄されたことを示す。

いくつかの実施形態では、たとえば大規模アレイでは、ＰＵＦアレイ内に含まれる高ｋ／金属ゲートの位置を意図的に、または無秩序に、あるいはその両方で、または別の方法で変えることができ、その結果、ＰＵＦの位置は、あるデバイスから次のデバイスにかけて必ずしも同じではない。したがって、攻撃者はチップからチップに移ってＰＵＦシグネチャをどこで探すかわからないことがあり、攻撃者の仕事の難度を何倍も増大する。

図３は、物理的複製困難関数を有するセキュア・デバイスを作成するための方法３００の流れ図を示す。具体的には、方法３００の例示的なステップは、上述の実施形態に従って実施することができる。

方法３００はステップ３０２で始まり、ステップ３１０へ進み、この方法により基板／ダイが用意される。たとえば、基板／ダイは、１つまたは複数の集積回路の基礎とすることができ、そのそれぞれは、半導体シリコン、ヒ化ガリウム、ゲルマニウムなどのフロント・エンド層を他の材料またはそれらの組合せ、あるいはその両方と共に含むことができ、いくつかのトランジスタ、ゲート、ネットなどが形成されている。また、集積回路は、とりわけ、誘電体（たとえば、低ｋ誘電体）または他の絶縁材料と、ビアと、トレースと、フロント・エンド内の様々な要素を互いに、グランドに、また電源に接続する配線とを含めて、いくつかのバックエンド層を含むことができる。例示的な集積回路は図１に示されており、上述されている。

ステップ３２０では、方法３００は、少なくとも１つの高ｋ／金属ゲート（または高ｋ／金属ゲート・デバイス）を基板上に形成する。たとえば、高ｋ／金属ゲートは、いくつかの知られている技法を使用して形成することができる。たとえば、高ｋ誘電体、ゲート金属、および他の構成要素／層を、電子ビーム誘導堆積、集束イオン・ビーム誘導堆積、スパッタリング、および同様の技法を使用して堆積することができる。高ｋ誘電体、またはゲート構造の他の構成要素、あるいはその両方は、構造内に、または周知のエッチング技法によって形成された平坦なケイ素上に堆積されてもよい。さらに、高ｋ／金属ゲートは、当業者に知られているように、ゲート・ファースト・プロセス、またはゲート・ラスト・プロセスで形成されてもよい。したがって、いくつかの実施形態では、少なくとも１つの高ｋ／金属ゲートは、所与の層が作製されると同時に、何らかの追加の層（たとえば、バックエンド層、保護層など）を追加する前に追加される。

様々な実施形態では、ステップ３２０で追加された少なくとも１つの高ｋ／金属ゲートが物理的複製困難関数として使用される。たとえば、測定回路が、少なくとも１つの高ｋ／金属ゲートの様々な物理特性を決定し、そこからシグネチャおよび鍵を導出することができる。したがって、場合によっては、方法３００のステップ３３０〜３７０は、ステップ３２０に続いて実施される。しかし、方法３００によるセキュア・デバイスを形成するための例示的なプロセスでは、これらのステップのすべてが実施されることを必ずしも必要としない。したがって、いくつかの実施形態では、ステップ３２０の後で、方法３００はステップ３９５に進み、方法は終了する。しかし、いくつかの実施形態では、方法３００は、ステップ３３０に進む。

ステップ３３０では、方法３００は、ステップ３２０で追加された高ｋ／金属ゲートの１つまたは複数の構成要素に対して少なくとも１つのパターニング・プロセスを実施する。たとえば、ステップ３２０で高ｋ誘電体が追加／堆積された後で、レーザ・アニールを、少なくとも１つの高ｋ／金属ゲートの高ｋ誘電体材料に対して実施することができる。ゲート・ファースト・プロセスでは、方法３００は、追加の層が追加される前（たとえば、ゲート金属、任意のバックエンド層、任意の保護層などの前）に、レーザ・アニールを実施することができる。しかし、いくつかの実施形態では、他の層が（たとえば、ゲート・ラスト・プロセスにおいて）ＩＣ内に含まれた後でアニールすることが可能である。どのトランジスタ、ネット、または他の必要な構成要素をも損傷しないように注意しなければならない。上述のように、高ｋ誘電体材料のレーザ・アニールは、励起の局所的な領域内で高ｋ誘電体に脱結晶化および再結晶させ、高ｋ誘電体内の粒子サイズを変える。これらの変動のすべてが、ある範囲の物理特性に通じる。さらに、ビーム幅、波長、パルス持続時間などを含めて、アニール中に、様々なレーザ特性を修正することができ、これは、高ｋ誘電体（したがって、得られる高ｋ／金属ゲート）の特性のはるかに大きな変動性に通じる。いくつかの実施形態では、レーザ・アニールのパラメータが、ＰＵＦとして使用するためにゲートのアレイを作製するとき、あるゲートから次のゲートにかけて変えられる。たとえば、ライン幅、ビーム・エネルギー、および他の要因をすべて、異なるゲートに対してアニールを実施する際に変えることができる。さらに、場合によっては、レーザ・アニールは、上述と同じようにして、下にある基板、さらには他の層に適用される。これは同様に、抵抗率の変化など、影響を受ける材料（たとえば、下にある基板）の異なる特性の変動に通じる。次いでこれは、得られる高ｋ／金属ゲートの測定可能な特性（たとえば、ＰＵＦ値）の変動性に影響を及ぼす。

代替として、またはそれに加えて、ステップ３３０で適用された少なくとも１つのパターニング・プロセスは、リソグラフィ・プロセス、反応性イオン・エッチング、化学的機械的平坦化、１つもしくは複数のＣＭＯＳ（相補型金属酸化膜半導体）処理技法、または少なくとも１つの高ｋ／金属ゲートの１つまたは複数の構成要素（たとえば、ゲートを構成する高ｋ誘電体、ゲート金属、基板、ソース・ドレイン、または界面層など）に適用される他の処理技法を含むことができる。これらの技法のそれぞれは、単独または組合せで、得られるゲートの測定可能な特性の実質的な変動性に通じる。より具体的には、これらのプロセスのそれぞれの性能のためのパラメータを、ある高ｋ／金属ゲート・スタックの製造から次にかけて変えることができ、ＰＵＦに使用される異なるゲート・スタック間にさらなる変動性をもたらす。

ステップ３４０では、方法３００は、少なくとも１つの高ｋ／金属ゲートの１つまたは複数の構成要素を１つまたは複数の追加の変動性増強にさらす。たとえば、方法３００は、高ｋ誘電体、基板、ソース／ドレイン、または少なくとも１つの高ｋ／金属ゲートの他の構成要素を様々な量の１つまたは複数のドーパントにさらすことができ、ドーパントは、ゲート構成要素を通って拡散し、特定の影響を受ける層／材料が再結晶したとき格子内で結合され得る。さらに、ステップ３４０で、方法３００は、構造の作製中に、周囲温度、周囲酸素レベルなどの事柄をさらに変えることができる。たとえば、異なるレベルの酸素にさらすと、小さいデバイスおよび大きいデバイス内である範囲の界面層再成長が引き起こされ、Ｔｉｎｖ（反転層の厚さ）がより大きくなり、ゲートによるチャネル制御の喪失が増大する。場合によっては、これは、約５００℃を超える温度で外部の酸素からの基板ケイ素（Ｓｉ）の酸化によって可能になり、この酸素は、界面層と密着しているハフニウム（Ｈｆ）ベースの高ｋコンジット層によってトランジスタの活性領域に移送されることがあり得る。Ｔｉｎｖの増大は次いで、約４００〜５００℃以上で百万分の一（ｐｐｍ）レベルの酸素にさらされたとき、長さの短い、幅の狭いデバイスについてトランジスタのＶｔを増大する。一実施形態では、約４００〜４５０℃以上での局所的な温度変動もまたゲート金属に適用することができ、これは、ゲート・リークを測定可能な形で増大することが実証されている。この加熱は、レーザの局所的な適用によって、または他の手段を通じて誘発されてもよい。

いくつかの実施形態では、周囲条件のこれらの変動は、高ｋ誘電体がステップ３２０で少なくとも１つの高ｋ／金属ゲートの形成の一部として堆積／追加されると同時、ステップ３３０での１つまたは複数のパターニング・プロセスと同時、または作製プロセス中の任意の他のときに適用される。たとえば、レーザ・アニールを実施すると同時に酸素レベルを変えると、高ｋ誘電体または基板、あるいはその両方内で様々なレベルの汚染物質／ドーピングを含む意図的な、または無秩序な、あるいはその両方のパターンの再結晶を引き起こすことができる。この範囲の変動は、物理的複製困難関数として使用されるとき少なくとも１つの高ｋ／金属ゲートを測定する際に利用することができ、より安定な鍵がそこから導出され、したがってビット誤りが少なくなる。

したがって、いくつかの実施形態では、方法３００はステップ３５０に進み、この方法は、ステップ３１０で用意されたダイ上に測定回路を含める。例示的な測定回路は、図１および図２と共に上述されている。

いくつかの実施形態では、ステップ３５０の後で、方法３００はステップ３６０に進み、この方法は、シグネチャを決定するために少なくとも１つの高ｋ／金属ゲートの少なくとも１つの物理特性を測定する。これらの測定は、ステップ３５０で追加された測定回路を使用して実施することができる。具体的には、いくつかの実施形態では、測定回路は、図２における例示的な測定回路２００または図１における測定回路１２０と共に上述されている少なくとも１つの高ｋ／金属ゲートの様々な特性を測定／検出するように構成される。たとえば、方法３００は、電圧応答（たとえば、閾値電圧（Ｖｔ））、インダクタンス応答、抵抗応答、キャパシタンス応答、およびステップ３２０で追加された少なくとも１つの高ｋ／金属ゲートの他の特性を、そこからシグネチャを導出するために測定することができる。シグネチャは、１つまたは複数の高ｋ／金属ゲートのそれぞれの、１つまたは複数の印加された信号に対する応答を反映する１つまたは複数のアナログ値を含むことができる。

ステップ３６０の後で、方法３００は、さらにステップ３７０に進むことができ、この方法は、鍵を導出するためにシグネチャに閾値を適用する。たとえば、上述のように、ステップ３２０で追加された少なくとも１つの高ｋ／金属ゲートのシグネチャは、１つまたは複数の高ｋ／金属ゲートの、印加された信号に対する応答を表す１つまたは複数のアナログ波形を含むことができる。したがって、一実施形態では、方法３００は、カウンタを使用し、電圧制御オシレータ信号または同様の手段の発振／周期を計数することによってシグネチャを導出する。さらに、図４の例に示されているものなど、閾値を適用し、バイナリ表現を導出してもよい。様々な実施形態では、出力されるバイナリ表現のセットは、とりわけ暗号化および認証のために使用することができる集積回路用の鍵を形成する。たとえば、この鍵は、ランダム・アクセス・メモリ（ＲＡＭ）内に記憶されてもよい。したがって、プロセッサは、様々な計算を実施するためにＲＡＭからこの鍵にアクセスすることができる。ＲＡＭは揮発性であるため、デバイスの電力がオフにされたとき、鍵は自動的にＲＡＭから消去される。デバイス／チップがオンにされるたびに、（たとえば、方法３００により）鍵を再生成する必要がある。バイナリをベースとする鍵について述べられているが、本開示はそれに限定されないことに留意されたい。すなわち、他の、さらなる、また異なる実施形態が、３進法ベースのシステムなどに組み込まれてもよい。

ステップ３９５で、方法３００は終了する。したがって、方法３００のステップにより、（１つまたは複数の変動性増強にかけることができる１つまたは複数の高ｋ／金属ゲートの形態で）物理的複製困難関数を有する集積回路を含むセキュア・デバイスが作り出される。いくつかの実施形態では、セキュア・デバイスは、暗号化および認証のために使用することができる１つまたは複数の高ｋ／金属ゲート・デバイスの特性から鍵を抽出するために測定回路を含む。

上記では、特定の実施形態について上記の方法３００と共に述べたが、他の本開示の実施形態はそのように限定されないことに留意されたい。たとえば、方法３００は、いくつかの例示的な材料と共に述べられているが、方法３００は、例として提供されているにすぎず、限定するものではない。したがって、他の、さらなる、また異なる実施形態では、ステップ３２０で、方法３００は、基板、高ｋ誘電体、ゲート金属、および他の構成要素を使用するのに適した代替の材料を使用することができる。さらに、図３に示されているように、方法３００のステップが特定の順番でリストされているが、代替の本開示の実施形態は、これらのステップを異なる順番で実施することができることに留意されたい。

様々な実施形態について上述されているが、これらは例として示されているにすぎず、限定するものではないことを理解されたい。したがって、好ましい実施形態の広さおよび範囲は、上述の例示的な実施形態のいずれによっても限定されるべきでなく、特許請求の範囲、およびそれらの均等物に従ってのみ規定されるべきである。さらに、本明細書では本開示の教示を組み入れる様々な実施形態が詳細に示され述べられているが、当業者なら、やはりこれらの教示を組み入れる多数の他の様々な実施形態を容易に工夫することができる。

Claims (16)

1. 物理的複製困難関数を有するセキュア・デバイスを製造する方法であって、
   前記セキュア・デバイス用の基板を用意するステップと、
   少なくとも１つの高ｋ／金属ゲート・デバイスを前記基板上に形成するステップであって、前記高ｋ／金属ゲート・デバイスが前記物理的複製困難関数を表す、前記形成するステップとを含み、
   前記形成するステップが、前記少なくとも１つの高ｋ／金属ゲート・デバイスがさらされる周囲条件を変動させるステップを含み、当該周囲条件の変動は前記少なくとも１つの高ｋ／金属ゲート・デバイスの物理特性の変動を与え、当該物理特性の変動は、典型的な高ｋ／金属ゲート・デバイスの製造工程では得られない測定可能な特有の変動であって、前記周囲条件の変動に対して敏感であることが知られている、方法。
2. 前記少なくとも１つの高ｋ／金属ゲート・デバイスが高ｋ誘電体を含む、請求項１に記載の方法。
3. 前記高ｋ誘電体が、酸化ランタン、アルカリ土類酸化物、または土類金属酸化物のうちの少なくとも１つを含む、請求項２に記載の方法。
4. 前記周囲条件が、異なるレベルの使用可能なドーパント、異なる温度、または異なるレベルの酸素のうちの少なくとも１つを含む、請求項１に記載の方法。
5. 前記少なくとも１つの高ｋ／金属ゲート・デバイスに対して少なくとも１つのパターニング・プロセスを実施するステップをさらに含み、
   前記少なくとも１つのパターニング・プロセスが、レーザ・アニール、リソグラフィ・プロセス、反応性イオン・エッチング・プロセス、または化学的機械的平坦化プロセス のうちの少なくとも１つを含む、請求項１に記載の方法。
6. 測定回路を前記セキュア・デバイスに含めるステップをさらに含み、前記測定回路が、前記セキュア・デバイスを認証するために前記少なくとも１つの高ｋ／金属ゲート・デバイスの前記物理特性を測定するように構成される、請求項１に記載の方法。
7. 前記物理特性が、抵抗、キャパシタンス、インピーダンス、インダクタンス、トランスミッタンス、または電圧応答のうちの少なくとも１つを含む、請求項６に記載の方法。
8. １つまたは複数の物理的複製困難関数値を有するシグネチャが前記物理特性から導出される、請求項７に記載の方法。
9. 前記測定回路が、
   バイナリ鍵を前記シグネチャから導出するようにさらに構成され、前記バイナリ鍵が、前記１つまたは複数の物理的複製困難関数値に閾値を適用することによって前記測定回路を介して前記シグネチャから導出される、請求項８に記載の方法。
10. 前記測定回路が前記基板上に形成される、請求項６に記載の方法。
11. 前記セキュア・デバイスが集積回路を含む、請求項１に記載の方法。
12. 物理的複製困難関数を有するセキュア・デバイスを製造する方法であって、
    少なくとも１つの高ｋ／金属ゲート・デバイスを含む集積回路を用意するステップであって、前記高ｋ／金属ゲート・デバイスが前記物理的複製困難関数を表す、前記用意するステップを含み、
    前記用意するステップが、前記少なくとも１つの高ｋ／金属ゲート・デバイスがさらされる周囲条件を変動させるステップを含み、当該周囲条件の変動は前記少なくとも１つの高ｋ／金属ゲート・デバイスの物理特性の変動を与え、当該物理特性の変動は、型的な高ｋ／金属ゲート・デバイスの製造工程では得られない測定可能な特有の変動であって、前記周囲条件の変動に対して敏感であることが知られており、
    さらに、前記セキュア・デバイスを認証するために前記少なくとも１つの高ｋ／金属ゲート・デバイスの前記物理特性を測定するように構成された測定回路を前記集積回路に含めるステップを含む、方法。
13. 前記少なくとも１つの高ｋ／金属ゲート・デバイスが高ｋ誘電体を含む、請求項１２に記載の方法。
14. 前記周囲条件が、異なるレベルの使用可能なドーパント、異なる温度、または異なるレベルの酸素のうちの少なくとも１つを含む、請求項１２に記載の方法。
15. 前記少なくとも１つの高ｋ／金属ゲート・デバイスに対して少なくとも１つのパターニング・プロセスを実施するステップをさらに含み、
    前記少なくとも１つのパターニング・プロセスが、レーザ・アニール、リソグラフィ・プロセス、反応性イオン・エッチング・プロセス、または化学的機械的平坦化プロセスのうちの少なくとも１つを含む、請求項１２に記載の方法。
16. 前記物理特性が、抵抗、キャパシタンス、インピーダンス、インダクタンス、トランスミッタンス、または電圧応答のうちの少なくとも１つを含む、請求項１２に記載の方法。

Images