CN104541369B - 器件认证中可靠的物理不可克隆功能 - Google Patents

器件认证中可靠的物理不可克隆功能 Download PDF

Info

Publication number
CN104541369B
CN104541369B CN201380042332.XA CN201380042332A CN104541369B CN 104541369 B CN104541369 B CN 104541369B CN 201380042332 A CN201380042332 A CN 201380042332A CN 104541369 B CN104541369 B CN 104541369B
Authority
CN
China
Prior art keywords
metal gate
gate devices
change
safety device
physics
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380042332.XA
Other languages
English (en)
Other versions
CN104541369A (zh
Inventor
J·布吕莱
V·纳拉亚南
D·法伊弗
J-O·普卢沙尔
宋培林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN104541369A publication Critical patent/CN104541369A/zh
Application granted granted Critical
Publication of CN104541369B publication Critical patent/CN104541369B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Automation & Control Theory (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本公开公开了具有物理不可克隆功能的安全器件以及制造所述安全器件的方法。器件包括衬底以及在所述衬底上形成的至少一个高k/金属栅器件，所述至少一个高k/金属栅器件代表所述物理不可克隆功能。在一些实施例中，所述至少一个高k/金属栅器件可以经过可变性增强。在一些实施例中，所述安全器件可以包括用于测量所述至少一个高k/金属栅器件的至少一个属性的测量电路。

Description

器件认证中可靠的物理不可克隆功能
技术领域
本公开涉及器件的认证，尤其是对于集成电路的物理不可克隆功能。
背景技术
基于“信任根”的硬件是任何安全计算系统的基本构建块。安全计算的关键要素需要身份认证，发送数据到授权的源，和/或加载数据到指定的器件。一般来说，二进制代码的加密密钥形成保护数据和比特流安全的基础。典型情况下，这种加密密钥存储在非易失性存储器上，随时在集成电路(IC)上展示。如果攻击者能从器件上提取该密钥，整个安全计算的基础就都处在危险中。例如，对该器件具有物理访问的攻击者可以将芯片延时，并基于寄存器的状态读取存储的代码。因此，保护密钥安全需要反篡改技术，该技术可能是比较昂贵的，因此可能不适用于各种器件实现，如现场可编程门阵列(FPGA)，移动装置，和传感器。
发明内容
本公开的多个实施例公开了具有物理不可克隆功能的安全器件及其制造方法。例如，在一个实施例中，公开了具有物理不可克隆功能的安全器件，包括衬底和在该衬底上的至少一个高k/金属栅器件，以及测量电路，被配置为为了认证所述安全器件，测量所述至少一个高k/金属栅器件的至少一个属性。该至少一个高k/金属栅器件代表所述物理不可克隆功能。类似地，在另一个实施例中，公开了具有物理不可克隆功能的安全器件，包括：衬底和在该衬底上形成的至少一个高k/金属栅器件，该高k/金属栅器件代表所述物理不可克隆功能，其中所述至少一个高k/金属栅器件经过了至少一次可变性增强。
在进一步的实施例中，公开了制造具有物理不可克隆功能的安全器件的方法，包括提供衬底；以及在该衬底上形成至少一个高k/金属栅器件，该至少一个高k/金属栅器件代表所述物理不可克隆功能。形成高k/金属栅器件包括将至少一种可变性增强应用到所述至少一个高k/金属栅器件。在另外一个实施例中，公开了制造具有物理不可克隆功能的安全器件的方法，包括：提供包括至少一个高k/金属栅器件的集成电路；以及在所述集成电路上包括测量电路，该测量电路被配置为测量用于认证所述安全器件的所述至少一个高k/金属栅器件的至少一个属性。所述至少一个高k/金属栅器件代表所述物理不可克隆功能。
附图说明
通过结合附图考虑下列详细的描述，很容易理解本公开的教导，其中：
图1示出了根据本公开的实施例的一个示意性的器件；
图2示出了根据本公开的实施例的一个示例性测量电路的操作；
图3示出了根据本公开的实施例的制造示例性器件的方法流程图；以及
图4示出了从物理不可克隆功能值确定二进制密钥的示意性图。
为了便于理解，在可能的情况下，使用相同的参考标号代表附图中共有的相同元素。
具体实施方式
静态随机存取存储器(SRAM)是现场可编程门阵列(FPGA)的一个关键器件构建块(Block)。本公开的实施例提出了使用用于制造和加工用在这种性质的器件中的高k/金属栅栈(stack)的新方法的改进的物理不可克隆功能(PUF)。特别是，几种基于材料的现象被有目的地用于影响在栅极栈内部的可变性。
在高k/金属栅的先形成栅极(gate first)工艺制造中，高k/金属栅的阈值电压对本地加热环境很敏感。例如，La2O3和IIA族氧化物，诸如稀土金属氧化物(注意，IIA族现在有时被称为族2，碱土金属，和/或铍族)，和IIIB族元素(现在有时被称为族13，稀土金属氧化物，或硼族)可以被用于精确地设计栅极的阈值电压。然而，这样的高k/金属栅的阈值电压(例如，一个N或P沟道金属氧化物半导体场效应晶体管(MOSFET))对于在940和1025摄氏度之间的温度变化可以表现出达到200毫伏或以上的阈值电压(Vt)改变。
使用先形成栅极(gate first)工艺制造的的高k/金属栅器件对本地氧环境非常敏感，甚至每百万(ppm)级别的氧含量都有很多有害的影响。氧含量的两种常见的影响是在小的和大的器件的界面层的再生长，导致Tinv(反转层的厚度)增加以及由栅极通道的控制损耗。在某些情况下，这是由于来自外源性氧在温度高于约500摄氏度使得硅衬底氧化造成的，该外源性氧可能被与界面层直接接触的基于铪的高K导电层传输到晶体管的活动区。在大约在400-500摄氏度或更高温度，一旦暴露于达到ppm水平的氧气，Tinv的增加随即会增加小长度和小宽度器件的晶体管的Vt。
使用后形成栅极(gate last)工艺制造的的高k/金属栅器件对高于400℃的温度是非常敏感的，特别是，在一些实施例中，这种器件具有铝或铝合金的金属栅，这些材料对温度的变化非常敏感。例如，从400到450摄氏度的变化可能导致栅极漏电流显著下降(例如，两个数量级或更高)，从而影响总的器件漏电流，因而影响Vt。
在不同的环境条件的本地加热和制造，根据上述描述的影响，以及这里描述的几个其他的技术，如图案化工艺，被用于设计具有增加的可变性以及对篡改具有敏感性的PUF。
此外，高k/金属栅器件对大气干扰(例如，从层级暴露)和辐射(例如，激光加热，电子束，X射线，等)是非常敏感的。因此，本公开的实施例采用高k金属栅栈作为PUF器件提供基于材料的机制来用于篡改响应。例如，利用透射电镜(TEM)的故障分析得到的实证数据表明，高k/金属栅栈对光束是非常敏感的，为了避免会改变分析结果的光速破坏，需要非常小心。
根据上述描述，本公开的实施例公开了具有独特的物理特性或者物理不可克隆功能(PUF)的安全器件，用于认证和密钥生成，并且具有几个优点。例如，一个示例性的器件可以包括具有一个或多个用于作为物理不可克隆功能的高k/金属栅的阵列的衬底，芯片裸片(die)，或集成电路。应当指出的是，在此上下文中，术语“高k”指的是一种介电常数大于用于标准栅极/晶体管的二氧化硅(SiO2)的介电常数。在一些实施例中，在高k金属栅的一个或多个组件的属性的可变性被有目的地增加从而为物理不可克隆功能创建已定义的签名。例如，一个实施例中通过在集成电路生产过程中进行激光退火可能增加高k/金属栅的可变性。在一个实施例中通过在生产过程和/或一个或者多个图案化过程暴露一个或者多个该高k/金属栅的部件到一个或者多个不同的周围条件可能增加其可变性。在某些实施例中，在集成电路上包括一个测量电路用于测量该至少一个高K/金属栅的至少一个特性。测量的特性(或者多个特性)然后可以用作用于认证该器件的签名。换句话说，高k/金属栅的阵列包括为该器件的物理不可克隆功能。
PUF背后的一个原理是当芯片掉电，加密密钥不以二进制形式存储而是以独特的物理模拟标识符形式隐藏在硬件中，从而使代码只能在一个指定的授权的不打折扣的IC(uncompromised IC)上执行。因此，当电路上电时，芯片的面积可以被测量，模拟值转换成二进制码。然而，如果芯片掉电，二进制码不存储在任何存储器中，而是隐含在芯片的属性中。由于一般意图是高性能和可复制性，现有的使用物理不可克隆功能来认证和产生密钥的方法集中在生产期间进行了优化的器件的结构来减少可变性。然而，如果用于提供物理不可克隆功能的器件的阵列有一个狭窄的可变性范围，该范围接近一个用来从物理不可克隆功能计算二进制码的测量器件的阈值，任何随时间和温度的微小变化会导致比特错误。例如，为了将签名转化成二进制表示，对表示物理不可克隆功能的模拟值应用阈值。此外，电路可以确定是否将签名的不同值分成0或者1。使用这种方法，可以从签名中推导出来例如二进制码形式的密钥，该密钥包括一个对该器件独特的可被用于认证该器件的标识符。然而，当特定的模拟值接近阈值的时候，这种方法可能存在特定的问题。如果模拟值改变，甚至轻微的改变，签名就能改变。例如，模拟值应该被解读为1，却可能被解读为0。可能可以使用位错误校正解决这种问题。然而，这可能会降低代码的安全性，因为在代码中冗余和容错越多，作为一个安全机制的代码的可靠性越差。
与前述相比，本公开的各种实施例有目的地增加用于作为物理不可克隆功能的器件的部分的可变性。例如，新的栅极材料可用于创建有几个优点的物理不可克隆功能。在不同的实施例中，高k/金属栅被用于作为创建物理不可克隆功能的基础。
在一些实施例中，通过执行激光退火产生可变性，该激光退火影响该高k/金属栅栈的一个或多个层。例如，激光退火可以有目的地诱发高K电介质形成可变的、或随机的、再结晶模式，或可能诱发衬底的活动区域到氧气渗透(saturate with oxygen)。同样，在一些实施例中，该栅栈的物理性质的、或栅栈的一个或多个组件的可变性，在器件生产过程中可以通过其他几个图案化工艺，如光刻，反应离子刻蚀，或化学机械平坦化，或通过暴露于变化的环境条件，如通过暴露该高k/金属栅结构的一个或多个组件到变化水平的掺杂剂而增加。例如，光刻过程可以用来改变该晶体管栅极结构的物理尺寸范围。其他有意义的变化，如线边缘粗糙度可以用来增强晶体管结构的物理变化，从而导致的晶体管的电气特性的可变性的增加。此外，这种可变性可以通过随后的所有图案化步骤(例如，反应离子刻蚀和进一步的下列步骤)进一步增强。类似地，对源极/漏极的掺杂水平可以是变化的。在一些实施例中，用于PUF的高k/金属栅的芯片裸片/衬底上的位置也可以是变化的。这与典型制造工艺形成对比，典型制造工艺旨在在栅极结构中尽可能提供统一的条件以减少可变性，保证一致的，可靠的和可预见的栅极的性能。
与现有技术中的物理不可克隆功能方法相比，本公开的实施例的可测量的物理属性有一个很宽的范围/可变性(例如，电压响应、电容响应、电感响应等)，并提供具有更高的可靠性和对比特错误具有较低的敏感性的PUF。通过增加物理特性的可变性，特定值在或者接近用于从物理不可克隆功能计算一个二进制码的测量器件的阈值的可能性减少。因此，即使由于温度或老化造成PUF的改变，从PUF导出的二进制密钥不太可能会随时间和温度明显漂移。通过本公开的实施例可得到的可变性足以为多种多样的器件实现大量的独特的PUF(在百万以上)。此外，PUF值可达到的数量大到足以避免攻击者猜测出特定的模式。
为了帮助理解发明，图1给出了一个本公开的实施例相关的示例性的器件100(例如，集成电路)的横截面。特别是，器件100包括衬底或芯片裸片160，其可能是由晶体硅(Si)，锗(Ge)，硅锗(SiGe)，砷化镓(GaAs)，或其他半导体，以及用于形成晶体管、电阻器、电容器和其它结构的其它材料形成的。尽管图1的例子是指芯片裸片160，本公开不限于此。例如，芯片裸片可以是从共同的衬底形成的多个芯片裸片中的一个芯片裸片。因此，本公开的实施例可以包括多个芯片裸片分离前的衬底。正如以下进一步的详细描述，形成该集成电路的前端的部分的芯片裸片160，可能有一些其上形成的结构，诸如一个或多个高k/金属栅的阵列，以及读取用于PUF的该高k/金属栅的一个或多个物理特性的测量电路120。如图1所示，为便于理解，有一个高k/金属栅(或高k/金属栅器件)110。该高k/金属栅110可以包括N型或P型场效应晶体管，或任何数量的其他类似的结构。因此，该高k/金属栅110只是通过举例的方式，而不是限制的方式显示。在任何情况下，该高k/金属栅110包括在高K介电质114上的高K金属栅116。在某些实施例中，该高k/金属栅110可以进一步包括在高K介电质114和衬底或者芯片裸片160之间的一个界面层115，源/漏区112，一个或多个保护层(例如，应力衬垫117)，和其他组件。
器件100的后端是一个多层互连结构，包括为在前端的晶体管和在封装中的电源电压、地、和C4s(焊料凸点)之间传输信号的布线。例如，典型的集成电路的后端可以包括绝缘材料，例如，电介质130，其可能包括低k介电材料如硼磷硅玻璃或其他低k材料，以及包括在通孔140和迹线150内形成的铜(Cu)或钨(TU)布线。如图1所示，高K/金属栅110是通过在后端互连结构的通孔140和迹线150内的布线连接来连接到测量电路120的。
根据本公开的各种实施例，一个或多个高k/金属栅器件(例如，栅极110)形成一个物理不可克隆功能的基础。例如，在一个实施例中，为了确定物理不可克隆功能的签名，测量电路120可以读取一个或多个高K/金属栅器件阵列的一个或多个的物理特性。在图1的例子中，测量电路120只是显示为连接到单个高k/金属栅110。然而，应该认识到，在各种实施例中，测量电路可以连接到两个或多个高k/金属栅器件的阵列，该阵列可以共同地用于一个PUF，从该PUF导出的签名可以用于认证器件。因此，在下面的讨论中使用单个的高k/金属栅器件，应当理解，该讨论同样适用于两个或多个高k/金属栅器件阵列。
在一个实施例中，测量电路120可从该高k/金属栅器件110接收PUF值(例如，电压响应，电容响应，电阻响应，阻抗响应，透射率，或类似参数)。在图1的实施例中，测量电路120以晶体管(即，高k/金属栅器件110)的电压Vt(阈值电压)的形式测量高k/金属栅器件110的响应。在一些实施例中，测量电路120包括一个压控环形振荡器。在其它实施例中，可以采用不同形式的片上测量电路。例如，在2008年2月15日提交的美国的专利申请12/032100(公开号2009/0206821，2009年8月20日公布)中描述了一个这样的片上测量器件，或传感器件，这里通过参考其全部内容纳入该技术方案。高k/金属栅器件的响应被认为是该高k/金属栅器件110的签名(换句话说，物理不可克隆功能)。
图4示出了一个显示多个PUF器件(例如，高k/金属栅器件)的高斯分布及PUF值/签名值(在这种情况下指观察到的阈值电压)、以及从PUF器件的物理不可克隆功能值确定二进制密钥(例如，1和0)的临界值的示例图400。在这种情况下，图4示出了用于确定PUF器件的特定的PUF值为1还是为0的临界值.5。横轴代表Vpuf(PUF的值，在一个实施例中可以包括PUF器件的阈值电压Vt)，纵轴表示表现出特定的PUF值的PUF器件的数目。例如，在生产过程中，一个理想的PUF器件(例如，高k/金属栅)可能有一个阈值电压.5。因此，制造商通常会喜欢生产尽可能多的具有与.5尽可能接近(即，变化很小或者没有变化)的PUF值的器件。然而，通过实施本公开的有目的性的可变性增强，可以实现更宽的产量曲线，其中更多的PUF器件(在这种情况下，指高k/金属栅器件)有大于或小于.5的PUF值。值得注意的是，在图4的例子，用于确定PUF的值为1还是为零的临界值可以是.5。任何测量的.5以下的值将被归类为0，而任何测量的.5以上的值被归类为1。应当指出的是，当PUF值(Vpuf)接近临界值(例如，.5)，温度的变化以及随着时间的变化，可能导致PUF的值波动，因此造成二进制密钥的比特错误。因此，特定的PUF器件的PUF值能够制造得越远离临界值，时间和温度的变化将引起PUF值跨越阈值并且从0到1或相反的切换的可能性越小；因此，随着时间的推移二进制密钥越稳定。此外，尽管图4可能与从电压响应(例如，阈值电压(Vt))导出的PUF值相关，在其他实施例中的PUF的值可能从其它可测量的属性中导出，在这些其它的属性中，例如，电阻，电容，阻抗或透射率。因此，类似的临界值可以应用到这些其它值来区分1和0。
图2描述了一个根据本公开的实施例的示例性的测量电路的操作(例如，图1中的测量电路120)。特别是，图2的实施例可以包括一个片上测量电路(即，位于集成电路本身内部，如在集成电路的裸片内)，被配置为测量一个或多个在衬底(或者芯片裸片/集成电路)上形成的包含物理不可克隆功能的高k/金属栅的电压响应(例如，阈值电压(Vt))，电阻响应，电容响应等。如图2左端所示，测量电路200包括一个检测电路210，一个压控振荡器220，分频器230和计数器240。在一个实施例中，该检测电路210测量一个或多个高k/金属栅器件(例如，PUF1,PUF2,PUF3…PUFn，如图2所示)。一个或多个高k/金属栅的响应被检测电路用于将PUF值转换为电压值，这将影响压控振荡器220的振荡频率。在一些实施例中，可能代表一个或多个高k/金属栅器件的被测量的PUF值的该压控振荡器220的输出被分频器230接收。分频器230和计数器240将通过检测电路被PUF值影响的压控制振荡器的信号转换为数字值，或者二进制表示。例如，PUF值与压控振荡器信号220的周期、或在一个给定的时间内的周期/振荡次数相关。为了决定特定的PUF值应该被归类为0还是1，计数器240测量/确定该周期。对一个或多个栅极器件重复这一过程，创建一个二进制集。根据各种实施例，该二进制集(以下又称为码，或密钥)作为认证设备的加密密钥。值得注意的是，该码从来不以二进制形式存储在测量器件上。还应指出的是，虽然描述了一种基于二进制的密钥，本公开不限于此。即，其他的，进一步的，不同的实施例可以结合在一个基于三元的或类似的系统中。
在图2的右侧，各种单独的的高k/金属栅器件的响应在第一列被表达成PUF值，即PUF1的Vt,PUF2的Vt，等等。PUF的值会通过检测电路210会影响压控制振荡器220产生的振荡周期的数量，然后将由计数器240对该数量计数，从而确定二进制值。识别二进制值的阈值可以通过对振荡周期计数的计数器240设置。
在一个实施例中，还可以包括一个温度传感器和电路实现温度补偿算法来考虑器件操作温度的变化。例如，PUF的值可能在一个感兴趣的范围内相对于温度变化。因此，温度补偿算法可能引起对PUF的值的相对于一个稳定的参考温度的可预见的变化。此外，虽然结合图2描述了片上测量电路的一个例子，在另外一个、进一步和不同的实施例中，测量电路可以以各种形式被采用。例如，测量电路可以采用如在Suh等人的“Physical UnclonableFunctions for Device Authentication and Secret Key Generation”(器件认证和密钥产生的不可克隆功能)Proceedings of the44th Design Automation Conference(第四届自动化设计会议文集),San Diego,CA,June 2007,或者2008年2月15日申请的美国专利申请12/032,100(公开号：2009/0206821，公开日：2009年8月20日)中描述的，其中上述每个在这里被纳入参考全文。
正如上面提到的，在不同的实施例中，高k/金属栅的属性的可变性使用激光退火会被增加。例如，在一个实施例中，激光退火过程中涉及准分子激光加热高k电介质和/或衬底(例如，Si衬底)的使用，从而引起的硅衬底的再结晶和/或高k电介质的形态改变。通过激光局部加热所造成的改变，导致高k/金属栅器件的电输出的变化。这造成在高k/金属栅器件可测量特性的变化，因此，导致二进制的密钥值的变化和分离。在一个实施例中，激光退火包含30纳秒紫外激光脉冲的应用。在某些情况下，激光退火导致在高k电介质或衬底(或激发区域的附近)的局部热点，局部热点允许原子在硅或高k介电材料中扩散以及不同程度地渗透到各层。一旦冷却，主体材料重结晶，在晶格中固定掺杂剂，导致在很宽的范围内的电气属性。例如，Si衬底的再结晶可能发生在或者接近温度约1000摄氏度(例如，900到1200摄氏度)。在一些实施例中，该激光退火条件有目的性地改变从而引起受影响的层内的变化。例如，光强激光的波长，能量，波束宽度，脉冲持续时间和其它激光属性全都可以被改变(例如，从一个栅栈到下一个)。在一些实施例中，激光退火在给集成电路加上后端的层之前的过程中执行。
作为替代方案，或者与激光退火相结合，高k/金属栅栈的一个或者多个部件的可变性还可以进一步通过几个其他的图案化工艺实现，如光刻，反应离子刻蚀，或化学机械平坦化。例如，这些工艺的各个方面从一个栅极到另一个栅极的制造可以被改变(例如，有目的地地和/或随机地)。在其它实施例中，在制造过程中通过暴露该高k/金属栅的一个或多个部件到变化的环境条件下会增加可变性，例如改变可用的掺杂剂的量，掺杂剂的种类，环境温度，环境中的氧含量，等等。造成的结果是，在高k/金属栅的物理和电气性能上达到一个很宽范围内的有目地的的变化，这种变化实质上可以是随机的。当作为物理不可克隆功能使用时，这种变化的范围可以在测量高k/金属栅的一个或多个属性中使用，从而导致从中得到更稳定的密钥，因此会有更少的比特错误。特别是，当在多个高k/金属栅阵列中创建有目的的变化时，可以由此导出本质上独特的签名。
此外，在各种实施例中，在芯片上包括测量电路(即，在被测量时与栅极在同一芯片裸片/衬底之上或内部)。通过将测量电路放在芯片上，使得探测和访问PUF比起测量电路不是相同集成电路的一部分更难。例如，为了通过去层(delayering)访问PUF(即，一个或多个高k/金属栅)，攻击者需要对测量电路以及栅极结构本身去层。这使得攻击者更可能破坏或者一个或多个高k/金属栅，或者测量电路。然而，没有栅极结构和从中导出签名的测量电路，该设备将不能工作。没有功能的测量电路，攻击者将不知道如何将PUF的值转换为二进制签名。此外，如果攻击者试图直接访问高k/金属栅栈(例如，通过探针)，将不可避免地显著改变栅栈的一个或多个部件的物理性质(例如，由于暴露于空气、光/辐射，等)以至于改变了签名和密钥，从而使该器件无用。换句话说，为了看到测量电路或PUF，攻击中测量电路或者PUF中之一、或另一个、或者两者可能都被毁坏。因此，本公开的实施例提供篡改响应。换句话说，如果一个攻击者试图通过去层、探测、成像(imaging)或者其它建立的故障分析方法获得对PUF签名/密钥的物理访问，PUF和/或测量电路在这样一种方式下被改变，甚至被破坏来防止密钥的再生。特别是，实验结果表明，高k/金属栅被发现尤其是对涉及辐射(例如，TEM)的技术敏感。例如，已经发现使用电子束甚至很短的辐射时间后(例如，一个200KV电子束)，低密度的氧化物层有一个大幅增厚。这种物理变化不可避免地导致高k金属/栅栈可测量属性的变化，从而改变签名，表明该设备已被篡改。
在一些实施例中，例如在大的阵列中，包括在PUF阵列中的高k/金属栅位置可以是变化的，有目的的和/或随机的或其他类型的，使得从一个器件到下一个器件，PUF的位置不必相同。因此，攻击者从一个芯片到下一个芯片不知道到哪里去寻找PUF签名，给攻击者的任务增加了很多倍的困难。
图3显示了一个创建具有物理不可克隆功能的安全器件的方法300的流程图。特别是，该方法300的示例性步骤可以根据上面描述的实施例执行。
方法300从步骤302开始，进行到步骤310，在该步骤该方法提供衬底/芯片裸片。例如，一个衬底/芯片裸片可以是一个或多个集成电路的基础，每一个集成电路可以包括半导体硅，砷化镓，锗以及类似材料的一个前端层，以及与其他材料和/或它们的组合，且其中形成有大量的晶体管，栅极，网(net)，等等。该集成电路还可以包括一些包括电介质(例如，低k电介质)，或其他绝缘材料的后端层、通孔、迹线、连接前端各种元件之间、到地、到电源、以及其它部分的布线。图1和上述内容描述了一个示例性的集成电路。
在步骤320，方法300在衬底上形成至少一个高k/金属栅(或高k/金属栅器件)。例如，高k/金属栅可以使用任意数量的已知技术形成。例如，一个高k电介质，栅极金属和其他部件/层可以使用电子束诱导沉积，聚焦离子束诱导沉积，溅射和类似的技术来沉积。高k电介质和/或栅极结构的其他组件可以沉积在结构中或由众所周知的蚀刻技术形成在平面硅上。此外，高k/金属栅可以在先形成栅极或后形成栅极工艺过程中形成的，这是本领域技术人员所熟知。因此，在一些实施例中，所述至少一个高k/金属栅是在给定层制造的同一时间、并且在添加任何附加层(例如，后端层，保护层，等)之前添加的。
在各种实施例中，该在步骤320中添加的至少一个高k/金属栅用于作为物理不可克隆功能。例如，测量电路可以确定至少一个高k/金属栅的各种物理属性，因而从中导出签名和密钥。因此，在某些情况下，该方法300的步骤330-370接着步骤320执行。然而，不是所有这些步骤需要在根据方法300的示例性的形成安全器件的过程执行。因此，在一些实施例中，方法300的步骤320之后进入步骤395，该方法结束。然而，在一些实施例中，该方法300进入步骤330。
在步骤330中，方法300在步骤320添加的高k/金属栅一个或多个组件上执行至少一个图案化的过程。例如，在步骤320添加/沉积高k介电材料后，在该至少一个高k/金属栅的高k介电材料上执行激光退火。在先形成栅极工艺中，方法320可以在附加层添加前进行激光退火(例如，在栅极金属，任何后端层，任何保护层，等之前)。同时，在一些实施例中，可以在集成电路包括其他层之后退火(例如，在后形成栅极的工艺中)。必须小心谨慎，不要损害任何晶体管、网或其它必要的组件。如上所述，高-k电介质材料的激光退火引起该高-k电介质材料去结晶并且在局部激发区域再结晶，导致高k介电质改变晶粒尺寸。所有这些改变导致物理属性的一个范围。此外，在退火期间，包括波束宽度，波长，脉冲持续时间，等不同的激光特性可以进行修改，这导致高k电介质的属性的很多可变性(因此造成高k/金属栅)。在一些实施例中，在制造一个作为PUF的栅极阵列时，激光退火的参数从一个栅极到下一个栅极是变化的。例如，在对不同的栅极执行激光退火中，线宽、光束的能量和其他因素全都可以改变。此外，在某些情况下，激光退火以如上同样的方式应用到下面的衬底，甚至其他层。这同样会导致所影响的材料的不同属性的变化(例如，下面的衬底)，例如电阻率的变化，等等。反过来，这会影响所得高k/金属栅的可测量的属性(例如，PUF值)的可变性的。
可替换地，或者，另外地，应用在步骤330的至少一个图案化工艺中可以包括光刻工艺，反应离子蚀刻，化学机械平坦化，一个或多个CMOS(互补金属氧化物半导体)处理技术，或其他应用到至少一个高k/金属栅的一个或多个组件(例如，高k电介质，栅极金属，衬底，源漏或界面层，以及包括栅极的类似组件)的其它技术。这些技术的每一个，单独或组合，导致在得到的栅极在一个可测量属性的大幅变化。更具体地说，如果用于PUF参数的不同的栅栈之间有进一步的可变性，执行这些过程每一个的参数从制造一个高k/金属栅到另一个都可以改变。
在步骤340中，方法300对至少一个高k/金属栅的一个或多个组件施加一个或多个额外的可变性的增强。例如，方法300可以对所述至少一个高k/金属栅的高k电介质、衬底、源极/漏极或者其它组件掺杂不同数量的一种或多种掺杂剂，掺杂剂可以通过栅极组件扩散，一旦再结晶就被束缚在一个特定的影响层/材料的一个格子中。此外，在步骤340，方法300可以在结构制造期间进一步改变诸如环境温度，环境中的氧含量水平，等等因素。例如，暴露在不同的氧气水平导致小的和大的器件的界面层再生长的一个范围，导致更大的Tinv(反转层的厚度)并且增加了栅极信道控制的损耗。在某些情况下，这是由在温度大于约500摄氏度外面的氧气使衬底硅(Si)氧化造成的，外面的氧气可能是由基于铪(Hf)的高k传导层运送到晶体管的活动区(HF)，该高k传导层与界面层直接接触。一旦在大约400-500摄氏度或更高温度并暴露在氧气在百万分的水平(ppm)，Tinv的增加反过来增加了小长度、小宽度器件的晶体管的Vt。在一个实施例中，在约400-450摄氏度或更高的温度时的局部温度变化也可以被应用到栅极金属，这被证明以可测量的方式增加了栅极的漏电流。这种加热可以通过激光局部应用或其他方式造成。
在一些实施例中，应用这些环境条件的变化，同时在步骤320作为至少一个高K/金属栅形成的一部分的高k电介质被沉积/添加，同时在步骤330或在制造过程的任何其它时间执行一个或多个图案化工艺。例如，在执行激光退火的同时改变氧气水平，可能造成有目的的和/或随机的再结晶图案，其包括在高k电介质和/或衬底的变化的杂质/掺杂质水平。当作为物理不可克隆功能使用时，在测量所述至少一个高k/金属栅中可以利用可变性的范围，从而从中导出更稳定的密钥，并且减少比特错误。
因此，在一些实施例中，方法300进入步骤350，其中该方法在步骤310提供的芯片裸片上包括测量电路。以上结合图1和图2描述了示例性的测量电路。
在一些实施例中，紧接着步骤350，方法300进入步骤360，其中该方法测量所述至少一个高k/金属栅的至少一个物理属性来确定签名。使用在步骤350中添加的测量电路执行测量。具体地，在一些实施例中，如上结合图2的示例性电路200或图1中的120的描述，测量电路被配置为测量/检测至少一个高k/金属栅的各种属性。例如，为了从中得到签名，方法300可以测量在步骤320添加的所述至少一个高k/金属栅的电压响应(例如，阈值电压(Vt))、电感响应、电阻响应、电容响应、以及其它属性。签名可以包括一个或多个反映一个或多个高k/金属栅中的每一个对一个或多个施加的信号的响应的模拟值。
紧接着步骤360，方法300还可以继续执行步骤370，其中方法对签名使用阈值来导出密钥。例如，如上所述，在步骤320中添加的至少一个高k/金属栅的签名可以包括一个或多个代表一个或多个高k/金属栅对施加的信号的响应的模拟波形。因此，在一个实施例中，方法300使用计数器来计数压控振荡器或类似器件的信号的振荡信号/周期，来得到签名。此外，如图4所示的例子，为了得到一个二进制表示可以应用阈值。在各种实施例中，作为输出的二进制表示的集合，除了别的之外，形成了可用于加密和认证目的的集成电路的密钥。例如，该密钥可以存储在随机存取存储器(RAM)上。此后，为了执行各种计算，处理器可以从RAM上访问该密钥。因为RAM是易失的，当器件掉电时，密钥自动从RAM中擦除。每次器件/芯片裸片上电，需要重新产生密钥(例如，使用方法300)。应当指出的是，虽然描述了一种基于二进制的密钥，本公开不限于此。即，可以在基于三元的系统或类似系统中结合其他的，进一步的，以及不同的实施例。
在步骤395中，方法300终止。因此，该方法的300的各个步骤产生包括具有物理不可克隆功能(以一个或多个高k/金属栅的形式，该高k/金属栅可以经过一个或多个可变性增强)的集成电路的安全器件。在一些实施例中，该安全器件包括用于从用于加密和认证目的的一个或更多的高k/金属栅器件的属性中提取密钥的测量电路。
尽管以上结合上述方法300描述了具体的实施例，应该指出的是，本公开的其它实施例中不限于此。例如，虽然方法300结合某种示例性材料进行的描述，方法300仅仅是通过举例的方式描述而不是限制。因此，在其他的、进一步的以及不同的实施例中，在步骤320，方法300可以使用合适的替代材料用作衬底、高k电介质、金属栅，和其他组件。此外，尽管方法300的各步骤以特定的顺序列出，如图3所示，但应该指出的是，本公开的替代实施例中可能以不同的顺序执行这些步骤。
以上已经描述了本公开的各实施例，应该理解，上述说明仅仅是示例性的，并非限制性的。因此，优选实施例的宽度和范围不应该被限制于上述描述的示例性实施例，而是仅仅应该根据下述权利要求及其等同物定义。而且，尽管这里已经给出并详细描述了结合本公开的教导的各种实施例，本领域技术人员仍然能够很容易导出许多其它的变种实施例，这些变种实施例仍然结合了这些教导。

Claims (26)

1.一种制造具有物理不可克隆功能的安全器件的方法，所述方法包括：
为所述安全器件提供衬底；和
在所述衬底上形成至少一个高k/金属栅器件，所述高k/金属栅器件代表所述物理不可克隆功能，其中所述形成包括将至少一种可变性增强应用到所述至少一个高k/金属栅器件。
2.根据权利要求1所述的方法，其中所述至少一个高k/金属栅器件包括高k电介质。
3.根据权利要求2所述的方法，其中所述高k电介质包括以下至少一个：
碱土金属氧化物；或
稀土金属氧化物。
4.根据权利要求3所述的方法，其中所述稀土金属氧化物包括氧化镧。
5.根据权利要求1所述的方法，其中所述至少一种可变性增强包括将所述至少一个高k/金属栅器件暴露在至少一个变化的环境条件下，其中所述至少一个变化的环境条件包括以下至少一个：
变化级别的可用的掺杂剂；
变化的温度；或
变化级别的氧气。
6.根据权利要求1所述的方法，其中所述至少一种可变性增强包括在所述至少一个高k/金属栅器件执行至少一个形成图案的工艺，其中所述至少一个形成图案的工艺包括以下至少一个：
激光退火；
光刻工艺；
反应离子刻蚀工艺；或
化学机械平坦化工艺。
7.根据权利要求1所述的方法，进一步包括：
在所述安全器件中包括测量电路，其中所述测量电路被配置为测量用于认证所述安全器件的所述至少一个高k/金属栅器件的至少一个属性。
8.根据权利要求7所述的方法，其中所述至少一个属性包括以下至少之一：
电阻；
电容；
阻抗；
电感；
透射率；或
电压响应。
9.根据权利要求8所述的方法，其中具有一个或者多个物理不可克隆功能值的签名是从所述至少一个属性中导出的。
10.根据权利要求9所述的方法，其中所述测量电路进一步被配置为：
从所述签名中导出二进制密钥，其中所述二进制密钥是通过对所述一个或多个物理不可克隆功能值应用阈值经由所述测量电路从所述签名导出的。
11.根据权利要求7所述的方法，其中所述测量电路是在所述衬底上形成的。
12.根据权利要求7所述的方法，其中所述安全器件包括集成电路。
13.一种制造具有物理不可克隆功能的安全器件的方法，所述方法包括：
提供包括至少一个高k/金属栅器件的集成电路，所述高k/金属栅器件代表所述物理不可克隆功能；以及
在所述集成电路上包括测量电路，所述测量电路被配置为测量用于认证所述安全器件的所述至少一个高k/金属栅器件的至少一个属性。
14.根据权利要求13所述的方法，其中所述至少一个高k/金属栅器件包括高k电介质。
15.根据权利要求13所述的方法，进一步包括：
将至少一种可变性增强应用到所述至少一个高k/金属栅器件。
16.根据权利要求15所述的方法，其中所述至少一种可变性增强包括将所述至少一个高k/金属栅器件暴露在至少一个变化的环境条件下，其中所述至少一个变化的环境条件包括以下至少一个：
变化级别的可用的掺杂剂；
变化的温度；或
变化级别的氧气。
17.根据权利要求15所述的方法，其中所述至少一种可变性增强包括在所述至少一个高k/金属栅器件执行至少一个形成图案的工艺，其中所述至少一个形成图案的工艺包括以下至少一个：
激光退火；
光刻工艺；
反应离子刻蚀工艺；或
化学机械平坦化工艺。
18.根据权利要求13所述的方法，其中所述至少一个属性包括以下至少之一：
电阻；
电容；
阻抗；
电感；
透射率；或
电压响应。
19.一种具有物理不可克隆功能的安全器件，所述安全器件包括：
衬底；
在所述衬底上形成的至少一个高k/金属栅器件，所述高k/金属栅器件代表所述物理不可克隆功能；以及
测量电路，被配置为测量用于认证所述安全器件的所述至少一个高k/金属栅器件的至少一个属性。
20.根据权利要求19所述的安全器件，其中所述至少一个高k/金属栅器件包括高k电介质。
21.根据权利要求19所述的安全器件，其中所述至少一个高k/金属栅器件是使用至少一种可变性增强形成的。
22.根据权利要求21所述的安全器件，其中所述至少一种可变性增强包括将所述至少一个高k/金属栅器件暴露在至少一个变化的环境条件下，其中所述至少一个变化的环境条件包括以下至少一个：
变化级别的可用的掺杂剂；
变化的温度；或
变化级别的氧气。
23.一种具有物理不可克隆功能的安全器件，所述安全器件包括：
衬底；和
在所述衬底上形成的至少一个高k/金属栅器件，所述高k/金属栅器件代表所述物理不可克隆功能,其中所述至少一个高k/金属栅器件经过了至少一次可变性增强。
24.根据权利要求23所述的安全器件，其中所述至少一个高k/金属栅器件包括高k电介质。
25.根据权利要求23所述的安全器件，其中所述至少一种可变性增强包括将所述至少一个高k/金属栅器件暴露在至少一个变化的环境条件下，其中所述至少一个变化的环境条件包括以下至少一个：
变化级别的可用的掺杂剂；
变化的温度；或
变化级别的氧气。
26.根据权利要求23所述的安全器件，进一步包括：
在所述衬底上的测量电路，其中所述测量电路被配置为测量用于认证所述安全器件的所述至少一个高k/金属栅器件的至少一个属性。
CN201380042332.XA 2012-08-10 2013-08-08 器件认证中可靠的物理不可克隆功能 Active CN104541369B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/572,245 2012-08-10
US13/572,245 US8741713B2 (en) 2012-08-10 2012-08-10 Reliable physical unclonable function for device authentication
PCT/US2013/054156 WO2014026011A1 (en) 2012-08-10 2013-08-08 A reliable physical unclonable function for device authentication

Publications (2)

Publication Number Publication Date
CN104541369A CN104541369A (zh) 2015-04-22
CN104541369B true CN104541369B (zh) 2018-01-05

Family

ID=50065531

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380042332.XA Active CN104541369B (zh) 2012-08-10 2013-08-08 器件认证中可靠的物理不可克隆功能

Country Status (6)

Country Link
US (1) US8741713B2 (zh)
JP (1) JP6222672B2 (zh)
CN (1) CN104541369B (zh)
DE (1) DE112013003530B4 (zh)
GB (1) GB2519461B (zh)
WO (1) WO2014026011A1 (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9806884B2 (en) * 2014-01-10 2017-10-31 Robert Bosch Gmbh System and method for cryptographic key identification
KR102255303B1 (ko) 2014-10-13 2021-05-24 삼성전자주식회사 대상물을 인증하기 위한 구조 및 방법과 이를 적용한 장치
US9584329B1 (en) * 2014-11-25 2017-02-28 Xilinx, Inc. Physically unclonable function and helper data indicating unstable bits
US9640228B2 (en) 2014-12-12 2017-05-02 Globalfoundries Inc. CMOS device with reading circuit
US9996996B2 (en) * 2015-04-16 2018-06-12 Siebels Asset Management Research Ltd. Protected article management
US9576914B2 (en) 2015-05-08 2017-02-21 Globalfoundries Inc. Inducing device variation for security applications
JP6445703B2 (ja) * 2015-08-10 2018-12-26 国立研究開発法人産業技術総合研究所 セキュリティ機能を有する回路を含む半導体デバイス
US9985791B2 (en) 2015-08-13 2018-05-29 Arizona Board Of Regents Acting For And On Behalf Of Northern Arizona University Physically unclonable function generating systems and related methods
US9971566B2 (en) 2015-08-13 2018-05-15 Arizona Board Of Regents Acting For And On Behalf Of Northern Arizona University Random number generating systems and related methods
US10019565B2 (en) * 2015-12-17 2018-07-10 Honeywell Federal Manufacturing & Technologies, Llc Method of authenticating integrated circuits using optical characteristics of physically unclonable functions
CN106997843B (zh) * 2016-01-22 2020-05-01 中芯国际集成电路制造(上海)有限公司 半导体器件安全认证方法
CN107104035B (zh) * 2016-02-19 2020-08-28 中芯国际集成电路制造(上海)有限公司 半导体器件安全认证方法
JP6383384B2 (ja) * 2016-06-24 2018-08-29 ウィンボンド エレクトロニクス コーポレーション 半導体装置、半導体装置の製造方法および固有情報の生成方法
US10469083B2 (en) 2016-07-10 2019-11-05 Imec Vzw Breakdown-based physical unclonable function
US10283511B2 (en) * 2016-10-12 2019-05-07 Ememory Technology Inc. Non-volatile memory
US10122538B2 (en) 2016-10-12 2018-11-06 Ememory Technology Inc. Antifuse physically unclonable function unit and associated control method
CN108109968B (zh) * 2016-11-24 2020-10-30 中芯国际集成电路制造(上海)有限公司 一种半导体器件及半导体器件的制造方法
JP2018089845A (ja) * 2016-12-02 2018-06-14 大日本印刷株式会社 個体認証用半導体チップ、個体認証媒体及び個体認証方法
WO2018106509A1 (en) * 2016-12-05 2018-06-14 Cryptography Research Inc. Backside security shield
WO2018183859A1 (en) * 2017-03-30 2018-10-04 Arizona Board Of Regents On Behalf Of Northern Arizona University Multi-functional units for ternary computing
EP3471334B1 (en) * 2017-10-10 2023-07-26 Nxp B.V. Method for configuring a transponder, transponder and base station
CN107749791B (zh) * 2017-10-17 2020-07-31 东南大学 Ldpc码在puf基于码偏移架构纠错中的应用方法及装置
US11430748B2 (en) 2019-01-04 2022-08-30 International Business Machines Corporation Inspection and identification to enable secure chip processing
US11889001B2 (en) 2019-03-19 2024-01-30 United States Of America As Represented By The Secretary Of The Air Force Optical interferometric-based physically unclonable function device
US20200312768A1 (en) * 2019-03-27 2020-10-01 Intel Corporation Controlled organic layers to enhance adhesion to organic dielectrics and process for forming such
CN112560118A (zh) * 2019-09-26 2021-03-26 杭州中天微系统有限公司 用于提供可重置的标识符的配置装置和配置方法
GB201919297D0 (en) 2019-12-24 2020-02-05 Aronson Bill Temperature sensing physical unclonable function (puf) authenication system
US11516028B2 (en) 2019-12-24 2022-11-29 CERA Licensing Limited Temperature sensing physical unclonable function (PUF) authentication system
US11501023B2 (en) * 2020-04-30 2022-11-15 International Business Machines Corporation Secure chip identification using resistive processing unit as a physically unclonable function
US11748524B2 (en) 2020-07-20 2023-09-05 International Business Machines Corporation Tamper resistant obfuscation circuit
US11587890B2 (en) * 2020-07-20 2023-02-21 International Business Machines Corporation Tamper-resistant circuit, back-end of the line memory and physical unclonable function for supply chain protection
US11575023B2 (en) 2020-11-11 2023-02-07 International Business Machines Corporation Secure chip identification using random threshold voltage variation in a field effect transistor structure as a physically unclonable function
US11329836B1 (en) 2021-03-12 2022-05-10 Globalfoundries U.S. Inc. Twin cell memory-based physically unclonable function
US11379125B1 (en) 2021-03-31 2022-07-05 International Business Machines Corporation Trusted field programmable gate array

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6161213A (en) * 1999-02-17 2000-12-12 Icid, Llc System for providing an integrated circuit with a unique identification
US7840803B2 (en) * 2002-04-16 2010-11-23 Massachusetts Institute Of Technology Authentication of integrated circuits
CN1871570A (zh) 2003-10-23 2006-11-29 皇家飞利浦电子股份有限公司 用于保护包括集成电路的信息载体的方法
KR20060113685A (ko) 2003-10-29 2006-11-02 코닌클리케 필립스 일렉트로닉스 엔.브이. 물리적 랜덤 함수들을 함께 공유하는 신뢰성 있는 포워드비밀 키의 시스템 및 방법
JP2005268507A (ja) * 2004-03-18 2005-09-29 Furukawa Electric Co Ltd:The 電界効果トランジスタ及びその製造方法
KR20070045335A (ko) 2004-08-23 2007-05-02 코닌클리케 필립스 일렉트로닉스 엔.브이. 광학 식별기에 대한 위치 및 방위 결정 검출
KR100697694B1 (ko) * 2005-08-02 2007-03-20 삼성전자주식회사 듀얼 게이트를 갖는 반도체 장치 및 그 제조 방법
CN101263503A (zh) 2005-09-14 2008-09-10 皇家飞利浦电子股份有限公司 用于确定项目的真实性的改进设备、系统和方法
JP2009511976A (ja) 2005-10-17 2009-03-19 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ センサとディスプレイが組み合わされた集積された物理的に複製不可能な機能（ｐｕｆ）
WO2008056613A1 (fr) 2006-11-06 2008-05-15 Panasonic Corporation Authentificateur
US8138768B2 (en) * 2007-01-30 2012-03-20 Nxp B.V. Sensing circuit for devices with protective coating
US8350335B2 (en) * 2007-04-18 2013-01-08 Sony Corporation Semiconductor device including off-set spacers formed as a portion of the sidewall
US7741721B2 (en) 2007-07-31 2010-06-22 International Business Machines Corporation Electrical fuses and resistors having sublithographic dimensions
CN101542496B (zh) 2007-09-19 2012-09-05 美国威诚股份有限公司 利用物理不可克隆功能的身份验证
US7868606B2 (en) 2008-02-15 2011-01-11 International Business Machines Corporation Process variation on-chip sensor
EP2112686B1 (en) * 2008-04-22 2011-10-12 Imec Method for fabricating a dual workfunction semiconductor device made thereof
US8324090B2 (en) 2008-08-28 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method to improve dielectric quality in high-k metal gate technology
US8683210B2 (en) 2008-11-21 2014-03-25 Verayo, Inc. Non-networked RFID-PUF authentication
US8659124B2 (en) * 2008-12-29 2014-02-25 Nxp B.V. Physical structure for use in a physical unclonable function
US8214777B2 (en) 2009-04-07 2012-07-03 International Business Machines Corporation On-chip leakage current modeling and measurement circuit
US7898283B1 (en) 2009-08-31 2011-03-01 Farinaz Koushanfar Lightweight secure physically unclonable functions
JP5633346B2 (ja) * 2009-12-25 2014-12-03 株式会社リコー 電界効果型トランジスタ、半導体メモリ、表示素子、画像表示装置及びシステム
US8619979B2 (en) 2010-06-25 2013-12-31 International Business Machines Corporation Physically unclonable function implemented through threshold voltage comparison
US8492247B2 (en) 2010-08-17 2013-07-23 International Business Machines Corporation Programmable FETs using Vt-shift effect and methods of manufacture
US8583710B2 (en) * 2010-09-17 2013-11-12 Infineon Technologies Ag Identification circuit and method for generating an identification bit using physical unclonable functions
KR101852115B1 (ko) * 2010-10-04 2018-04-25 인트린직 아이디 비브이 개선된 시동 작동을 갖는 물리적 복제 불가 기능부

Also Published As

Publication number Publication date
GB2519461A (en) 2015-04-22
WO2014026011A1 (en) 2014-02-13
JP2015525979A (ja) 2015-09-07
DE112013003530B4 (de) 2017-03-30
GB2519461B (en) 2016-08-10
US8741713B2 (en) 2014-06-03
JP6222672B2 (ja) 2017-11-01
DE112013003530T5 (de) 2015-04-23
CN104541369A (zh) 2015-04-22
US20140042442A1 (en) 2014-02-13
GB201501966D0 (en) 2015-03-25

Similar Documents

Publication Publication Date Title
CN104541369B (zh) 器件认证中可靠的物理不可克隆功能
US8525169B1 (en) Reliable physical unclonable function for device authentication
US9787473B2 (en) Carbon nanotube array for cryptographic key generation and protection
TWI521376B (zh) 積體電路以及密碼生成方法
US20220164433A1 (en) Device identification with quantum tunnelling currents
US9640228B2 (en) CMOS device with reading circuit
Yu et al. A poly‐crystalline silicon nanowire transistor with independently controlled double‐gate for physically unclonable function by multi‐states and self‐destruction
TWI654715B (zh) 電遷移簽核方法與系統
Japa et al. Hardware security exploiting post-CMOS devices: fundamental device characteristics, state-of-the-art countermeasures, challenges and roadmap
CN108321292B (zh) 磁性物理不可克隆函数器件及磁性物理不可克隆函数装置
Wei et al. Analytic modeling for nanoscale resistive filament variation in ReRAM with stochastic differential equation
US11621840B2 (en) Unique identifiers based on quantum effects
WO2019211614A1 (en) Near-zero leakage switching circuit
US9952274B2 (en) Measurement for transistor output characteristics with and without self heating
Selmke et al. On the application of two-photon absorption for laser fault injection attacks: pushing the physical boundaries for laser-based fault injection
Bakerenkov et al. ELDRS susceptibility of bipolar transistors and integrated circuits during low-temperature irradiation
US12003631B2 (en) Unique identifiers based on quantum effects
Lee et al. Vertical‐Pillar Ferroelectric Field‐Effect‐Transistor Memory
JP4798866B2 (ja) 回路シミュレーション用パラメータ抽出方法
Papež et al. Influence of surface states on the reverse and noise properties of silicon power diodes
Forbes et al. Characterization of single electron effects in nanoscale MOSFETs
Selmke et al. On the application of Two-Photon Absorption for Laser Fault Injection attacks

Legal Events

Date Code Title Description
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant