JP6445703B2 - セキュリティ機能を有する回路を含む半導体デバイス - Google Patents

セキュリティ機能を有する回路を含む半導体デバイス Download PDF

Info

Publication number
JP6445703B2
JP6445703B2 JP2017534388A JP2017534388A JP6445703B2 JP 6445703 B2 JP6445703 B2 JP 6445703B2 JP 2017534388 A JP2017534388 A JP 2017534388A JP 2017534388 A JP2017534388 A JP 2017534388A JP 6445703 B2 JP6445703 B2 JP 6445703B2
Authority
JP
Japan
Prior art keywords
circuit
security function
semiconductor
semiconductor device
puf
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017534388A
Other languages
English (en)
Other versions
JPWO2017026350A1 (ja
Inventor
洋平 堀
洋平 堀
永▲勲▼ 柳
永▲勲▼ 柳
大内　真一
真一 大内
哲二 安田
哲二 安田
昌原　明植
明植 昌原
寿史 入沢
寿史 入沢
遠藤　和彦
和彦 遠藤
太田　裕之
裕之 太田
辰郎 前田
辰郎 前田
帆平 小池
帆平 小池
泰弘 小笠原
泰弘 小笠原
敏宏 片下
敏宏 片下
福田　浩一
浩一 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Publication of JPWO2017026350A1 publication Critical patent/JPWO2017026350A1/ja
Application granted granted Critical
Publication of JP6445703B2 publication Critical patent/JP6445703B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体デバイスに関し、より具体的には、セキュリティ機能を有する回路を含む半導体デバイスに関する。
なお、本明細書で使用する「半導体デバイス」は、半導体で作られる１つのデバイス（素子、ＩＣチップ、モジュール等）を意味し、「半導体回路」、「半導体集積回路」、「半導体装置」等の用語と同様な意味で使用されるものである。
ＬＳＩ等の半導体デバイスに、そのデバイスの模倣（複製）品を判別する等のために、デバイスの識別等の何らかのセキュリティ機能を組み込みたい要請がある。その場合、通常セキュリティ機能を持つ回路は、半導体ウェハ上のＦＥＴ等の素子が形成されるいわゆるフロントエンドオブライン（ＦＥＯＬ）に形成される。ＦＥＯＬでの素子（回路）形成は、最近の１０数ｎｍの配線幅に代表される配線ピッチの微細化、さらには半導体デバイスの設計、製造メーカのファブレス化に伴い、その微細化に対応した半導体製造プロセスを備える外部の特定の半導体受託製造メーカ（専業ＩＣファンドリー）で行われる場合が増えている。
しかし、その場合、セキュリティ機能を持つ回路の設計情報が外部の半導体受託製造メーカに流れることになり、機密保持契約等を掻い潜った情報漏えい等により、そのセキュリティ機能がデバイス模倣者を含む第三者に知れてしまう恐れがある。また、ＦＥＯＬに設けられたセキュリティ機能を持つ回路は、その位置が特定されやすくかつその内容も解析されやすい傾向がある。
一方、ＦＥＯＬの上部に形成されるバックエンドオブライン（ＢＥＯＬ）には、通常積層化された複数の配線層のみが設けられ、上部層へ行くにつれて外部端子との接続を可能にするためにその配線ピッチが広くなるので、上述したＦＥＯＬで求められる微細化プロセスは必要とされない。ただし、ＢＥＯＬには通常配線層以外の何らかの機能回路が設けられる場合はほとんど無い。
特許文献１では、外部電気接続部にそれぞれ配線で接続された少なくとも２つの貫通シリコンビアを含むチップ識別構造体と、チップ識別構造体に結合されたチップ識別復号ロジックを有する垂直積層可能なダイ（チップ）を開示する。
非特許文献１では、３次元積層ＩＣ構造のバックエンドに形成された薄いＭＯＳＦＥＴを開示する。
国際公開WO2011/044385
Chang-Hong Shen, et al. "Monolithic 3D Chip Integrated with 500ns NVM, 3ps Logic Circuits and SRAM", 9.3.1 - 9.3.4, Electron Devices Meeting (IEDM), 2013 IEEE International, 9-11 Dec. 2013
特許文献１に記載の発明では、チップ識別構造体は、積層されたダイ（チップ）の各々を識別するものであって、かつＢＥＯＬ内の特定の層に設けられたものではない。また、非特許文献１に記載の発明では、ＢＥＯＬ内に形成された薄いＭＯＳＦＥＴを開示するが、セキュリティ機能を持つ回路については何ら開示が無い。
本発明の目的は、ＢＥＯＬ内において内蔵されるセキュリティ機能を有する回路の存在（その位置及び機能）が特定されにくい識別／追跡可能な半導体デバイスを提供することである。
本発明の一態様では、フロントエンドと、複数の層を含むバックエンドとを備え、バックエンドの複数の層中の配線ピッチが１００ｎｍ以上である少なくとも一層にセキュリティ機能を有する回路を設けたことを特徴とする、半導体デバイスを提供する。
本発明の一態様の半導体デバイスによれば、半導体デバイスの設計／販売メーカ等が自前の汎用的な半導体製造プロセスを用いてセキュリティ機能を持つ回路をバックエンドの選択したいずれかの層に形成することができるので、その回路情報が外部に漏れることが無く、かつ回路の特定及び解析がされにくくすることができる。その結果、デバイス模倣者等に知れることなく、半導体デバイスの識別、追跡、模倣品の特定等を行うことが可能となる。
本発明の一態様では、フロントエンドと、複数の層を含むバックエンドとを備え、バックエンドの複数の層中のＭ５以上（Ｍ５、Ｍ６、Ｍ７、・・・）の配線層の少なくとも一層にセキュリティ機能を有する回路を設けたことを特徴とする、半導体デバイスを提供する。
本発明の一態様の半導体デバイスによれば、半導体デバイスの設計／販売メーカ等が自前の汎用的な半導体製造プロセスを用いてセキュリティ機能を持つ回路をバックエンドの選択したＭ５以上のいずれかの配線層に形成することができるので、その回路情報が外部に漏れることが無く、かつ回路の特定及び解析がされにくくでき、デバイス模倣者等に知れることなく半導体デバイスの識別、追跡、模倣品の特定等を行うことが可能となる。
本発明の一態様では、フロントエンドと、複数の層を含むバックエンドとを備え、バックエンドの複数の層中の液浸ＡｒＦ露光を用いる必要が無い少なくとも一層にセキュリティ機能を有する回路を設けたことを特徴とする、半導体デバイスを提供する。
本発明の一態様の半導体デバイスによれば、半導体デバイスの設計／販売メーカ等が高価な液浸ＡｒＦ露光装置（プロセス）を用いることなくセキュリティ機能を持つ回路をバックエンドの選択したいずれかの配線層に形成することができるので、比較的安価で、その回路情報が外部に漏れることが無く、かつ回路の特定及び解析がされにくくでき、デバイス模倣者等に知れることなく半導体デバイスの識別、追跡、模倣品の特定等を行うことが可能となる。
本発明の一態様では、フロントエンドと、複数の層を含むバックエンドとを備え、バックエンドの複数の層中の２００ｎｍ以上の露光波長を用いて露光される少なくとも一層にセキュリティ機能を有する回路を設けたことを特徴とする、半導体デバイスを提供する。
本発明の一態様の半導体デバイスによれば、高価な設備投資が必要となる露光プロセスに伴う２００ｎｍより短い波長の光源を用いることなくセキュリティ機能を持つ回路をバックエンドの選択したいずれかの配線層に形成することができるので、比較的安価で、その回路情報が外部に漏れることが無く、かつ回路の特定及び解析がされにくくでき、デバイス模倣者等に知れることなく半導体デバイスの識別、追跡、模倣品の特定等を行うことが可能となる。
本発明の一態様では、半導体デバイスのバックエンドの少なくとも一層は多結晶半導体（多結晶Ｓｉまたは多結晶Ｇｅ）を含むことができる。
本発明の一態様の半導体デバイスによれば、多結晶Ｓｉまたは多結晶Ｇｅのような特性が比較的ばらつきやすい材料を用いることにより、その特性ばらつきを反映させたセキュリティ機能を持つ回路を形成することが可能となる。
本発明の一態様では、半導体デバイスのセキュリティ機能は、半導体の特性ばらつきを利用する物理的に複製困難な関数（ＰＵＦ）、例えば、アービタ（Arbiter）PUF、リングオシレータ（Ring Oscillator）PUF、SRAM PUF、及びバタフライ（Butterfly）PUF等の中から選択された少なくもと１つを含むことができる。
本発明の一態様の半導体デバイスによれば、製造後の内蔵するＰＵＦ回路の出力値としてその半導体デバイス固有の値を得ることができ、それにより半導体デバイスの識別、追跡、模倣品の特定等を行うことが可能となる。
本発明の一実施形態の半導体デバイスの構成を示す断面図である。 本発明の一実施形態のセキュリティ機能を持つ回路の形成領域を説明するための図である。 配線層と配線ピッチの関係を説明するための図である。 露光時の光源、波長、解像度の関係を説明するための図である。 本発明の一実施形態のセキュリティ機能を持つ回路の構成を示す図である。 本発明の一実施形態のセキュリティ機能を持つ回路の構成を示す図である。 本発明の一実施形態のセキュリティ機能を持つ回路の構成を示す図である。 本発明の一実施形態のセキュリティ機能を持つ回路の構成を示す図である。
図面を参照しながら本発明の実施形態について説明する。図１は、本発明の一実施形態の半導体デバイス１００の構成を示す断面図である。図１は、１つの半導体デバイスの断面、あるいは１つの半導体デバイスの一部の断面を示し、言い換えれば、半導体基板（半導体ウェハ）の分割前の一部断面、あるいは１つの半導体デバイス（チップ）用に分割後の断面を示す。図１の符号１０が基板（より正確にはその部分を）を示し、基板１０上に上面１２に向かって絶縁層１４中に積層された複数の配線層２０（導電ビアを含む）が形成されている。半導体基板としては、Ｓｉ、Ｇｅ等のＩＶ族半導体、ＧａＡｓ、ＧａＮなどのIII―Ｖ族化合物半導体、ＳｉＧｅ等の他の化合物半導体等を含む任意の半導体材料からなる基板を用いることができる。
基板１０及びそれに接続する近傍の領域は、いわゆるフロントエンドオブライン（ＦＥＯＬ）を示し、その領域にはＦＥＴ１６、１８等を含む複数の機能素子（回路素子）が形成されている。以下、フロントエンドオブライン（ＦＥＯＬ）は、単にフロントエンドと呼ぶ。フロントエンドでの素子（回路）形成は、最近の１０数ｎｍ（例えば１４ｎｍ）の配線幅に代表される微細な配線ピッチに基づいて形成することができる。その形成は、半導体ウェハの状態において、微細化に対応した半導体製造プロセスを備える外部の特定の半導体受託製造メーカ（専業ＩＣファンドリー）で行うことができる。
フロントエンド上の上面１２に到るまでの領域は、いわゆるバックエンドオブライン（ＢＥＯＬ）を示し、既に上述したように、通常積層化された複数の配線層のみが設けられ、上部層へ行くにつれて外部端子との接続を可能にするためにその配線ピッチが広くなる。以下、同様にバックエンドオブライン（ＢＥＯＬ）は、単にバックエンドとも呼ぶ。図１の本発明の一実施形態では、Ｍ１〜Ｍ４の配線レベルのバックエンドＡと、その上部のＭ５以上の配線レベル（Ｍ５、Ｍ６、Ｍ７、・・・）のバックエンドＢとに区別される。
本発明では、このバックエンドに着目し、バックエンド内、より具体的には図１のバックエンドＢ内にセキュリティ機能を持つ回路（以下、セキュリティ機能回路と呼ぶ）を設けることに１つの特徴がある。図１では、バックエンドＢ内の符号２２、２３、２４で指示される領域（層）にセキュリティ機能回路が配置される。層２２と２４は、配線層上に設ける場合の一例であり、層２３は絶縁層上に設ける場合の一例である。セキュリティ機能回路の出力は、接続するバックエンド内の配線を介して上面１２の端子等から取得することができる。セキュリティ機能回路は、バックエンドＢ内の選択された１つの層内に少なくとも１つあればよく、同一層中あるいは異なる層中に同一種類あるいは異なる種類のセキュリティ機能回路を２つ以上設けることもできる。
セキュリティ機能回路が設けられる層は、多結晶半導体、例えば多結晶Ｓｉ、多結晶Ｇｅ等を含むことができる。多結晶半導体を用いる理由は、詳細は後述するように、本発明の一実施形態のセキュリティ機能回路が、それが設けられる半導体層の製造後の特性ばらつきを利用することを意図しているからである。したがって、その意図に沿う材料であって、かつバックエンドで形成可能な材料であれば、他の半導体材料（例えば、アモルファスＳｉ等）を用いることもできる。セキュリティ機能回路は、その半導体材料を用いて、例えば薄膜トランジスタ（ＴＦＴ）等の機能素子、抵抗、コンデンサ等の素子を用いて、従来からある半導体製造技術を用いて製造することができる。
本発明の一実施形態のセキュリティ機能回路は、上述したようにＭ５以上の配線レベル（Ｍ５、Ｍ６、Ｍ７、・・・）内の少なくとも一層に設けることができる以外に、バックエンド内の配線ピッチが１００ｎｍ以上である少なくとも一層に設けることができる。また、本発明の一実施形態のセキュリティ機能回路は、バックエンド内の液浸ＡｒＦ露光を用いる必要が無い少なくとも一層に設けることができる。さらに、本発明の一実施形態のセキュリティ機能回路は、２００ｎｍ以上の露光波長を用いて露光される少なくとも一層に設けることができる。
本発明の一実施形態のセキュリティ機能回路を上記した少なくとも一層に設ける理由は、その一層における回路形成が、ＦＥＯＬで求められる微細化プロセスは必要とされないので、自前のいわば汎用的な半導体製造プロセスを用いて行うことが可能であるからである。より具体的には、外部の特定の半導体受託製造メーカで製造されたＦＥＯＬを含む半導体ウェハを取得した半導体デバイスの設計、製造メーカ等がそのＢＥＯＬ工程の一部として、セキュリティ機能回路を自前のいわば汎用的な半導体製造プロセスを用いて形成することが可能であるからである。
その結果、セキュリティ機能回路の設計情報が外部に漏れることが無く、かつ回路の特定及び解析がされにくいので、デバイス模倣者等に知れることなく、半導体デバイスの識別、追跡、模倣品の特定等を行うことが可能となる。
図２〜図４を参照しながら、本発明の一実施形態のセキュリティ機能回路が設けられるバックエンド内の少なくとも一層について説明する。図２は、本発明の一実施形態のセキュリティ機能を持つ回路の形成領域を説明するための図である。言い換えれば、図２は、配線層、配線ピッチ、露光用光源／技術の関係を示している。図３は、配線層（Ｌａｙｅｒ）と配線ピッチ（Ｐｉｔｃｈ）の関係を説明するための図である。図３は、インテル社が公表している最新のＦＥＯＬでの１４ｎｍピッチにおけるＢＥＯＬの配線デザインルールを示している。図３から最新の１４ｎｍピッチでもＭ５以上で１００ｎｍ以上の配線ピッチを有することがわかる。図４は、露光用の光源、波長、解像度（最小寸法）の関係を説明するための図である。
図２において、配線層のレベルがＭ０からＭ１１に向かうにつれて、配線ピッチ（ｎｍ）が大きくなり、かつ図４の露光用の光源と波長との関係から、露光用光源として比較的長い波長（２００ｎｍ以上）を有する光源（ｇ線、ｉ線、ＫｒＦ等）を用いることができることがわかる。本発明の一実施形態では、図２の３角形で囲まれる領域Ｒをセキュリティ機能回路を設ける領域として選択する。この領域Ｒ内の層は、既に上述した、配線層のレベルがＭ５以上、配線ピッチが１００ｎｍ以上、露光用光源／技術として液浸ＡｒＦを用いる必要が無い、さらには露光波長が約２００ｎｍ以上であるという特徴を備えている。
ここで、液浸ＡｒＦ露光は、従来のＡｒＦエキシマレーザ等を用いた露光のように光源を短波長化する代わりに、浸液した像空間で露光光（ＡｒＦエキシマレーザ光）が短波長化することを利用する技術である。液浸ＡｒＦ露光では、例えば１３４ｎｍ程度の波長光を得ることができる反面、浸液供給機構等を含む高価な露光装置が必要となる。この液浸ＡｒＦ露光を用いることの無い露光は、比較的安い汎用的な露光装置を用いて行うことができるので、半導体デバイスの設計、製造メーカ等が自前のいわば汎用的な半導体製造プロセスにおいて行うことが可能である。
次に、図５〜図８を参照しながら本発明の一実施形態のセキュリティ機能回路の例について説明する。図５〜図８は、いずれもセキュリティ機能回路として、半導体の特性ばらつきを利用する物理的に複製困難な関数（ＰＵＦ：Physically Unclonable Function）を利用する回路の例である。ここで、半導体の特性ばらつきを利用するとは、図１において例示した、例えば多結晶半導体層のような特性が比較的ばらつきやすい材料を用いてセキュリティ機能回路を形成することを意味する。
セキュリティ機能回路としてＰＵＦ回路を利用する場合は、そのＰＵＦ回路の出力が、それが設けられる半導体層の特性ばらつきを含む製造後（時）のデバイス特性のばらつきにより個々に（デバイス（チップ）毎に）変わってくることになる。本発明の一実施形態では、そのＰＵＦ回路の出力の変化（違い）をデバイスの識別に利用する。なお、図５〜図８の例はあくまで一例であって、他のＰＵＦ回路あるいは他の種類のセキュリティ機能回路を用いることもできる。
図５は、ＰＵＦ回路としてアービタ（Ａｒｂｉｔｅｒ）ＰＵＦを利用する例である。図５の例では、２つのセレクタ３０の列の出力の遅延量Δｔ＝ｔ１−ｔ２に応じてアービタ回路３２の出力が０（Ｌ）または１（Ｈ）で変化する。その遅延量Δｔ＝ｔ１−ｔ２は、この回路が設けられる半導体材料の特性を含むデバイス特性に応じて異なる。その結果、デバイスデバイス製造後にその出力値（０または１）を予め測定し記録しておくことで、例えば後からデバイスの模倣品等が出た場合に、その出力値を得ることができる真正品を特定すると同時に、その出力値を得ることができない模倣品を特定することが可能となる。
図６は、ＰＵＦ回路としてリングオシレータ（ＲＯ）ＰＵＦを利用する例である。図６のＰＵＦ回路は、複数のＲＯ３４と、セレクタ３６と、コンパレータ３８を含む。ＲＯ３４は、直列接続されたアンドゲート４０とインバータ４２を含む。図６において、セレクタ３６により選択された２つのＲＯ３４の出力のどちらが速いか（その差分）がコンパレータ３８によって決定され出力（０または１）される。ＲＯの発振周波数は、この回路が設けられる半導体材料の特性を含むデバイス特性に応じて異なる。その結果、デバイス製造後にその出力値（０または１）を予め測定し記録しておくことで、図５のＰＵＦ回路の場合と同様に、その後の真正品の追跡及び模倣品の特定が可能となる。
図７は、ＰＵＦ回路としてＳＲＡＭ ＰＵＦを利用する例である。図７は典型的なＳＲＡＭ回路（セル）の構成を示している。電源投入時のＳＲＡＭセルの初期値、すなわちビットライン（ＢＬ、／ＢＬ）の出力値（０または１）をデバイスの識別子に利用する。電源投入後のＳＲＡＭセルの出力値が０または１のどちらになるかは、そのセルが設けられる半導体材料の特性を含むデバイス特性のばらつきによって決まり、製造前に予測することは困難である。ＳＲＡＭ回路（セル）製造後にその出力値（０または１）を予め測定し記録しておくことで、図５や図６のＰＵＦ回路の場合と同様に、その後の真正品の追跡及び模倣品の特定が可能となる。
図８は、ＰＵＦ回路としてとしてバタフライ（Ｂｕｔｔｅｒｆｌｙ）ＰＵＦを利用する例である。図８のＰＵＦ回路では、相互接続されたフリップフロップ（ＦＦ）４４、４６の初期値をデバイスの識別子に利用する。電源投入後やリセット後の出力（ＯＵＴ）が０または１のどちらになるかは、その回路が設けられる半導体材料の特性を含むデバイス特性のばらつきによって決まり、製造前に予測することは困難である。製造後にその出力値（０または１）を予め測定し記録しておくことで、図５から図７のＰＵＦ回路の場合と同様に、その後の真正品の追跡及び模倣品の特定が可能となる。
本発明の実施形態について、図を参照しながら説明をした。しかし、本発明はこれらの実施形態に限られるものではない。さらに、本発明はその趣旨を逸脱しない範囲で当業者の知識に基づき種々なる改良、修正、変形を加えた態様で実施できるものである。
本発明の半導体デバイスは、セキュリティ機能を持つデバイスとして、汎用的なＩＣ（ＬＳＩ）、各種のカスタムＩＣ、例えば模倣品が出回りやすいゲーム用ＩＣ、不揮発性半導体メモリ等、基本的にあらゆる用途の半導体デバイスに利用することが可能である。
１０：半導体デバイスの下面（基板）
１２：半導体デバイスの上面
１４：複数の層（絶縁層）
１６、１８：機能素子（トランジスタ等）
２０：配線（配線層、導電ビア）
２２、２３、２４：セキュリティ機能回路（層）
３０、３６：セレクタ
３２：アービタ
３４：リングオシレータ（ＲＯ）
３８：コンパレータ
４０：ＡＮＤゲート
４２：インバータ
４４、４６：フリップフロップ（ＦＦ）
１００：半導体デバイス

Claims (7)

  1. フロントエンドと、複数の層を含むバックエンドとを備え、
    前記バックエンドの前記複数の層中の配線ピッチが１００ｎｍ以上である少なくとも一層にセキュリティ機能を有する回路を設け、
    前記セキュリティ機能は、半導体の特性ばらつきを利用する物理的に複製困難な関数（ＰＵＦ）を含む、半導体デバイス。
  2. フロントエンドと、複数の層を含むバックエンドとを備え、
    前記バックエンドの前記複数の層中のＭ５以上（Ｍ５、Ｍ６、Ｍ７、・・・）の配線層の少なくとも一層にセキュリティ機能を有する回路を設け、
    前記セキュリティ機能は、半導体の特性ばらつきを利用する物理的に複製困難な関数（ＰＵＦ）を含む、半導体デバイス。
  3. フロントエンドと、複数の層を含むバックエンドとを備え、
    前記バックエンドの前記複数の層中の液浸ＡｒＦ露光を用いる必要が無い少なくとも一層にセキュリティ機能を有する回路を設け、
    前記セキュリティ機能は、半導体の特性ばらつきを利用する物理的に複製困難な関数（ＰＵＦ）を含む、半導体デバイス。
  4. フロントエンドと、複数の層を含むバックエンドとを備え、
    前記バックエンドの前記複数の層中の２００ｎｍ以上の露光波長を用いて露光される少なくとも一層にセキュリティ機能を有する回路を設け、
    前記セキュリティ機能は、半導体の特性ばらつきを利用する物理的に複製困難な関数（ＰＵＦ）を含む、半導体デバイス。
  5. 前記少なくとも一層は多結晶半導体を含む、請求項１から４のいずれかに記載の半導体デバイス。
  6. 前記多結晶半導体は、多結晶Ｓｉまたは多結晶Ｇｅを含む、請求項５に記載の半導体デバイス。
  7. 前記ＰＵＦは、Arbiter PUF、Ring Oscillator PUF、SRAM PUF、及びButterfly PUFの中から選択された少なくもと１つを含む、請求項１〜６のいずれかに記載の半導体デバイス。
JP2017534388A 2015-08-10 2016-08-03 セキュリティ機能を有する回路を含む半導体デバイス Active JP6445703B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015158407 2015-08-10
JP2015158407 2015-08-10
PCT/JP2016/072806 WO2017026350A1 (ja) 2015-08-10 2016-08-03 セキュリティ機能を有する回路を含む半導体デバイス

Publications (2)

Publication Number Publication Date
JPWO2017026350A1 JPWO2017026350A1 (ja) 2018-05-10
JP6445703B2 true JP6445703B2 (ja) 2018-12-26

Family

ID=57984545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017534388A Active JP6445703B2 (ja) 2015-08-10 2016-08-03 セキュリティ機能を有する回路を含む半導体デバイス

Country Status (6)

Country Link
US (1) US10636751B2 (ja)
EP (1) EP3336887A4 (ja)
JP (1) JP6445703B2 (ja)
KR (1) KR102002263B1 (ja)
CN (1) CN107851611B (ja)
WO (1) WO2017026350A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019121884A (ja) 2017-12-28 2019-07-22 三菱重工業株式会社 集積回路、制御装置、情報配信方法及び情報配信システム
JP7046324B2 (ja) * 2018-02-15 2022-04-04 株式会社吉川システック 半導体装置及び半導体装置の設計方法
US10916498B2 (en) * 2018-03-28 2021-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for logic circuit
US10778451B2 (en) * 2018-07-30 2020-09-15 United States Of America As Represented By The Secretary Of The Navy Device and method for hardware timestamping with inherent security
KR102148569B1 (ko) * 2018-10-12 2020-08-27 윈본드 일렉트로닉스 코포레이션 반도체 장치
US11282799B2 (en) * 2020-01-14 2022-03-22 United Microelectronics Corp. Device for generating security key and manufacturing method thereof

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970054343A (ko) 1995-12-20 1997-07-31 이준 규소/규소게르마늄 쌍극자 트랜지스터 제조방법
JP2002110679A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
US6661098B2 (en) * 2002-01-18 2003-12-09 International Business Machines Corporation High density area array solder microjoining interconnect structure and fabrication method
TWI237307B (en) * 2003-05-01 2005-08-01 Nikon Corp Optical projection system, light exposing apparatus and light exposing method
JP4230334B2 (ja) * 2003-10-31 2009-02-25 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
US20070194450A1 (en) * 2006-02-21 2007-08-23 Tyberg Christy S BEOL compatible FET structure
US7560692B2 (en) * 2006-12-28 2009-07-14 International Business Machines Corporation Method of TEM sample preparation for electron holography for semiconductor devices
JP2010003712A (ja) 2007-08-09 2010-01-07 Renesas Technology Corp 半導体装置、半導体装置の配置配線方法、及びデータ処理システム
US8187897B2 (en) * 2008-08-19 2012-05-29 International Business Machines Corporation Fabricating product chips and die with a feature pattern that contains information relating to the product chip
US8338262B2 (en) * 2009-06-04 2012-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Dual wavelength exposure method and system for semiconductor device manufacturing
US8698321B2 (en) 2009-10-07 2014-04-15 Qualcomm Incorporated Vertically stackable dies having chip identifier structures
US8492905B2 (en) 2009-10-07 2013-07-23 Qualcomm Incorporated Vertically stackable dies having chip identifier structures
JP5499358B2 (ja) 2010-03-24 2014-05-21 独立行政法人産業技術総合研究所 認証処理方法及び装置
JP5354611B2 (ja) * 2010-07-29 2013-11-27 独立行政法人産業技術総合研究所 電子回路部品の真贋判定方法
US8274306B1 (en) * 2011-03-31 2012-09-25 The United States Of America As Represented By The Secretary Of The Navy Electronic logic circuit with physically unclonable function characteristics
US8741713B2 (en) 2012-08-10 2014-06-03 International Business Machines Corporation Reliable physical unclonable function for device authentication
US8766258B1 (en) * 2012-12-12 2014-07-01 International Business Machines Corporation Authentication using graphene based devices as physical unclonable functions
CN103236922B (zh) * 2013-04-23 2017-02-08 浙江华仪电子股份有限公司 具有物理不可克隆功能的电路、电子装置及实现方法
US9117824B2 (en) * 2013-09-20 2015-08-25 International Business Machines Corporation Embedded on-chip security
KR102186475B1 (ko) * 2013-12-31 2020-12-03 주식회사 아이씨티케이 홀딩스 랜덤한 디지털 값을 생성하는 장치 및 방법

Also Published As

Publication number Publication date
JPWO2017026350A1 (ja) 2018-05-10
US10636751B2 (en) 2020-04-28
CN107851611A (zh) 2018-03-27
EP3336887A1 (en) 2018-06-20
WO2017026350A1 (ja) 2017-02-16
CN107851611B (zh) 2022-03-18
EP3336887A4 (en) 2019-04-17
KR102002263B1 (ko) 2019-07-19
KR20180023004A (ko) 2018-03-06
US20190019766A1 (en) 2019-01-17

Similar Documents

Publication Publication Date Title
JP6445703B2 (ja) セキュリティ機能を有する回路を含む半導体デバイス
US10503863B2 (en) Integrated circuit and method of manufacturing same
US10621300B2 (en) Computing system for performing colorless routing for quadruple patterning lithography
Yu et al. Design for manufacturability and reliability in extreme-scaling VLSI
US11101267B2 (en) Integrated circuit including multiple-height cell and method of manufacturing the integrated circuit
TWI657348B (zh) 積體電路、形成積體電路的方法以及設計積體電路的系統
US10147714B2 (en) Method, apparatus, and system for two-dimensional power rail to enable scaling of a standard cell
CN108416077B (zh) 用于通过考虑后段制程来设计集成电路的方法和计算系统
US20060010409A1 (en) Semiconductor integrated circuit design method, design support system for the same, and delay library
TW202021273A (zh) 積體電路
US9640228B2 (en) CMOS device with reading circuit
Wolf Modern VLSI Design: IP-Based Design (paperback)
US10430546B2 (en) Integrated circuit, and computing system and computer-implemented method for designing integrated circuit
US20230369144A1 (en) System and method for measuring device inside through-silicon via surroundings
TWI598931B (zh) 積體電路堆疊驗證方法及執行此方 法的系統
TWI526863B (zh) 一種設計電路之方法與其系統
Pan et al. System-level variation analysis for interconnection networks at sub-10-nm technology nodes using multiple patterning techniques
US10394115B2 (en) Method for verifying mask data in computing device
Kahng et al. Power delivery pathfinding for emerging die-to-wafer integration technology
TWI703569B (zh) 積體電路及判斷其狀態的方法與積體電路結構
CN104054263A (zh) 片上粗略延迟校准
KR20210151665A (ko) 메모리 디바이스, 집적 회로 디바이스 및 방법
US11495535B2 (en) Fuses to measure electrostatic discharge during die to substrate or package assembly
JP2010073728A (ja) 半導体集積回路レイアウト設計方法及び半導体集積回路レイアウト設計装置
US20230245707A1 (en) Efuse structure and method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181129

R150 Certificate of patent or registration of utility model

Ref document number: 6445703

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250