TWI598931B - 積體電路堆疊驗證方法及執行此方 法的系統 - Google Patents

積體電路堆疊驗證方法及執行此方 法的系統 Download PDF

Info

Publication number
TWI598931B
TWI598931B TW104138993A TW104138993A TWI598931B TW I598931 B TWI598931 B TW I598931B TW 104138993 A TW104138993 A TW 104138993A TW 104138993 A TW104138993 A TW 104138993A TW I598931 B TWI598931 B TW I598931B
Authority
TW
Taiwan
Prior art keywords
dummy layer
connection substrate
functional circuit
contact pad
contact pads
Prior art date
Application number
TW104138993A
Other languages
English (en)
Other versions
TW201630041A (zh
Inventor
郭豐維
陳碩懋
黃琴媛
林凱筠
陳和祥
周淳朴
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201630041A publication Critical patent/TW201630041A/zh
Application granted granted Critical
Publication of TWI598931B publication Critical patent/TWI598931B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Manufacturing & Machinery (AREA)

Description

積體電路堆疊驗證方法及執行此方 法的系統
本發明是關於一種驗證方法及執行此方法的系統，特別是有關於一種積體電路堆疊驗證方法及執行此方法的系統。
隨著技術節點減小，使用緊挨著彼此的堆疊電路來減小積體電路之總尺寸。堆疊電路包括在堆疊電路之間形成電連接以便在積體電路之不同部分之間傳送訊號。接觸墊常用於電連接堆疊電路。若堆疊電路之不同部分之間的接觸墊並未適當對準，則增加開路或短路風險。
在一些方法中，使用對準標記來幫助對準堆疊電路之接觸墊。在遠離功能組件之電路的一部分中形成對準標記。在下部電路之對準標記上方安置上部電路之對準標記。目標是，緊挨著彼此的對準標記將產生上部電路上的接觸墊與下部電路上的接觸墊之間的對準。
為了實現基於對準標記對準接觸墊之目標，使用所有堆疊電路的完整圖形資料庫系統(graphic database system；GDS)檔案。完整GDS檔案包括每個堆疊電路之佈局。堆疊電路之任一者內改變接觸墊之位置的任何調整波及所有堆疊電路以維持完成電路中的接觸墊之適當對準。為了決定所設計堆疊電路是否適當對準，製造及測試測試電路以便決定設計中是否存在任何開路或短路。
本描述之一個態樣係關於一種驗證積體電路堆疊之方法。方法包括：將虛設層添加至功能電路之接觸墊，其中基於連接基板之接觸墊之位置決定虛設層之位置。方法進一步包括：將虛設層位置轉換為連接基板。方法進一步包括：決定虛設層位置是否與連接基板之接觸墊對準。方法進一步包括：執行包括虛設層的連接基板之佈局對比簡圖(LVS)檢查。方法進一步包括：若虛設層位置與連接基板之接觸墊未對準或連接基板未通過LVS檢查，調整功能電路中的虛設層位置。方法進一步包括：若調整虛設層位置，基於所調整虛設層位置，重複將虛設層位置轉換為連接基板，決定虛設層位置是否與連接基板之接觸墊對準，及執行連接基板之LVS檢查。
本描述之另一態樣係關於一種驗證積體電路堆疊之方法。方法包括：基於連接基板中的複數個接觸墊之第一接觸墊之位置決定第一虛設層之位置。方法進一步包括： 基於連接基板中的複數個接觸墊之第二接觸墊之位置決定第二虛設層之位置。方法進一步包括：將第一虛設層添加至功能電路之第一接觸墊。方法進一步包括：將第二虛設層添加至功能電路之第二接觸墊。方法進一步包括：將功能電路之第一接觸墊上的第一虛設層轉換為連接基板中的複數個接觸墊之第一接觸墊。方法進一步包括：將功能電路之第二接觸墊上的第二虛設層轉換為連接基板中的複數個接觸墊之第二接觸墊。方法進一步包括：執行包括第一虛設層及第二虛設層的連接基板之佈局對比簡圖(LVS)檢查。方法進一步包括：若連接基板未通過LVS檢查，調整功能電路中的第一虛設層或第二虛設層之至少一者之位置。方法進一步包括：基於第一虛設層或第二虛設層之所調整位置，重複將功能電路之第一接觸墊上的第一虛設層轉換為連接基板中的複數個接觸墊之第一接觸墊，將功能電路之第二接觸墊上的第二虛設層轉換為連接基板中的複數個接觸墊之第二接觸墊，及執行連接基板之LVS檢查。
本描述之又一態樣係關於一種驗證積體電路堆疊之系統。系統包括：非暫態電腦可讀取媒體，經配置以儲存指令。系統進一步包括：處理器，經連接至非暫態電腦可讀取媒體，其中處理器經配置以執行所儲存指令以便將虛設層添加至功能電路之接觸墊，其中基於連接基板之接觸墊之位置決定虛設層之位置。處理器經進一步配置以執行所儲存指令以便將虛設層位置轉換為連接基板；及決定虛設層位置是否與連接基板之接觸墊對準。處理器經進一步配置以執行 所儲存指令以便執行包括虛設層的連接基板之佈局對比簡圖(LVS)檢查；及若虛設層位置與連接基板之接觸墊未對準或連接基板未通過LVS檢查，調整功能電路中的虛設層位置。處理器經進一步配置以執行所儲存指令以便重複，若調整虛設層位置，基於所調整虛設層位置，將虛設層位置轉換為連接基板，決定虛設層位置是否與連接基板之接觸墊對準，及執行連接基板之LVS檢查。
100‧‧‧積體電路堆疊
110‧‧‧連接基板
115a‧‧‧第一組接觸墊
115b‧‧‧第二組接觸墊
120‧‧‧第一功能電路
122‧‧‧接觸墊
130‧‧‧第二功能電路
132‧‧‧接觸墊
200‧‧‧方法
202‧‧‧操作
204‧‧‧操作
206‧‧‧操作
208‧‧‧操作
210‧‧‧操作
300‧‧‧積體電路堆疊
310‧‧‧連接基板
315a‧‧‧接觸墊
320‧‧‧第一功能電路
322‧‧‧接觸墊
325‧‧‧虛設層
350‧‧‧介面
360‧‧‧模製化合物
470‧‧‧電感器
480‧‧‧電感器
500‧‧‧系統
502‧‧‧處理器
504‧‧‧非暫態電腦可讀取儲存媒體
506‧‧‧電腦程式碼
507‧‧‧指令
508‧‧‧匯流排
510‧‧‧輸入/輸出介面
512‧‧‧網路介面
514‧‧‧網路
516‧‧‧連接基板參數
518‧‧‧功能電路參數
520‧‧‧虛設層位置參數
522‧‧‧電感器距離參數
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂，所附圖式之詳細說明如下：
當結合隨附圖式閱讀時，自以下詳細描述將很好地理解本發明之態樣。應注意，根據工業中的標準實務，各特徵並非按比例繪製。事實上，出於論述清晰之目的，可任意增加或減小各特徵之尺寸。
第1圖係根據一些實施例的積體電路堆疊之視圖。
第2圖係根據一些實施例的驗證積體電路堆疊之方法之流程圖。
第3圖係根據一些實施例的積體電路堆疊之橫截面視圖。
第4A圖係根據一些實施例的功能電路之佈局之視圖。
第4B圖係根據一些實施例的連接基板之佈局之視圖。
第5圖係根據一些實施例用於執行積體電路堆疊之驗證的專用裝置之方塊圖。
以下將以圖式及詳細說明清楚說明本發明之精神，任何所屬技術領域中具有通常知識者在瞭解本發明之較佳實施例後，當可由本發明所教示之技術，加以改變及修飾，其並不脫離本發明之精神與範圍。
以下揭示內容提供許多不同實施例或範例，以便實施所提供標的之不同特徵。下文描述組件及排列之特定範例以簡化本發明。當然，此等範例僅為示例性且並不欲為限制性。舉例而言，以下描述中在第二特徵上方或第二特徵上形成第一特徵可包括以直接接觸形成第一特徵及第二特徵的實施例，且亦可包括可在第一特徵與第二特徵之間形成額外特徵以使得第一特徵及第二特徵可不處於直接接觸的實施例。另外，本發明可在各範例中重複元件符號及/或字母。此重複係出於簡明性及清晰之目的，且本身並不指示所論述之各實施例及/或配置之間的關係。
另外，為了便於描述，本文可使用空間相對性術語(諸如「之下」、「下方」、「下部」、「上方」、「上部」及類似者)來描述諸圖中所圖示一個元件或特徵與另一元件(或多個元件)或特徵(或多個特徵)之關係。除了諸圖所描繪之定向外，空間相對性術語意欲包含使用或操作中裝置之不同定向。設備可經其他方式定向(旋轉90度或處於其他定向上)且因此可類似解讀本文所使用之空間相對性描述詞。
第1圖係根據一些實施例的積體電路堆疊100之視圖。積體電路堆疊100包括連接基板110。連接基板包括第一組接觸墊115a及第二組接觸墊115b。第一功能電路120經配置以電連接至連接基板110。第一功能電路120包括功能電路系統，功能電路系統經配置以執行積體電路堆疊100之至少一個操作。第一功能電路120包括接觸墊122。接觸墊122經配置以電連接至第一組接觸墊115a。第二功能電路130經配置以電連接至連接基板。第二功能電路130包括功能電路系統，功能電路系統經配置以執行積體電路堆疊100之至少一個操作。第二功能電路包括接觸墊132，接觸墊經配置以電連接至第二組接觸墊115b。
連接基板110提供第一功能電路120或第二功能電路120與其他電路系統(未圖示)之間的電連接。在一些實施例中，將額外功能電路連接至與第一功能電路120及第二功能電路130相同的連接基板110之表面。在一些實施例中，將至少一個功能電路連接至與第一功能電路120及第二功能電路130相對的連接基板110之表面。在一些實施例中，連接基板110包括功能電路系統。在一些實施例中，連接基板110僅包括電氣佈線裝置且無功能電路系統。在一些實施例中，連接基板110為扇出晶圓級封裝(fan-out wafer level packaging；FOWLP)裝置、插入裝置、整合扇出封裝體疊層(integrated fan-out package-on-package；InFo-POP)裝置、晶圓級晶片尺度封裝(wafer level chip scale package；WLCSP)或另一適宜連接裝置。
將第一組接觸墊115a電連接至連接基板110內的內部電路系統或電氣佈線裝置。將第二組接觸墊115b電連接至連接基板110內的內部電路系統或電氣佈線裝置。在一些實施例中，將第一組接觸墊115a之至少一個接觸墊電連接至第二組接觸墊115b之至少一個對應接觸墊。在一些實施例中，第一組接觸墊115a及第二組接觸墊115b獨立包括鋁墊、銅墊、鎢墊或另一適宜導電墊。
第一功能電路120基於來自連接基板110的訊號執行至少一個操作或將至少一個操作之結果輸出至連接基板。類似地，第二功能電路130基於來自連接基板110的訊號執行至少一個操作或將至少一個操作之結果輸出至連接基板。在一些實施例中，第一功能電路120及第二功能電路130獨立包括互補金氧半導體(complementary metal-oxide-semiconductor；CMOS)裝置、鰭式場效電晶體(fin field-effect-transistor；FinFET)裝置、其他二維通道裝置、其他三維通道裝置或其他適宜功能電路系統。
接觸墊122提供電連接至第一功能電路120內的功能電路系統。使接觸墊122與第一組接觸墊115a之對應接觸墊對準以促進第一功能電路120與連接基板110之間的訊號傳送。接觸墊122相對於第一組接觸墊115a未對準增加了開路風險，即接觸墊122之至少一個接觸墊與第一組接觸墊115a之對應接觸墊具有幾乎無電連接或無電連接。接觸墊122相對於第一組接觸墊115a未對準亦增加了短路風 險，即接觸墊122之至少一個接觸墊電連接至第一組接觸墊115a之多個接觸墊或錯誤的接觸墊。
接觸墊132提供電連接至第二功能電路130內的功能電路系統。使接觸墊132與第二組接觸墊115b之對應接觸墊對準以促進第二功能電路130與連接基板110之間的訊號傳送。接觸墊132相對於第二組接觸墊115b未對準增加了開路或短路風險。
第2圖係根據一些實施例的驗證積體電路堆疊之方法200之流程圖。在操作202中，對功能電路(例如，第一功能電路120或第二功能電路130(第1圖))執行檢查。功能電路包括至少一個接觸墊(例如，接觸墊122或接觸墊132)。檢查包括決定功能電路內的連接導致功能電路之適當執行。在一些實施例中，藉由分析功能電路之圖形資料庫系統(GDS)檔案執行檢查。在一些實施例中，GDS檔案包括功能電路之佈局之圖形表示以及功能電路之佈局之文字表示。在一些實施例中，檢查包括對圖形表示或文字表示之一的分析。在一些實施例中，檢查包括對圖形表示及文字表示兩者的分析。在一些實施例中，檢查包括GDS檔案之佈局對比簡圖(layout versus schematic；LVS)檢查。LVS檢查比較GDS檔案之佈局與功能電路之簡圖以幫助確保佈局將具有簡圖之功能。在一些實施例中，檢查包括GDS檔案之設計規則檢查(design rules check；DRC)。DRC檢查比較GDS檔案之佈局與形成功能電路所使用之製程之製造能力。在一些實施例中，DRC檢查包括決定GDS檔案之元 件是否具有足夠間隔以考慮到功能電路形成期間的製造誤差。
在操作204中，將虛設層添加至功能電路之接觸墊。使用虛設層在與連接基板(例如，連接基板110(第1圖))之對應接觸墊對準的位置處安置接觸墊。基於連接基板之接觸墊之位置決定虛設層之位置。虛設層並未影響功能電路之接觸墊之尺寸或形狀。在一些實施例中，使用連接基板之GDS檔案添加虛設層。
第3圖係根據一些實施例的積體電路堆疊300之橫截面視圖。積體電路堆疊300類似於第1圖之功能電路120與連接基板110之間的連接。相同元件具有與積體電路堆疊100相同的元件符號增加200。與積體電路堆疊100相比較，積體電路堆疊300包括第一功能電路320與連接基板310之間的介面350處的虛設層325。積體電路堆疊300亦包括鄰近於介面350的模製化合物360。在一些實施例中，在模製化合物360內安置電感器以幫助連接基板310之LVS檢查。
在積體電路堆疊300中包括虛設層325維持接觸墊322之尺寸。在一些實施例中，虛設層325為接觸墊322之實體延伸。在一些實施例中，虛設層325表示介面350處的接觸墊322。添加虛設層325幫助確保接觸墊322與接觸墊315a之間的適當對準。與未使用虛設層325的方法相比較，適當對準幫助減小積體電路堆疊300中的開路或短路風險。
返回至第2圖，在一些實施例中，在操作204中對功能電路執行功能電路系統之額外檢查以便決定包括虛設層是否影響功能電路之佈局。在一些實施例中，操作204中的額外檢查係與操作202中所執行的相同的檢查。在一些實施例中，操作204中的額外檢查與操作202中所執行的檢查不同。
在一些實施例中，將虛設層添加至功能電路之單個接觸墊。在一些實施例中，將虛設層添加至功能電路之多個接觸墊。在一些實施例中，將虛設層添加至功能電路之所有接觸墊。在一些實施例中，基於連接基板內的組件決定添加了虛設層的接觸墊之數目及位置。
在操作206中，將功能電路之接觸墊位置轉換為連接基板。基於虛設層之位置決定功能電路之接觸墊位置。在一些實施例中，將功能電路之接觸墊位置添加至連接基板之GDS檔案中。
第4A圖係根據一些實施例的功能電路之佈局之視圖。第4A圖之佈局係功能電路320(第3圖)之示例性佈局。功能電路320包括第4A圖中的多個接觸墊322。所有接觸墊322皆包括虛設層325。在一些實施例中，並非所有接觸墊322皆包括虛設層325。在一些實施例中，功能電路320亦包括射頻(radio frequency；RF)墊。
第4B圖係根據一些實施例的連接基板之佈局之視圖。第4B圖之佈局係連接基板310(第3圖)之示例性佈局。連接基板310包括第4B圖中的多個接觸墊315a。第 4B圖之佈局包括添加至接觸墊315a的虛設層325之位置，接觸墊315a對應於包括虛設層的接觸墊325。來自功能電路320的虛設層325與連接基板310之接觸墊315a對準。在一些實施例中，連接基板亦包括RF墊。
連接基板310亦包括電感器470及電感器480。將電感器470連接至兩個接觸墊315a，此等接觸墊包括所添加虛設層325。亦將電感器480連接至兩個接觸墊315a，此等接觸墊包括所添加虛設層325。在一些實施例中，在模製化合物360(第3圖)中安置電感器470或電感器480之至少一者。在一些實施例中，在模製化合物360中安置電感器470或電感器480之一者及在連接基板310之另一位置處安置電感器470及電感器480之另一者。
在一些實施例中，添加虛設層325以在操作204中基於電感器470及電感器480之位置選擇接觸墊322。在一些實施例中，在連接基板310中的電感器之每一連接點處添加虛設層325。在一些實施例中，在連接基板310中的電感器之並非所有連接點處皆添加虛設層325。在一些實施例中，將虛設層325添加至至少一個接觸墊322，此接觸墊並非連接基板310中的電感器之連接點。
返回至第2圖，若虛設層與連接基板之接觸墊對準，如第2圖中由「是」所指示，則方法200行進至操作208。若轉換為連接基板的虛設層相對於連接基板之接觸墊未對準，如第2圖中由「否」所指示，則方法200返回至操作204及校正功能電路中的虛設層之位置。在一些實施例中，基於 連接基板之GDS檔案決定對準。在一些實施例中，基於誤差容限決定未對準。誤差容限容許虛設層的一部分延伸超過連接基板之接觸墊。若延伸超過連接基板之接觸墊的虛設層之部分處於閾值以上，則認為虛設層未對準及方法200返回至操作204。若延伸超過連接基板之接觸墊的虛設層之部分等於或小於閾值，則認為虛設層對準及方法200行進至操作208。基於積體電路堆疊之技術節點、經驗論據、模擬結果或積體電路堆疊之監測功能之另一適宜方式決定閾值。
在操作208中，對連接基板執行LVS檢查。LVS檢查比較包括虛設層的連接基板之佈局與連接基板之簡圖。LVS檢查幫助確保連接基板之佈局能夠執行連接基板之簡圖之功能。用於執行LVS檢查的工具並不受限於特定工具。在一些實施例中，使用Mentor Graphics的Calibre、Magma Design Automation的Quartz LVS、Synopsys的IC Validator或另一適宜LVS工具執行LVS檢查。
在一些實施例中，LVS檢查亦包括決定連接基板中的電感器之間的距離。舉例而言，在一些實施例中，在操作208中的LVS檢查期間決定電感器470與電感器480(第4B圖)之間的距離。連接基板中的電感器之間的距離幫助決定是否存在增加的短路或開路風險。若電感器之間的距離處於第一值以上，則積體電路堆疊中存在增加的開路風險。若電感器之間的距離處於第二值以下，則積體電路堆疊中存在增加的短路風險。若電感器之間的距離介於第一值至 第二值範圍內，則積體電路堆疊中存在較低的開路或短路風險。
若包括虛設層的連接基板通過LVS檢查，如第2圖中由「是」所指示，則在操作210處完成方法200。若包括虛設層的連接基板未通過LVS檢查，如第2圖中由「否」所指示，則方法200返回至操作204及校正功能電路中的虛設層之位置。在一些實施例中，若連接基板中的電感器之間的距離處於可接受範圍之外，則未通過LVS檢查。在一些實施例中，若連接基板之佈局並未匹配連接基板之簡圖之功能，則未通過LVS檢查。
在操作210中，完成方法200。在一些實施例中，完成方法200包括基於方法200之結果產生至少一個光罩。在一些實施例中，至少一個光罩係基於與連接基板或功能電路相關的所接收資訊。在一些實施例中，所接收資訊包括GDS檔案。
藉由圖案化空白光罩形成光罩。在一些實施例中，空白光罩包括低熱膨脹材料(low thermal expansion material；LTEM)，諸如LTEM玻璃、矽、碳化矽、氧化矽、氧化鈦、Black Diamond®(應用材料公司的商標)或另一適宜LTEM。在一些實施例中，用反射材料圖案化空白光罩。反射材料反射形成連接基板或功能電路所使用之微影波帶中的輻射。在一些實施例中，微影波帶為紫外線波帶，諸如極紫外線(extreme ultraviolet；EUV)或真空紫外線(vacuum ultraviolet；VUV)、電子束(electron beam； e-beam)或另一適宜波帶。在一些實施例中，反射材料包括多層結構。在一些實施例中，反射材料包括鉬(Mo)與矽(Si)之交替層。在一些實施例中，用吸光材料圖案化空白光罩。吸光材料吸收形成連接基板或功能電路所使用之微影波帶中的輻射。蝕刻光罩以將反射或吸光材料之圖案傳送至光罩。
與不包括虛設層的方法相比較，方法200減少了對積體電路堆疊執行LVS檢查的時間量。執行LVS檢查的時間量減少原因在於功能電路及連接基板之各者的GDS檔案之尺寸小於整個堆疊的GDS檔案之尺寸。包括虛設層促進了對功能電路及連接基板單獨分析，而非分析整個堆疊。調整功能電路或者連接基板任一者之佈局之迭代過程包括分析所調整佈局。方法200對積體電路堆疊之所調整部分執行分析，而非對整個積體電路堆疊執行分析。舉例而言，對連接基板執行LVS檢查不包括在相同分析期間對功能電路執行LVS檢查。結果是，與不包括虛設層的方法相比，減少了產生佈局所用的時間量。
第5圖係根據一些實施例用於執行積體電路堆疊之驗證的專用系統500之方塊圖。系統500包括硬體處理器502及用電腦程式碼506(亦即，一組可執行指令)編碼(亦即，儲存電腦程式碼)的非暫態電腦可讀取儲存媒體504。亦用指令507編碼電腦可讀取儲存媒體504以便與產生記憶體陣列的製造機器建立介面。經由匯流排508將處理器502電耦接至電腦可讀取儲存媒體504。亦藉由匯流排 508將處理器502電耦接至輸入/輸出介面510。亦經由匯流排508將網路介面512電耦接至處理器502。將網路介面512連接至網路514，使得處理器502及電腦可讀取儲存媒體504能夠經由網路514連接至外部元件。處理器502經配置以執行電腦可讀取儲存媒體504中所編碼的電腦程式碼506以便引發系統500可用於執行方法200中所描述之操作中的一部分或全部。
在一些實施例中，處理器502為中央處理單元(central processing unit；CPU)、多處理器、分佈式處理系統、特殊應用積體電路(application specific integrated circuit；ASIC)及/或適宜處理單元。
在一些實施例中，電腦可讀取儲存媒體504為電子、磁性、光學、電磁、紅外及/或半導體系統(或設備或裝置)。舉例而言，電腦可讀取儲存媒體504包括半導體或固態記憶體、磁帶、可移電腦磁碟、隨機存取記憶體(random access memory；RAM)、唯讀記憶體(read-only memory；ROM)、剛性磁碟及/或光碟。在使用光碟的一些實施例中，電腦可讀取儲存媒體504包括壓縮光碟唯讀記憶體(compact disk-read only memory；CD-ROM)、壓縮光碟讀取/寫入(compact disk-read/write；CD-R/W)及/或數位視訊光碟(digital video disc；DVD)。
在一些實施例中，儲存媒體504儲存電腦程式碼506，電腦程式碼經配置以引發系統500執行方法200。在一些實施例中，儲存媒體504亦儲存執行方法200所需的 資訊以及執行方法200期間所產生的資訊，諸如連接基板參數516、功能電路參數518、虛設層位置參數520、電感器距離參數522及/或執行方法200之操作的一組可執行指令。
在一些實施例中，儲存媒體504儲存指令507以便與製造機器建立介面。指令507使得處理器502能夠產生製造機器可讀取的製造指令以在製造製程期間有效實施方法400。
系統500包括輸入/輸出介面510。將輸入/輸出介面510耦接至外部電路系統。在一些實施例中，輸入/輸出介面510包括鍵盤、鍵板、滑鼠、軌跡球、軌跡板及/或遊標方向鍵以便傳遞資訊及指令至處理器502。
系統500亦包括耦接至處理器502的網路介面512。網路介面512允許系統500與網路514通訊，一或更多個其他電腦系統連接至此網路。網路介面512包括無線網路介面，諸如藍芽、WIFI、WIMAX、GPRS或WCDMA；或有線網路介面，諸如乙太網路、USB或IEEE-1394。在一些實施例中，在兩個或更多個系統500中實施方法200，及經由網路514在不同系統500之間交換諸如記憶體類型、記憶體陣列佈局、輸入/輸出電壓、輸入/輸出插針位置及充電泵之資訊。
系統500經配置以經由輸入/輸出介面510接收與連接基板相關的資訊。經由匯流排508將資訊傳送至處理器502及作為連接基板參數516儲存在電腦可讀取媒體504中。在一些實施例中，連接基板參數516為連接基板之GDS 檔案或另一適宜表示。系統500經配置以經由輸入/輸出介面510接收與功能電路相關的資訊。將資訊作為功能電路參數518儲存在電腦可讀取媒體504中。在一些實施例中，功能電路參數518為功能電路之GDS檔案或另一適宜表示。在一些實施例中，系統500經配置以經由輸入/輸出介面510接收與虛設層位置相關的資訊。在一些實施例中，系統500經配置以產生與虛設層位置相關的資訊。將資訊作為虛設層位置參數520儲存在電腦可讀取媒體504中。系統500經配置以經由輸入/輸出介面510接收與電感器距離相關的資訊。將資訊作為電感器距離參數522儲存在電腦可讀取媒體504中。
在操作期間，處理器502執行指令507以使用功能電路參數518中所儲存之資訊對功能電路執行檢查。在一些實施例中，處理器502執行指令507以基於連接基板參數516決定虛設層之位置及在虛設層位置參數520中儲存彼資訊。處理器502執行指令507以基於虛設層位置參數520將虛設層位置處的虛設層添加至功能電路。處理器502執行指令以基於來自分析連接基板參數516的反饋調整功能電路系統中的虛設層之位置。處理器502執行指令507以基於虛設層位置參數520將虛設層傳送至連接基板中。處理器502執行指令507以對連接基板執行LVS檢查。在一些實施例中，對連接基板執行LVS檢查包括基於電感器距離參數522決定連接基板中的電感器之間的分離距離是否處於容限內。在一些實施例中，處理器502執行指令507以基於連接 基板參數516或功能電路參數518產生命令光罩形成的訊號。
本描述之一個態樣係關於一種驗證積體電路堆疊之方法。方法包括：將虛設層添加至功能電路之接觸墊，其中基於連接基板之接觸墊之位置決定虛設層之位置。方法進一步包括：將虛設層位置轉換為連接基板。方法進一步包括：決定虛設層位置是否與連接基板之接觸墊對準。方法進一步包括：執行包括虛設層的連接基板之佈局對比簡圖(LVS)檢查。方法進一步包括：若虛設層位置與連接基板之接觸墊未對準或連接基板未通過LVS檢查，調整功能電路中的虛設層位置。方法進一步包括：若調整虛設層位置，基於所調整虛設層位置，重複將虛設層位置轉換為連接基板，決定虛設層位置是否與連接基板之接觸墊對準，及執行連接基板之LVS檢查。
本描述之另一態樣係關於一種驗證積體電路堆疊之方法。方法包括：基於連接基板中的複數個接觸墊之第一接觸墊之位置決定第一虛設層之位置。方法進一步包括：基於連接基板中的複數個接觸墊之第二接觸墊之位置決定第二虛設層之位置。方法進一步包括：將第一虛設層添加至功能電路之第一接觸墊。方法進一步包括：將第二虛設層添加至功能電路之第二接觸墊。方法進一步包括：將功能電路之第一接觸墊上的第一虛設層轉換為連接基板中的複數個接觸墊之第一接觸墊。方法進一步包括：將功能電路之第二接觸墊上的第二虛設層轉換為連接基板中的複數個接觸墊 之第二接觸墊。方法進一步包括：執行包括第一虛設層及第二虛設層的連接基板之佈局對比簡圖(LVS)檢查。方法進一步包括：若連接基板未通過LVS檢查，調整功能電路中的第一虛設層或第二虛設層之至少一者之位置。方法進一步包括：基於第一虛設層或第二虛設層之所調整位置，重複將功能電路之第一接觸墊上的第一虛設層轉換為連接基板中的複數個接觸墊之第一接觸墊，將功能電路之第二接觸墊上的第二虛設層轉換為連接基板中的複數個接觸墊之第二接觸墊，及執行連接基板之LVS檢查。
本描述之又一態樣係關於一種驗證積體電路堆疊之系統。系統包括：非暫態電腦可讀取媒體，經配置以儲存指令。系統進一步包括：處理器，經連接至非暫態電腦可讀取媒體，其中處理器經配置以執行所儲存指令以便將虛設層添加至功能電路之接觸墊，其中基於連接基板之接觸墊之位置決定虛設層之位置。處理器經進一步配置以執行所儲存指令以便將虛設層位置轉換為連接基板；及決定虛設層位置是否與連接基板之接觸墊對準。處理器經進一步配置以執行所儲存指令以便執行包括虛設層的連接基板之佈局對比簡圖(LVS)檢查；及若虛設層位置與連接基板之接觸墊未對準或連接基板未通過LVS檢查，調整功能電路中的虛設層位置。處理器經進一步配置以執行所儲存指令以便重複，若調整虛設層位置，基於所調整虛設層位置，將虛設層位置轉換為連接基板，決定虛設層位置是否與連接基板之接觸墊對準，及執行連接基板之LVS檢查。
上文概述若干實施例之特徵，使得熟習此項技術者可更好地理解本發明之態樣。熟習此項技術者應瞭解，可輕易使用本發明作為設計或修改其他製程及結構的基礎，以便實施本文所介紹之實施例的相同目的及/或實現相同優勢。熟習此項技術者亦應認識到，此類等效結構並未脫離本發明之精神及範疇，且可在不脫離本發明之精神及範疇的情況下產生本文的各種變化、替代及更改。
雖然本發明已以一較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
200‧‧‧方法
202‧‧‧操作
204‧‧‧操作
206‧‧‧操作
208‧‧‧操作
210‧‧‧操作

Claims (10)

  1. 一種驗證一積體電路堆疊之方法，該方法包含：將一虛設層添加至一功能電路之一接觸墊，其中基於一連接基板之一接觸墊之一位置決定該虛設層之一位置；將該虛設層位置轉換為該連接基板；決定該虛設層位置是否與該連接基板之該接觸墊對準；執行包括該虛設層的該連接基板之一佈局對比簡圖(LVS)檢查；若該虛設層位置與該連接基板之該接觸墊未對準或該連接基板未通過該佈局對比簡圖檢查，調整該功能電路中的該虛設層位置；以及若調整該虛設層位置，基於該所調整虛設層位置，重複將該虛設層位置轉換為該連接基板，決定該虛設層位置是否與該連接基板之該接觸墊對準，及執行該連接基板之該佈局對比簡圖檢查。
  2. 如請求項1所述之方法，進一步包含：執行該功能電路之一佈局對比簡圖檢查；基於包括該虛設層的該功能電路形成至少一個光罩。
  3. 如請求項1所述之方法，其中執行該連接基板之該佈局對比簡圖檢查之步驟包含：決定該連接基板中的一第一電感器與該連接基板中的一第二電感器之間的 一距離；該方法進一步包含：若該距離處於一預定範圍之外，調整該功能電路上的該虛設層位置。
  4. 如請求項1所述之方法，其中將該虛設層添加至該功能電路之該接觸墊之步驟包含：將一虛設層添加至該功能電路之每一接觸墊，添加連接至該連接基板中的一電感器之該連接基板之該接觸墊之該位置處的該虛設層。
  5. 一種驗證一積體電路堆疊之方法，該方法包含：基於一連接基板中的複數個接觸墊之一第一接觸墊之一位置決定一第一虛設層之一位置；基於該連接基板中的複數個接觸墊之一第二接觸墊之一位置決定一第二虛設層之一位置；將該第一虛設層添加至一功能電路之一第一接觸墊；將該第二虛設層添加至該功能電路之一第二接觸墊；將該功能電路之該第一接觸墊上的該第一虛設層之該位置轉換為該連接基板中的該複數個接觸墊之該第一接觸墊；將該功能電路之該第二接觸墊上的該第二虛設層之該位置轉換為該連接基板中的該複數個接觸墊之該第二接觸墊；執行包括該第一虛設層及該第二虛設層的該連接基板之一佈局對比簡圖(LVS)檢查； 若該連接基板未通過該佈局對比簡圖檢查，調整該功能電路中的該第一虛設層或該第二虛設層之至少一者之該位置；以及若調整該第一虛設層或該第二虛設層之至少一者之該位置，基於該第一虛設層或該第二虛設層之該所調整位置，重複將該功能電路之該第一接觸墊上的該第一虛設層轉換為該連接基板中的該複數個接觸墊之該第一接觸墊，將該功能電路之該第二接觸墊上的該第二虛設層轉換為該連接基板中的該複數個接觸墊之該第二接觸墊，及執行該連接基板之該佈局對比簡圖檢查。
  6. 如請求項5所述之方法，其中決定該第一虛設層之該位置之步驟包含：基於連接至該連接基板中的一第一電感器之該複數個接觸墊之該第一接觸墊決定該第一虛設層之該位置，其中決定該第二虛設層之該位置之步驟包含：基於連接至該連接基板中的一第二電感器之該複數個接觸墊之該第二接觸墊決定該第二虛設層之該位置，其中執行該連接基板之該佈局對比簡圖檢查之步驟包含：決定該第一電感器與該第二電感器之間的一距離是否處於一預定範圍內。
  7. 如請求項5所述之方法，進一步包含：若該第一虛設層與該複數個接觸墊之該第一接觸墊未對準，調整該功能電路中的該第一虛設層之該位置； 若該第二虛設層與該複數個接觸墊之該第二接觸墊未對準，調整該功能電路中的該第二虛設層之該位置；執行該功能電路之一佈局對比簡圖檢查；以及基於包括該虛設層的該功能電路形成至少一個光罩。
  8. 一種驗證一積體電路堆疊之系統，該系統包含：一非暫態電腦可讀取媒體，經配置以儲存指令；以及一處理器，經連接至該非暫態電腦可讀取媒體，其中該處理器經配置以執行該等所儲存指令以便：將一虛設層添加至一功能電路之一接觸墊，其中基於一連接基板之一接觸墊之一位置決定該虛設層之一位置；將該虛設層位置轉換為該連接基板；決定該虛設層位置是否與該連接基板之該接觸墊對準；執行包括該虛設層的該連接基板之一佈局對比簡圖(LVS)檢查；若該虛設層位置與該連接基板之該接觸墊未對準或該連接基板未通過該佈局對比簡圖檢查，調整該功能電路中的該虛設層位置；以及若調整該虛設層位置，基於該所調整虛設層位置，重複將該虛設層位置轉換為該連接基板，決定該虛設層位置是否與該連接基板之該接觸墊對準，及執行該連接基板之該佈局對比簡圖檢查。
  9. 如請求項8所述之系統，其中該處理器經進一步配置以執行該等指令以便執行該功能電路之一佈局對比簡圖檢查，其中該處理器經進一步配置以執行該等指令以便藉由決定該連接基板中的一第一電感器與該連接基板中的一第二電感器之間的一距離執行該連接基板之該佈局對比簡圖檢查，其中該處理器經進一步配置以執行該等指令以便若該距離處於一預定範圍之外調整該功能電路上的該虛設層位置。
  10. 如請求項8所述之系統，其中該處理器經進一步配置以執行該等指令以便藉由添加連接至該連接基板中的一電感器之該連接基板之該接觸墊之該位置處的該虛設層將該虛設層添加至該功能電路之該接觸墊，其中該處理器經進一步配置以提供指令以便基於包括該虛設層的該功能電路形成至少一個光罩。
TW104138993A 2015-02-12 2015-11-24 積體電路堆疊驗證方法及執行此方 法的系統 TWI598931B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/621,054 US9922160B2 (en) 2015-02-12 2015-02-12 Integrated circuit stack verification method and system for performing the same

Publications (2)

Publication Number Publication Date
TW201630041A TW201630041A (zh) 2016-08-16
TWI598931B true TWI598931B (zh) 2017-09-11

Family

ID=56621346

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104138993A TWI598931B (zh) 2015-02-12 2015-11-24 積體電路堆疊驗證方法及執行此方 法的系統

Country Status (3)

Country Link
US (4) US9922160B2 (zh)
KR (1) KR101725680B1 (zh)
TW (1) TWI598931B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9922160B2 (en) * 2015-02-12 2018-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit stack verification method and system for performing the same
US10867101B1 (en) * 2020-02-24 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Leakage reduction between two transistor devices on a same continuous fin
CN111477612B (zh) * 2020-03-23 2022-06-10 中国电子科技集团公司第十三研究所 可调芯片

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58159327A (ja) 1982-03-18 1983-09-21 Oki Electric Ind Co Ltd ウエ−ハアラインメントマ−クの保存方法
JPS62229964A (ja) 1986-03-31 1987-10-08 Toshiba Corp 半導体論理回路装置
US5489554A (en) 1992-07-21 1996-02-06 Hughes Aircraft Company Method of making a 3-dimensional circuit assembly having electrical contacts that extend through the IC layer
US6461877B1 (en) * 2000-06-30 2002-10-08 International Business Machines Corporation Variable data compensation for vias or contacts
US7526739B2 (en) 2005-07-26 2009-04-28 R3 Logic, Inc. Methods and systems for computer aided design of 3D integrated circuits
US7698676B1 (en) * 2005-11-10 2010-04-13 Qi-De Qian Method and system for improving manufacturability of integrated devices
US7800184B2 (en) * 2006-01-09 2010-09-21 International Business Machines Corporation Integrated circuit structures with silicon germanium film incorporated as local interconnect and/or contact
JP5242103B2 (ja) * 2007-09-07 2013-07-24 ルネサスエレクトロニクス株式会社 半導体集積回路のレイアウト方法
US8060843B2 (en) * 2008-06-18 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Verification of 3D integrated circuits
TW201037543A (en) 2009-04-03 2010-10-16 Himax Tech Ltd 3D-IC verification method
US20100257495A1 (en) 2009-04-06 2010-10-07 Chan-Liang Wu 3D-IC Verification Method
CN101866371B (zh) 2009-04-16 2012-05-02 奇景光电股份有限公司 立体集成电路的验证方法
CN101924040B (zh) 2009-06-10 2012-10-24 财团法人工业技术研究院 芯片的修补方法与芯片堆栈结构
JP5229200B2 (ja) 2009-12-03 2013-07-03 富士電機株式会社 半導体装置の製造方法
US8261229B2 (en) * 2010-01-29 2012-09-04 Xilinx, Inc. Method and apparatus for interconnect layout in an integrated circuit
KR101375384B1 (ko) 2011-03-30 2014-03-17 정웅선 리미트 스위치 연결 조립체 구조
US8856710B2 (en) * 2011-06-29 2014-10-07 Taiwan Semiconductor Manufacturing Co., Ltd. Tool and method for modeling interposer RC couplings
US8381156B1 (en) * 2011-08-25 2013-02-19 International Business Machines Corporation 3D inter-stratum connectivity robustness
US9105570B2 (en) * 2012-07-13 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for introducing carbon to a semiconductor structure
US8972916B1 (en) * 2013-12-05 2015-03-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for checking the inter-chip connectivity of a three-dimensional integrated circuit
US9922160B2 (en) * 2015-02-12 2018-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit stack verification method and system for performing the same

Also Published As

Publication number Publication date
TW201630041A (zh) 2016-08-16
US20160239598A1 (en) 2016-08-18
US20230297759A1 (en) 2023-09-21
US11023647B2 (en) 2021-06-01
US20210264094A1 (en) 2021-08-26
US9922160B2 (en) 2018-03-20
US20180203972A1 (en) 2018-07-19
US11675957B2 (en) 2023-06-13
KR20160099457A (ko) 2016-08-22
KR101725680B1 (ko) 2017-04-10

Similar Documents

Publication Publication Date Title
US11133254B2 (en) Hybrid power rail structure
US11281836B2 (en) Cell structures and semiconductor devices having same
US10503863B2 (en) Integrated circuit and method of manufacturing same
KR101799644B1 (ko) 맨드릴 및 스페이서 패터닝을 위한 방법 및 구조
US11675957B2 (en) Integrated circuit stack verification method and system for performing the same
US11138361B2 (en) Integrated circuit and system of manufacturing the same
US20190102501A1 (en) Simulation-Assisted Wafer Rework Determination
US20230267262A1 (en) Metal cut region location method
US20240143888A1 (en) Integrated circuit and method of forming the same
US11139245B1 (en) Advanced node interconnect routing methodology
US11636248B2 (en) Metal cut region location system
US20230369144A1 (en) System and method for measuring device inside through-silicon via surroundings
TWI540380B (zh) 光學鄰近修正方法
TWI588595B (zh) 光學鄰近修正方法
US11658158B2 (en) Die to die interface circuit
TW202114146A (zh) 半導體、積體電路元件及其製造方法
US12068284B2 (en) Vertical interconnect structures with integrated circuits
US20240290779A1 (en) Integrated circuit with stacked transistors having inductors at both sides of substrate
TWI838677B (zh) 半導體裝置及其製造方法
US20220328455A1 (en) Vertical interconnect structures in three-dimensional integrated circuits