KR101725680B1 - 집적 회로 스택의 확인 방법 및 그 방법을 수행하기 위한 시스템 - Google Patents

집적 회로 스택의 확인 방법 및 그 방법을 수행하기 위한 시스템 Download PDF

Info

Publication number
KR101725680B1
KR101725680B1 KR1020150162368A KR20150162368A KR101725680B1 KR 101725680 B1 KR101725680 B1 KR 101725680B1 KR 1020150162368 A KR1020150162368 A KR 1020150162368A KR 20150162368 A KR20150162368 A KR 20150162368A KR 101725680 B1 KR101725680 B1 KR 101725680B1
Authority
KR
South Korea
Prior art keywords
dummy layer
functional circuit
connecting substrate
contact pad
contact pads
Prior art date
Application number
KR1020150162368A
Other languages
English (en)
Other versions
KR20160099457A (ko
Inventor
츈-푸 주
친-유안 후앙
펭-웨이 쿠오
호-시앙 첸
카이-윤 린
슈오-마오 첸
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20160099457A publication Critical patent/KR20160099457A/ko
Application granted granted Critical
Publication of KR101725680B1 publication Critical patent/KR101725680B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

집적 회로 스택을 확인하는 방법은, 기능 회로의 접촉 패드에 더미층을 추가하는 단계를 포함하고, 더미층의 위치는 연결 기판의 접촉 패드의 위치에 기초하여 결정된다. 방법은 더미층 위치를 연결 기판으로 전환시키는 단계; 및 더미층이 연결 기판의 접촉 패드와 정렬되었는지 여부를 결정하는 단계를 더 포함한다. 방법은 더미층을 포함하는 연결 기판의 LVS 검사를 수행하는 단계; 및 더미층이 연결 기판의 접촉 패드와 오정렬되거나 연결 기판이 LVS 검사를 실패하면 기능 회로에서 더미층 위치를 조정하는 단계를 더 포함한다. 방법은, 조정된 더미층 위치에 기초하여, 전환 단계, 결정 단계, 및 수행 단계를 반복하는 단계를 더 포함한다.

Description

집적 회로 스택의 확인 방법 및 그 방법을 수행하기 위한 시스템{INTEGRATED CIRCUIT STACK VERIFICATION METHOD AND SYSTEM FOR PERFORMING THE SAME}
기술 노드가 감소함에 따라, 집적 회로의 전체 크기를 감소하기 위해 회로들을 상하로 적층하는 것이 이용되고 있다. 회로들의 적층은 집적 회로의 상이한 부분들 사이에 신호를 전달하기 위하여 적층된 회로들 사이에 전기 연결부를 형성하는 것을 포함한다. 적층된 회로들을 전기적으로 연결하기 위하여 일반적으로 접촉 패드가 사용된다. 적층된 회로들의 상이한 부분들 사이의 접촉 패드가 적절하게 정렬되지 않으면, 개회로(opne circuit) 또는 단락(short circuit)의 우려가 증가된다.
몇몇의 방안에서, 적층된 회로들의 접촉 패드들을 정렬시키는 데에 일조하도록 정렬 마크가 사용된다. 정렬 마크는 기능 구성요소들에서 떨어져 있는 회로의 부분에 형성된다. 상부 회로의 정렬 마크는 하부 회로의 정렬 마크 위에 위치 설정된다. 그 목적은, 정렬 마크들을 상하로 일치시켜 상부 회로 상의 접촉 패드와 하부 회로 상의 접촉 패드 간에 정렬을 달성하는 것이다.
정렬 마크에 기초하여 접촉 패드들을 정렬시키는 목적을 달성하기 위하여, 모든 적층된 회로들을 위한 완벽한 그래픽 데이터베이스 시스템(GDS; graphic database system) 파일이 사용된다. 완벽한 GDS 파일은 각각의 적층된 회로의 레이아웃을 포함한다. 접촉 패드의 위치를 변화시키는, 적층된 회로들 중 임의의 회로 내에서 임의의 조정이 모든 적층된 회로들을 통해 전파되어 완성된 회로에서 접촉 패드들의 적절한 정렬을 유지한다. 설계되고 적층된 회로들이 적절하게 정렬되었는지를 결정하기 위하여, 시험 회로가 제조되고 시험되어 임의의 개회로 또는 단락이 설계에 존재하는지 여부를 결정한다.
본 개시의 양태는 첨부 도면과 함께 읽을 때에 이하의 상세한 설명으로부터 가장 잘 이해된다. 산업에 있어서의 표준적 실시에 따라, 다양한 피쳐들은 실척으로 도시되지 않고 오직 예시를 위해서만 사용된다는 점을 강조한다. 사실상, 다양한 피쳐들의 치수는 설명의 명확도를 위해 임의로 증가 또는 감소될 수 있다.
도 1은 몇몇 실시예에 따른 집적 회로 스택의 도면이다.
도 2는 몇몇 실시예에 따른 집적 회로 스택의 방법의 흐름도이다.
도 3은 몇몇 실시예에 따른 집적 회로 스택의 단면도이다.
도 4a는 몇몇 실시예에 따른 기능 회로의 레이아웃의 도면이다.
도 4b는 몇몇 실시예에 따른 연결 기판의 레이아웃의 도면이다.
도 5는 몇몇 실시예에 따른 집적 회로 스택의 확인을 수행하기 위한 특정 목적 디바이스의 블럭도이다.
이하의 개시는 제공된 주제의 상이한 피쳐들을 실시하기 위한 많은 상이한 실시예, 즉 예를 제공한다. 구성요소 및 구조의 특정한 예는 본 개시를 간소화하도록 아래에서 설명된다. 물론, 이들은 단지 예일 뿐이고 한정하도록 의도되지 않는다. 예컨대, 아래의 설명에서 제2 피쳐 위에 또는 제2 피쳐 상에 제1 피쳐의 형성은 제1 및 제2 피쳐가 직접적인 접촉 상태로 형성되는 실시예를 포함할 수 있고, 또한 제1 및 제2 피쳐가 직접적으로 접촉하지 않을 수 있도록 제1 및 제2 피쳐 사이에 추가의 피쳐가 형성될 수 있는 실시예를 포함할 수 있다. 또한, 본 개시는 다양한 예에서 참조 번호 및/또는 문자를 반복할 수 있다. 이 반복은 간소화 및 명확도를 위한 것이고 설명되는 다양한 실시예들 및/또는 구성들 간의 관계를 자체가 결정하지 않는다.
또한, "밑에", "아래에", "하부", "위에", "상부" 등과 같이 공간적으로 상대적인 용어는 본 명세서에서 도면에 예시된 바와 같이 다른 요소(들) 또는 피쳐(들)에 대한 하나의 요소 또는 피쳐의 관계를 설명하도록 설명의 용이함을 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시된 배향 외에 사용 또는 작동 시에 디바이스의 상이한 배향을 포함하도록 의도된다. 장치는 달리 배향(90도 또는 다른 배향으로 회전)될 수 있고 본 명세서에 사용되는 공간적으로 상대적인 기술어는 마찬가지로 이에 따라 해석될 수 있다.
도 1은 몇몇 실시예에 따른 집적 회로 스택(100)의 도면이다. 집적 회로 스택(100)은 연결 기판(110)을 포함한다. 연결 기판은 제1 세트의 접촉 패드(115a)와 제2 세트의 접촉 패드(115b)를 포함한다. 제1 기능 회로(120)는 연결 기판(110)에 전기적으로 연결하도록 구성된다. 제1 기능 회로(120)는 집적 회로 스택(100)의 적어도 하나의 작동을 수행하도록 구성되는 기능 회로망(functional circuitry)을 포함한다. 제1 기능 회로(120)는 접촉 패드(122)를 포함한다. 접촉 패드(122)는 제1 세트의 접촉 패드(115a)에 전기적으로 연결하도록 구성된다. 제2 기능 회로(130)가 연결 기판에 전기적으로 연결하도록 구성된다. 제2 기능 회로(130)는 집적 회로 스택(100)의 적어도 하나의 작동을 수행하도록 구성되는 기능 회로망을 포함한다. 제2 기능 회로는 제2 세트의 접촉 패드(115b)에 전기적으로 연결하도록 구성되는 접촉 패드(132)를 포함한다.
연결 기판(110)은 제1 기능 회로(120) 또는 제2 기능 회로(120)과 다른 회로망(도시 생략) 사이에 전기 연결을 제공한다. 몇몇 실시예에서, 추가의 기능 회로가 제1 기능 회로(120) 및 제2 기능 회로(130)과 동일한 연결 기판(110)의 표면에 연결된다. 몇몇 실시예에서, 적어도 하나의 기능 회로가 제1 기능 회로(120) 및 제2 기능 회로(130)과 반대쪽의 표면에 연결된다. 몇몇 실시예에서, 연결 기판(110)은 기능 회로망을 포함한다. 몇몇 실시예에서, 연결 기판(110)은 전기적 경로 설정 디바이스만을 포함하고 기능 회로망은 없다. 몇몇 실시예에서, 연결 기판(110)은 팬아웃 웨이퍼 레벨 패키징(FOWLP; fan-out wafer level packaging) 디바이스, 인터포저, 집적 팬아웃 패키지 온 패키지(InFo-POP) 디바이스, 웨이퍼 레벨 칩 스케일 패키지(WLCSP; wafer level chip scale package), 또는 다른 적절한 연결 디바이스이다.
제1 세트의 접촉 패드(115a)는 연결 기판(110) 내의 내부 회로망 또는 전기적 경로 설정 디바이스에 전기적으로 연결된다. 제2 세트의 접촉 패드(115b)는 연결 기판(110) 내의 내부 회로망 또는 전기적 경로 설정 디바이스에 전기적으로 연결된다. 몇몇 실시예에서, 제1 세트의 접촉 패드(115a) 중 적어도 하나의 접촉 패드가 제2 세트의 접촉 패드(115b) 중 적어도 하나의 대응하는 접촉 패드에 전기적으로 연결된다. 몇몇 실시예에서, 제1 세트의 접촉 패드(115a) 및 제2 세트의 접촉 패드(115b)는 알루미늄 패드, 구리 패드, 텅스텐 패드, 또는 다른 적절한 전도성 패드를 독립적으로 포함한다.
제1 기능 회로(120)는 연결 기판(110)으로부터의 신호에 기초하여 적어도 하나의 작동을 수행하고 적어도 하나의 작동의 결과를 연결 기판으로 출력한다. 유사하게, 제2 기능 회로(130)는 연결 기판(110)으로부터의 신호에 기초하여 적어도 하나의 작동을 수행하고 적어도 하나의 작동의 결과를 연결 기판으로 출력한다. 몇몇 실시예에서, 제1 기능 회로(120)와 제2 기능 회로(130)는 상보적 금속 산화물 반도체(CMOS; complementary metal-oxide-semiconductor) 디바이스, 핀 전계 효과 트랜지스터(FinFET) 디바이스, 다른 2차원 채널 디바이스, 다른 3차원 채널 디바이스, 또는 다른 적절한 기능 회로망을 독립적으로 포함한다.
접촉 패드(122)는 제1 기능 회로(120) 내의 기능 회로망에 전기적 연결을 제공한다. 접촉 패드(122)는 제1 기능 회로(120)와 연결 기판(110) 사이에 신호의 전달을 용이하게 하도록 제1 세트의 접촉 패드(115a)의 대응하는 접촉 패드와 정렬된다. 제1 세트의 접촉 패드(115a)에 대한 접촉 패드(122)의 오정렬은, 접촉 패드(122) 중 적어도 하나의 접촉 패드가 제1 세트의 접촉 패드(115a)의 대응하는 접촉 패드와 전기적 연결을 갖지 않거나 거의 갖지 않는 개회로의 위험을 증가시킨다. 제1 세트의 접촉 패드(115a)에 대한 접촉 패드(122)의 오정렬은 또한, 접촉 패드(122) 중 적어도 하나의 접촉 패드가 제1 세트의 접촉 패드(115a) 중 다수의 접촉 패드, 또는 잘못된 접촉 패드에 전기적으로 연결되는 단락의 위험을 증가시킨다.
접촉 패드(132)는 제2 기능 회로(130) 내의 기능 회로망에 전기적 연결을 제공한다. 접촉 패드(132)는 제2 기능 회로(130)와 연결 기판(110) 사이에 신호의 전달을 용이하게 하도록 제2 세트의 접촉 패드(115b)의 대응하는 접촉 패드와 정렬된다. 제2 세트의 접촉 패드(115b)에 대한 접촉 패드(132)의 오정렬은 개회로 또는 단락의 위험을 증가시킨다.
도 2는 몇몇 실시예에 따른 집적 회로 스택을 확인하는 방법(200)의 흐름도이다. 작동(202)에서, 기능 회로, 예컨대 제1 기능 회로(120) 또는 제2 기능 회로(130)(도 1)에 관한 검사가 수행된다. 기능 회로는 적어도 하나의 접촉 패드, 예컨대 접촉 패드(122) 또는 접촉 패드(132)를 포함한다. 검사는 기능 회로 내의 연결부가 기능 회로의 적절한 실행을 초래하는지 여부를 결정한다. 몇몇 실시예에서, 검사는 기능 회로의 그래픽 데이터베이스 시스템(GDS; graphic database system) 파일을 분석함으로써 수행된다. 몇몇 실시예에서, GDS 파일은 기능 회로의 레이아웃의 그래픽 표현 뿐만 아니라 기능 회로의 레이아웃의 문자 표현을 포함한다. 몇몇 실시예에서, 검사는 그래픽 표현 또는 문자 표현 중 하나의 분석을 포함한다. 몇몇 실시예에서, 검사는 그래픽 표현 뿐만 아니라 문자 표현 모두의 분석을 포함한다. 몇몇 실시예에서, 검사는 GDS 파일의 LVS(layout versus schematic) 검사를 포함한다. LVS 검사는 기능 회로의 개략도와 GDS 파일의 레이아웃을 비교하여 레이아웃이 개략도의 기능을 갖게 되는 것을 보장하는 데에 일조한다. 몇몇 실시예에서, 검사는 GDS 파일의 설계 규칙 검사(DRC; design rules check)를 포함한다. DRC 검사는 기능 회로를 형성하는 데에 사용된 프로세스의 제조 능력과 GDS 파일의 레이아웃을 비교한다. 몇몇 실시예에서, DRC 검사는 GDS 파일의 요소들이 기능 회로의 형성 중에 제조 에러를 처리하기 위해 충분한 간격을 갖는지 여부를 결정하는 것을 포함한다.
작동(204)에서, 기능 회로의 접촉 패드에 더미층이 추가된다. 더미층은 연결 기판, 예컨대 연결 기판(110; 도 1)의 대응하는 접촉 패드와 정렬되는 지점에 접촉 패드를 위치 설정하는 데에 사용된다. 더미층의 지점은 연결 기판의 접촉 패드의 지점에 기초하여 결정된다. 더미층은 기능 회로의 접촉 패드의 크기 또는 형상에 영향을 미치지 않는다. 몇몇 실시예에서, 더미층은 연결 기판의 GDS 파일을 이용하여 추가된다.
도 3은 몇몇 실시예에 따른 집적 회로 스택(300)의 단면도이다. 집적 회로 스택(300)은 도 1의 기능 회로(120)와 연결 기판(110) 사이의 연결과 유사하다. 동일한 요소들은 집적 회로 스택(100)에 200을 더한 값과 동일한 참조 번호를 갖는다. 집적 회로 스택(100)과 비교하면, 집적 회로 스택(300)은 제1 기능 회로(320)와 연결 기판(310) 사이의 인터페이스(350)에 더미층(325)을 포함한다. 집적 회로 스택(300)은 또한 인터페이스(350)에 인접한 몰딩 컨파운드(360)를 포함한다. 몇몇 실시예에서, 연결 기판(310)의 LVS 검사에 일조하도록 몰딩 컴파운드(360) 내에 인덕터가 배치된다.
집적 회로 스택(300)에 더미층(325)을 포함하면 접촉 패드(322)의 치수가 유지된다. 몇몇 실시예에서, 더미층(325)은 접촉 패드(322)의 물리적 연장부이다. 몇몇 실시예에서, 더미층(325)은 인터페이스(350)에서 접촉 패드(322)의 표현이다. 더미층(325)의 추가는 접촉 패드(322)와 접촉 패드(315a) 사이에 적절한 정렬을 보장하는 데에 일조한다. 적절한 정렬은 더미층(325)을 사용하지 않는 방안과 비교하여 집적 회로 스택(300)에서 개회로 또는 단락의 위험을 감소시키는 데에 일조한다.
도 2를 다시 참조하면, 몇몇 실시예에서, 기능 회로망의 추가 검사는 더미층의 포함이 기능 회로의 레이아웃에 영향을 미치는지 여부를 결정하도록 작동(204)에서 기능 회로에 관해 수행된다. 몇몇 실시예에서, 작동(204)에서의 추가 검사는 작동(202)에서 수행된 것과 동일한 검사이다. 몇몇 실시예에서, 작동(204)에서의 추가 검사는 작동(202)에서 수행된 검사와 상이하다.
몇몇 실시예에서, 더미층은 기능 회로의 단일 접촉 패드에 추가된다. 몇몇 실시예에서, 더미층은 기능 회로의 다중 접촉 패드에 추가된다. 몇몇 실시예에서, 더미층은 기능 회로의 모든 접촉 패드에 추가된다. 몇몇 실시예에서, 더미층이 추가되는 접촉 패드의 갯수 및 위치는 연결 기판 내의 구성요소에 기초하여 결정된다.
작동(206)에서, 기능 회로의 접촉 패드 위치는 연결 기판으로 전환된다. 기능 회로의 접촉 패드 위치는 더미층의 위치에 기초하여 결정된다. 몇몇 실시예에서, 기능 회로의 접촉 패드 위치가 연결 기판의 GDS 파일에 추가된다.
도 4a는 몇몇 실시예에 따른 기능 회로의 레이아웃의 도면이다. 도 4a의 레이아웃은 기능 회로(320; 도 3)의 예시적인 레이아웃이다. 기능 회로(320)는 도 4a에서 다중 접촉 패드(322)를 포함한다. 모든 접촉 패드(322)는 더미층(325)을 포함한다. 몇몇 실시예에서, 전체보다 적은 접촉 패드(322)가 더미층(325)을 포함한다. 몇몇 실시예에서, 기능 회로(320)는 또한 무선 주파수(RF; radio frequency) 패드를 포함한다.
도 4b는 몇몇 실시예에 따른 연결 기판의 레이아웃의 도면이다. 도 4b의 레이아웃은 연결 기판(310; 도 3)의 예시적인 레이아웃이다. 연결 기판(310)은 도 4b에서 다중 접촉 패드(315a)를 포함한다. 도 4b의 레이아웃은 더미층을 포함하는 접촉 패드(325)에 대응하는 접촉 패드(315a)에 추가되는 더미층(325)의 위치를 포함한다. 기능 회로(320)로부터의 더미층(325)이 연결 기판(310)의 접촉 패드(315a)와 정렬된다. 몇몇 실시예에서, 연결 기판은 또한 RF 패드를 포함한다.
연결 기판(310)은 또한 인덕터(470)와 인덕터(480)를 포함한다. 인덕터(470)는 추가된 더미층(325)을 포함하는 2개의 접촉 패드(315a)에 연결된다. 인덕터(480)는 또한 추가된 더미층(325)을 포함하는 2개의 접촉 패드(315a)에 연결된다. 몇몇 실시예에서, 인덕터(470) 또는 인덕터(480) 중 적어도 하나가 몰딩 컴파운드(360; 도 3) 내에 배치된다. 몇몇 실시예에서, 인덕터(470) 또는 인덕터(480) 중 하나가 몰딩 컴파운드(360) 내에 배치되고 인덕터(470)와 인덕터(480) 중 다른 하나가 연결 기판(310)의 다른 위치에 배치된다.
몇몇 실시예에서, 더미층(325)은 인덕터(470)와 인덕터(480)의 위치에 기초하여 작동(204)에서 접촉 패드(322)를 선택하도록 추가된다. 몇몇 실시예에서, 더미층(325)은 연결 기판(310)에서 인덕터의 모든 연결점에 추가된다. 몇몇 실시예에서, 더미층(325)은 연결 기판(310)에서 인덕터의 모든 연결점보다 적은 연결점에 추가된다. 몇몇 실시예에서, 더미층(325)은 연결 기판(310)에서 인덕터의 연결점이 아닌 적어도 하나의 접촉 패드(322)에 추가된다.
도 2를 다시 참조하면, 더미층이 연결 기판의 연결 패드와 정렬되면, 도 2에서 "예"로 나타낸 바와 같이, 방법(200)은 작동(208)으로 진행한다. 연결 기판으로 전환된 더미층의 위치가 연결 기판의 접촉 패드에 대해 오정렬되면, 도 2에서 "아니오"로 지시된 바와 같이, 방법(200)은 작동(204)로 복귀하고 기능 회로에서 더미층의 위치가 정정된다. 몇몇 실시예에서, 정렬은 연결 기판의 GDS 파일에 기초하여 결정된다. 몇몇 실시예에서, 오정렬은 에러 공차에 기초하여 결정된다. 에러 공차는 더미층의 일부가 연결 기판의 접촉 패드를 지나서 연장되게 한다. 연결 기판의 접촉 패드를 지나서 연장되는 더미층의 부분이 문턱값 위에 있으면, 더미층은 오정렬된 것으로 고려되고 방법(200)이 작동(204)으로 복귀된다. 연결 기판의 접촉 패드를 지나서 연장되는 더미층의 부분이 문턱값 이하이면, 더미층은 정렬된 것으로 고려되고 작동(208)으로 진행된다. 문턱값은 집적 회로 스택의 기술 노드, 경험적 증거, 시뮬레이션 결과, 또는 집적 회로 스택의 기능을 모니터링하는 다른 적절한 방식에 기초하여 결정된다.
작동(208)에서, LVS 검사가 연결 기판에 관해 수행된다. LVS 검사는 더미층을 포함하는 연결 기판의 레이아웃을 연결 기판의 개략도와 비교한다. LVS 검사는, 연결 기판의 레이아웃이 연결 기판의 개략도의 기능을 수행할 수 있는 것을 보장하는 데에 일조한다. LVS 검사를 수행하는 데에 사용되는 툴은 특별한 툴로 제한되지 않는다. 몇몇 실시예에서, LVS 검사는 Mentor Graphics사의 Calibre, Magma Design Automation사의 Quartz LVS, Synopsys사의 IC Validator 또는 다른 적절한 LVS 툴을 이용하여 수행된다.
몇몇 실시예에서, LVS 검사는 또한 연결 기판에서 인덕터들 사이의 거리를 결정하는 것을 포함한다. 예컨대, 인덕터(470)와 인덕터(480; 도 4b) 사이의 거리는 몇몇 실시예에서 작동(208)에서 LVS 검사 중에 결정된다. 연결 기판에서 인덕터들 사이의 거리는 단락 또는 개회로의 위험 증가가 존재하는지 여부를 결정하는 데에 일조한다. 인덕터들 사이의 거리가 제1 값 위이면, 집적 회로에서 개회로의 위험 증가가 존재한다. 인덕터들 사이의 거리가 제2 값 아래이면, 집적 회로 스택에서 단락의 위험 증가가 존재한다. 인덕터들 사이의 거리가 제1 값 내지 제2 값의 범위에 있으면, 집적 회로 스택에서 개회로 또는 단락의 위험 하락이 존재한다.
더미층을 포함하는 연결 기판이 LVS 검사를 통과하면, 도 2에서 "예"로 지시된 바와 같이, 방법(200)은 작동(210)에서 완료된다. 더미층을 포함하는 연결 기판이 LVS 검사를 실패하면, 도 2에서 "아니오"로 지시된 바와 같이, 방법(200)은 작동(204)으로 복귀되고 기능 회로에서 더미층의 위치가 정정된다. 몇몇 실시예에서, LVS 검사는, 연결 기판에서 인덕트들 사이의 거리가 허용 가능한 범위 밖에 있으면 실패된다. 몇몇 실시예에서, LVS 검사는, 연결 기판의 레이아웃이 연결 기판의 개략도의 기능과 일치하지 않으면 실패된다.
작동(210)에서, 방법(200)이 완료된다. 몇몇 실시예에서, 방법(200)의 완료는 방법(200)의 결과에 기초하여 적어도 하나의 포토마스크를 발생시키는 것을 포함한다. 몇몇 실시예에서, 적어도 하나의 포토마스크는 연결 기판 또는 기능 회로에 관하여 수신된 정보에 기초한다. 몇몇 실시예에서, 수신된 정보는 GDS 파일을 포함한다.
포토마스크는 블랭크 포토마스크를 패터닝함으로써 형성된다. 몇몇 실시예에서, 블랭크 포토마스크는 LTEM 유리, 실리콘, 실리콘 탄화물, 실리콘 산화물, 티타늄 산화물, Black Diamond®(Applied Materials사의 상표), 또는 다른 적절한 LTEM 등의 낮은 열 팽창 재료(LTEM; low thermal expansion material)를 포함한다. 몇몇 실시예에서, 블랭크 포토마스크는 반사 재료로 패터닝된다. 반사 재료는 연결 기판 또는 기능 회로를 형성하는 데에 사용되는 리소그래피 주파대의 복사선을 반사한다. 몇몇 실시예에서, 리소그래피 주파대는 극단 자외선(EUV; extreme ultraviolet) 또는 진공 자외선(VUV; vacuum ultraviolet) 등의 자외선 주파대, 전자빔(e-beam) 또는 다른 적절한 주파대이다. 몇몇 실시예에서, 반사 재료는 다층 구조를 포함한다. 몇몇 실시예에서, 반사 재료는 몰리브덴(Mo)과 실리콘(Si)의 교호 층들을 포함한다. 몇몇 실시예에서, 블랭크 포토마스크는 흡수성 재료로 패터닝된다. 흡수성 재료는 연결 기판 또는 기능 회로를 형성하는 데에 사용되는 리소그래피 주파대의 복사선을 흡수한다. 포토마스크는 반사 또는 흡수성 재료의 패턴을 포토마스크에 전사하도록 에칭된다.
더미층을 포함하지 않는 방법과 비교하면, 방법(200)은 집적 회로 스택에 LVS 검사를 수행하는 시간량을 감소시킨다. LVS 검사를 수행하기 위한 시간량은 기능 회로와 연결 기판 각각을 위한 GDS 파일의 크기가 전체 스택을 위한 GDS 파일의 크기보다 작기 때문에 감소된다. 더미층의 포함은 기능 회로와 연결 기판의 분석을, 전체 스택 대신에 개별적으로 용이하게 한다. 기능 회로 또는 연결 기판의 레이아웃을 조정하는 반복 프로세스는 조정된 레이아웃의 분석을 포함한다. 방법(200)은 전체 집적 회로 스택에 관한 분석을 수행하는 일 없이 집적 회로 스택의 조정된 부분에 관한 분석을 수행한다. 예컨대, 연결 기판에 관한 LVS 검사의 수행은 동일한 분석 중에 기능 회로에 관한 LVS 검사의 수행을 포함하지 않는다. 그 결과, 레이아웃을 발생시키는 데에 사용되는 시간량이 더미층을 포함하지 않는 방안과 비교하여 감소된다.
도 5는 몇몇 실시예에 따른 집적 회로 스택의 확인을 수행하는 특정 목적의 시스템(500)의 블럭도이다. 시스템(500)은 하드웨어 프로세서(502)와, 컴퓨터 프로그램 코드(506), 즉 수행 가능한 명령어 세트가 인코딩된, 즉 저장하는, 비-일시적 컴퓨터 판독 가능한 저장 매체(504)를 포함한다. 컴퓨터 판독 가능한 저장 매체(504)는 또한 메모리 어레이를 제조하기 위한 제조 기계에 접속하기 위한 명령어(507)가 인코딩된다. 프로세서(502)는 버스(508)를 경유하여 컴퓨터 판독 가능한 저장 매체(504)에 전기적으로 커플링된다. 프로세서(502)는 또한 버스(508)에 의해 I/O 인터페이스(510)에 전기적으로 커플링된다. 네트워크 인터페이스(512)가 또한 버스(508)에 의해 프로세서(502)에 전기적으로 연결된다. 네트워크 인터페이스(512)는, 프로세서(502)와 컴퓨터 판독 가능한 저장 매체(504)가 네트워크(514)를 경유하여 외부 요소들에 연결할 수 있도록 네트워크(514)에 연결된다. 프로세서(502)는, 컴퓨터 판독 가능한 저장 매체(504)에 인코딩된 컴퓨커 프로그램 코드(506)를 실행하여 시스템(500)이 방법(200)에서 설명된 작동들의 일부 또는 전부를 수행하는 데에 사용될 수 있게 하도록 구성된다.
몇몇 실시예에서, 프로세서(502)는 중앙 처리 유닛(CPU; central processing unit), 멀티 프로세서, 분산 처리 시스템, 어플리케이션 특정 집적 회로(ASIC; application specific integrated circuit), 및/또는 적절한 처리 유닛이다.
몇몇 실시예에서, 컴퓨터 판독 가능한 저장 매체(504)는 전자, 자기, 광학, 전자기, 적외선, 및/또는 반도체 시스템(또는 장치 또는 디바이스)이다. 예컨대, 컴퓨터 판독 가능한 저장 매체(504)는 반도체 또는 고체 상태 메모리, 자기 테이프, 착탈 가능한 컴퓨터 디스켓, 랜덤 엑세스 메모리(RAM; random access memory), 리드 온리 메모리(ROM; read-only memory), 강성 자기 디스크, 및/또는 광 디스크를 포함한다. 광 디스크를 이용하는 몇몇 실시예에서, 컴퓨터 판독 가능한 저장 매체(504)는 콤팩트 디스크-리드 온리 메모리(CD-ROM; compact disk-read only memory), 콤팩트 디스크-읽기/쓰기(CD-R/W; compact disk-read/write), 및/또는 디지털 비디오 디스크(DVD; digital video disc)를 포함한다.
몇몇 실시예에서, 저장 매체(504)는 시스템(500)이 방법(200)을 수행하게 하도록 구성되는 컴퓨터 프로그램 코드(506)를 저장한다. 몇몇 실시예에서, 저장 매체(504)는, 또한 방법(200)을 수행하기 위해 필요한 정보 뿐만 아니라 방법(200)을 수행하는 동안에 발생된 정보, 예컨대 연결 기판 파라미터(516), 기능 회로 파라미터(518), 더미층 위치 파라미터(520), 인덕터 거리 파라미터(522), 및/또는 방법(200)의 작동을 수행하는 수행 가능한 명령어 세트를 저장한다.
몇몇 실시예에서, 저장 매체(504)는 제조 기계에 접속하기 위한 명령어(507)를 저장한다. 명령어(507)는 제조 프로세스 중에 방법(400)을 효과적으로 실시하도록 제조 기계에 의해 판독 가능한 제조 명령어를 프로세서(502)가 발생하게 할 수 있다.
시스템(500)은 I/O 인터페이스(510)를 포함한다. I/O 인터페이스(510)는 외부 회로망에 커플링된다. 몇몇 실시예에서, I/O 인터페이스(510)는 정보와 명령을 프로세서(502)에 전달하기 위한 키보드, 키패드, 마우스, 트랙볼, 트랙패드, 및/또는 커서 방향 키를 포함한다.
시스템(500)은 또한 프로세서(502)에 커플링되는 네트워크 인터페이스(512)를 포함한다. 네트워크 인터페이스(512)는 시스템(500)이 네트워크(514)와 통신하게 하는데, 네트워크에는 하나 이상의 다른 컴퓨터 시스템이 연결된다. 네트워크 인터페이스(512)는 BLUETOOTH, WIFI, WIMAX, GPRS, 또는 WCDMA 등의 무선 네트워크 인터페이스; 또는 ETHERNET, USB, 또는 IEEE-1394 등의 유선 네트워크 인터페이스를 포함한다. 몇몇 실시예에서, 방법(200)은 2개 이상의 시스템(500)에서 실시되고, 메모리 종류, 메모리 어레이 레이아웃, I/O 전압, I/O 핀 위치 및 차지 펌프 등의 정보가 네트워크(514)를 경유하여 상이한 시스템(500)들 사이에서 교환된다.
시스템(500)은 I/O 인터페이스(510)를 통해 연결 기판에 관한 정보를 수신하도록 구성된다. 정보는 버스(508)를 경유하여 프로세서(502)에 전달되고 연결 기판 파라미터(516)로서 컴퓨터 판독 가능 매체(504)에 저장된다. 몇몇 실시예에서, 연결 기판 파라미터(516)는 GDS 파일 또는 연결 기판의 다른 적절한 표현이다. 시스템(500)은 I/O 인터페이스(510)를 통해 기능 회로에 관한 정보를 수신하도록 구성된다. 정보는 기능 회로 파라미터(518)로부터 컴퓨터 판독 가능 매체(504)에 저장된다. 몇몇 실시예에서, 기능 회로 파라미터(518)는 GDS 파일 또는 기능 회로의 다른 적절한 표현이다. 몇몇 실시예에서, 시스템(500)은 I/O 인터페이스(510)를 통해 더미층에 관한 정보를 수신하도록 구성된다. 몇몇 실시예에서, 시스템(500)은 더미층 위치에 관한 정보를 발생시키도록 구성된다. 정보는 더미층 위치 파라미터(520)로서 컴퓨터 판독 가능 매체(504)에 저장된다. 시스템(500)은 I/O 인터페이스(510)를 통해 인덕터 거리에 관한 정보를 수신하도록 구성된다. 정보는 인덕터 거리 파라미터(522)로서 컴퓨터 판독 가능 매체(504)에 저장된다.
작동 중에, 프로세서(502)는 기능 회로 파라미터(518)에 저장된 정보를 이용하여 기능 회로에 관한 검사를 수행하도록 명령어(507)를 실행한다. 몇몇 실시예에서, 프로세서(502)는 명령어(507)를 실행하여 연결 기판 파라미터(516)에 기초하여 더미층의 위치를 결정하고 해당 정보를 더미층 위치 파라미터(520)에 저장한다. 프로세서(502)는 명령어(507)를 실행하여 더미층 위치 파라미터(520)에 기초하여 기능 회로에 대해 더미층 위치에서 더미층을 추가한다. 프로세서(502)는 명령어를 실행하여 연결 기판 파라미터(516)의 분석으로부터의 피드백에 기초하여 기능 회로망에서 더미층의 위치를 조정한다. 프로세서(502)는 명령어(507)를 실행하여 더미층 위치 파라미터(520)에 기초하여 더미층을 연결 기판에 전달한다. 프로세서(502)는 명령어(507)를 실행하여 연결 기판에 관하여 LVS 검사를 수행한다. 몇몇 실시예에서, 연결 기판에 관하여 LVS 검사를 수행하는 것은 연결 기판에서 인덕터들 사이의 분리 거리가 인덕터 거리 파라미터(522)에 기초한 공차 내에 있는지 여부를 결정하는 것을 포함한다. 몇몇 실시예에서, 프로세서(502)는 명령어(507)를 실행하여 연결 기판 파라미터(516) 또는 기능 회로 파라미터(518)에 기초하여 포토마스크의 형성을 명령하는 신호를 발생시킨다.
본 설명의 한가지 양태는 집적 회로 스택을 확인하는 방법에 관한 것이다. 방법은, 기능 회로의 접촉 패드에 더미층을 추가하는 단계를 포함하고, 더미층의 위치는 연결 기판의 접촉 패드의 위치에 기초하여 결정된다. 방법은 더미층 위치를 연결 기판으로 전환시키는 단계를 더 포함한다. 방법은 더미층이 연결 기판의 접촉 패드와 정렬되었는지 여부를 결정하는 단계를 더 포함한다. 방법은 더미층을 포함하는 연결 기판의 LVS 검사를 수행하는 단계를 더 포함한다. 방법은 더미층의 위치가 연결 기판의 접촉 패드와 오정렬되거나 연결 기판이 LVS 검사를 실패하면 기능 회로에서 더미층 위치를 조정하는 단계를 더 포함한다. 방법은 더미층 위치가 조정되면, 더미층 위치를 연결 기판으로 전환시키는 것, 더미층 위치가 연결 기판의 접촉 패드와 정렬되었는지 여부를 결정하는 것, 및 조정된 더미층 위치에 기초하여 연결 기판의 LVS 검사를 수행하는 것을 반복하는 단계를 더 포함한다.
본 발명의 다른 양태는 집적 회로 스택을 확인하는 방법에 관한 것이다. 방법은 연결 기판에서 복수의 접촉 패드 중 제1 접촉 패드의 위치에 기초하여 제1 더미층의 위치를 결정하는 단계를 포함한다. 방법은 연결 기판에서 복수의 접촉 패드 중 제2 접촉 패드의 위치에 기초하여 제2 더미층의 위치를 결정하는 단계를 더 포함한다. 방법은 기능 회로의 제1 접촉 패드에 제1 더미층을 추가하는 단계를 더 포함한다. 방법은 기능 회로의 제2 접촉 패드에 제2 더미층을 추가하는 단계를 더 포함한다. 방법은 기능 회로의 제1 접촉 패드 상에 제1 더미층의 위치를 연결 기판에서 복수의 접촉 패드 중 제1 접촉 패드로 전환시키는 단계를 더 포함한다. 방법은 기능 회로의 제2 접촉 패드 상에 제2 더미층의 위치를 연결 기판에서 복수의 접촉 패드 중 제2 접촉 패드로 전환시키는 단계를 더 포함한다. 방법은 제1 더미층 및 제2 더미층을 포함하는 연결 기판의 LVS 검사를 수행하는 단계를 더 포함한다. 방법은 연결 기판이 LVS 검사를 실패하면 기능 회로에서 제1 더미층 또는 제2 더미층 중 적어도 하나의 위치를 조정하는 단계를 더 포함한다. 방법은, 제1 더미층 또는 제2 더미층 중 적어도 하나의 위치가 조정되면, 기능 회로의 제1 접촉 패드 상에 제1 더미층을 연결 기판에서 복수의 접촉 패드 중 제1 접촉 패드로 전환시키는 것, 기능 회로의 제2 접촉 패드 상에 제2 더미층을 연결 기판에서 복수의 접촉 패드 중 제2 접촉 패드로 전환시키는 것, 및 제1 더미층 또는 제2 더미층의 조정된 위치에 기초하여 연결 기판의 LVS 검사를 수행하는 것을 반복하는 단계를 더 포함한다.
본 설명의 또 다른 양태는, 집적 회로 스택을 확인하는 시스템에 관한 것이다. 시스템은 명령어를 저장하도록 구성되는 비-일시적 컴퓨터 판독 가능 매체를 포함한다. 시스템은 상기 비-일시적 컴퓨터 판독 가능 매체에 연결되는 프로세서를 포함하고, 프로세서는, 저장된 명령어를 실행하여, 기능 회로의 접촉 패드에 더미층을 추가하도록 구성되며, 더미층의 위치는 연결 기판의 접촉 패드의 위치에 기초하여 결정된다. 프로세서는 또한 저장된 명령어를 실행하여, 더미층 위치를 연결 기판으로 전환시키는 것; 및 더미층이 연결 기판의 접촉 패드와 정렬되었는지 여부를 결정하는 것을 수행하도록 구성된다. 프로세스는 또한 저장된 명령어를 실행하여, 더미층을 포함하는 연결 기판의 LVS 검사를 수행하는 것; 및 더미층의 위치가 연결 기판의 접촉 패드와 오정렬되거나 연결 기판이 LVS 검사를 실패하면 기능 회로에서 더미층 위치를 조정하는 것을 수행하도록 구성된다. 프로세서는 또한 저장된 명령어를 실행하여, 더미층 위치가 조정되면, 더미층 위치를 연결 기판으로 전환시키는 것, 더미층 위치가 연결 기판의 접촉 패드와 정렬되었는지 여부를 결정하는 것, 및 조정된 더미층 위치에 기초하여 연결 기판의 LVS 검사를 수행하는 것을 반복하는 것을 수행하도록 구성된다.
전술한 내용은 당업자가 본 개시의 양태를 더욱 잘 이해할 수 있도록 여러 개의 실시예들의 특징을 개설하고 있다. 당업자라면 본 명세서에서 소개된 실시예들의 동일한 목적을 수행하고 및/또는 동일한 이점을 달성하기 위해 다른 프로세스 및 구조를 설계 또는 수정하기 위한 기초로서 본 개시를 쉽게 이용할 수 있다는 것을 알아야 한다. 당업자라면 또한 그러한 균등한 구성이 본 개시의 사상 및 범위로부터 벗어나지 않고, 본 개시의 사상 및 범위로부터 벗어남이 없이 본 명세서에 다양한 변화, 대체 및 변경이 이루어질 수 있다는 것을 알아야 한다.

Claims (10)

  1. 집적 회로 스택을 확인하는 방법에 있어서,
    기능 회로의 접촉 패드에 더미층―상기 더미층의 위치는 연결 기판의 접촉 패드의 위치에 기초하여 결정됨―을 추가하는 단계;
    상기 더미층의 위치를 연결 기판으로 전환시키는 단계;
    상기 더미층이 상기 연결 기판의 접촉 패드와 정렬되었는지 여부를 결정하는 단계;
    상기 더미층을 포함하는 상기 연결 기판의 LVS(layout versus schematic) 검사를 수행하는 단계;
    상기 더미층의 위치가 상기 연결 기판의 접촉 패드와 오정렬되거나 상기 연결 기판이 LVS 검사를 실패하면 상기 기능 회로에서 상기 더미층의 위치를 조정하는(adjusting) 단계; 및
    상기 더미층의 위치가 조정되면, 상기 더미층의 위치를 상기 연결 기판으로 전환시키는 것, 상기 더미층의 위치가 상기 연결 기판의 접촉 패드와 정렬되었는지 여부를 결정하는 것, 및 상기 조정된 더미층의 위치에 기초하여 상기 연결 기판의 LVS 검사를 수행하는 것을 반복하는 단계
    를 포함하는, 집적 회로 스택을 확인하는 방법.
  2. 제1항에 있어서,
    상기 기능 회로의 LVS 검사를 수행하는 단계
    를 더 포함하는, 집적 회로 스택을 확인하는 방법.
  3. 제1항에 있어서,
    상기 연결 기판의 LVS 검사를 수행하는 단계는, 상기 연결 기판의 제1 인덕터와 상기 연결 기판의 제2 인덕터 사이의 거리를 결정하는 단계를 포함하는 것인, 집적 회로 스택을 확인하는 방법.
  4. 제3항에 있어서,
    상기 거리가 미리 결정된 범위 밖에 있으면, 상기 기능 회로 상의 더미층의 위치를 조정하는 단계
    를 더 포함하는, 집적 회로 스택을 확인하는 방법.
  5. 제1항에 있어서,
    상기 더미층을 상기 기능 회로의 접촉 패드에 추가하는 단계는, 상기 더미층을 상기 기능 회로의 모든 접촉 패드에 추가하는 단계를 포함하는 것인, 집적 회로 스택을 확인하는 방법.
  6. 제1항에 있어서,
    상기 더미층을 상기 기능 회로의 접촉 패드에 추가하는 단계는, 상기 연결 기판의 인덕터에 연결되는 상기 연결 기판의 접촉 패드의 위치에 상기 더미층을 추가하는 단계를 포함하는 것인, 집적 회로 스택을 확인하는 방법.
  7. 제1항에 있어서,
    상기 더미층을 포함하는 상기 기능 회로에 기초하여 적어도 하나의 포토마스크를 형성하는 단계
    를 더 포함하는, 집적 회로 스택을 확인하는 방법.
  8. 집적 회로 스택을 확인하는 방법에 있어서,
    연결 기판에서 복수의 접촉 패드 중 제1 접촉 패드의 위치에 기초하여 제1 더미층의 위치를 결정하는 단계;
    상기 연결 기판에서 복수의 접촉 패드 중 제2 접촉 패드의 위치에 기초하여 제2 더미층의 위치를 결정하는 단계;
    기능 회로의 제1 접촉 패드에 상기 제1 더미층을 추가하는 단계;
    상기 기능 회로의 제2 접촉 패드에 상기 제2 더미층을 추가하는 단계;
    상기 기능 회로의 제1 접촉 패드 상에 상기 제1 더미층의 위치를 상기 연결 기판에서 상기 복수의 접촉 패드 중 상기 제1 접촉 패드로 전환시키는 단계;
    상기 기능 회로의 제2 접촉 패드 상에 상기 제2 더미층의 위치를 상기 연결 기판에서 상기 복수의 접촉 패드 중 상기 제2 접촉 패드로 전환시키는 단계;
    상기 제1 더미층 및 상기 제2 더미층을 포함하는 상기 연결 기판의 LVS(layout versus schematic) 검사를 수행하는 단계;
    상기 연결 기판이 상기 LVS 검사를 실패하면, 상기 기능 회로에서 상기 제1 더미층 또는 상기 제2 더미층 중 적어도 하나의 위치를 조정하는(adjusting) 단계; 및
    상기 제1 더미층 또는 상기 제2 더미층 중 적어도 하나의 위치가 조정되면, 상기 기능 회로의 제1 접촉 패드 상에 상기 제1 더미층을 상기 연결 기판에서 상기 복수의 접촉 패드 중 상기 제1 접촉 패드로 전환시키는 것, 상기 기능 회로의 제2 접촉 패드 상의 상기 제2 더미층을 상기 연결 기판에서 상기 복수의 접촉 패드 중 상기 제2 접촉 패드로 전환시키는 것, 및 상기 제1 더미층 또는 상기 제2 더미층의 조정된 위치에 기초하여 상기 연결 기판의 LVS 검사를 수행하는 것을 반복하는 단계
    를 포함하는, 집적 회로 스택을 확인하는 방법.
  9. 제8항에 있어서,
    상기 제1 더미층이 상기 복수의 접촉 패드 중 상기 제1 접촉 패드와 오정렬되면 상기 기능 회로에서 상기 제1 더미층의 위치를 조정하는 단계; 및
    상기 제2 더미층이 상기 복수의 접촉 패드 중 상기 제2 접촉 패드와 오정렬되면 상기 기능 회로에서 상기 제2 더미층의 위치를 조정하는 단계
    를 더 포함하는, 집적 회로 스택을 확인하는 방법.
  10. 집적 회로 스택을 확인하는 시스템에 있어서,
    명령어를 저장하도록 구성되는 비-일시적 컴퓨터 판독 가능 매체; 및
    상기 비-일시적 컴퓨터 판독 가능 매체에 연결되는 프로세서
    를 포함하고,
    상기 프로세서는,
    기능 회로의 접촉 패드에 더미층―상기 더미층의 위치는 연결 기판의 접촉 패드의 위치에 기초하여 결정됨―을 추가하는 단계;
    상기 더미층의 위치를 상기 연결 기판으로 전환시키는 단계;
    상기 더미층이 상기 연결 기판의 접촉 패드와 정렬되었는지 여부를 결정하는 단계;
    상기 더미층을 포함하는 상기 연결 기판의 LVS(layout versus schematic) 검사를 수행하는 단계;
    상기 더미층의 위치가 상기 연결 기판의 접촉 패드와 오정렬되거나 상기 연결 기판이 상기 LVS 검사를 실패하면, 상기 기능 회로에서 상기 더미층의 위치를 조정하는(adjusting) 단계; 및
    상기 더미층의 위치가 조정되면, 상기 더미층의 위치를 상기 연결 기판으로 전환시키는 것, 상기 더미층의 위치가 상기 연결 기판의 접촉 패드와 정렬되었는지 여부를 결정하는 것, 및 상기 조정된 더미층의 위치에 기초하여 상기 연결 기판의 상기 LVS 검사를 수행하는 것을 반복하는 단계
    를 수행하기 위한 상기 저장된 명령어를 실행하도록 구성되는 것인, 집적 회로 스택을 확인하는 시스템.
KR1020150162368A 2015-02-12 2015-11-19 집적 회로 스택의 확인 방법 및 그 방법을 수행하기 위한 시스템 KR101725680B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/621,054 2015-02-12
US14/621,054 US9922160B2 (en) 2015-02-12 2015-02-12 Integrated circuit stack verification method and system for performing the same

Publications (2)

Publication Number Publication Date
KR20160099457A KR20160099457A (ko) 2016-08-22
KR101725680B1 true KR101725680B1 (ko) 2017-04-10

Family

ID=56621346

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150162368A KR101725680B1 (ko) 2015-02-12 2015-11-19 집적 회로 스택의 확인 방법 및 그 방법을 수행하기 위한 시스템

Country Status (3)

Country Link
US (4) US9922160B2 (ko)
KR (1) KR101725680B1 (ko)
TW (1) TWI598931B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9922160B2 (en) * 2015-02-12 2018-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit stack verification method and system for performing the same
US10867101B1 (en) * 2020-02-24 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Leakage reduction between two transistor devices on a same continuous fin
CN111477612B (zh) * 2020-03-23 2022-06-10 中国电子科技集团公司第十三研究所 可调芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090064058A1 (en) 2005-07-26 2009-03-05 Mcilrath Lisa G Methods and systems for computer aided design of 3d integrated circuits
US20100257495A1 (en) 2009-04-06 2010-10-07 Chan-Liang Wu 3D-IC Verification Method

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58159327A (ja) 1982-03-18 1983-09-21 Oki Electric Ind Co Ltd ウエ−ハアラインメントマ−クの保存方法
JPS62229964A (ja) 1986-03-31 1987-10-08 Toshiba Corp 半導体論理回路装置
US5489554A (en) 1992-07-21 1996-02-06 Hughes Aircraft Company Method of making a 3-dimensional circuit assembly having electrical contacts that extend through the IC layer
US6461877B1 (en) * 2000-06-30 2002-10-08 International Business Machines Corporation Variable data compensation for vias or contacts
US7698676B1 (en) * 2005-11-10 2010-04-13 Qi-De Qian Method and system for improving manufacturability of integrated devices
JP5242103B2 (ja) * 2007-09-07 2013-07-24 ルネサスエレクトロニクス株式会社 半導体集積回路のレイアウト方法
US8060843B2 (en) * 2008-06-18 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Verification of 3D integrated circuits
TW201037543A (en) 2009-04-03 2010-10-16 Himax Tech Ltd 3D-IC verification method
CN101866371B (zh) 2009-04-16 2012-05-02 奇景光电股份有限公司 立体集成电路的验证方法
CN101924040B (zh) 2009-06-10 2012-10-24 财团法人工业技术研究院 芯片的修补方法与芯片堆栈结构
JP5229200B2 (ja) 2009-12-03 2013-07-03 富士電機株式会社 半導体装置の製造方法
US8261229B2 (en) * 2010-01-29 2012-09-04 Xilinx, Inc. Method and apparatus for interconnect layout in an integrated circuit
KR101375384B1 (ko) 2011-03-30 2014-03-17 정웅선 리미트 스위치 연결 조립체 구조
US8856710B2 (en) * 2011-06-29 2014-10-07 Taiwan Semiconductor Manufacturing Co., Ltd. Tool and method for modeling interposer RC couplings
US9105570B2 (en) * 2012-07-13 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for introducing carbon to a semiconductor structure
US9922160B2 (en) * 2015-02-12 2018-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit stack verification method and system for performing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090064058A1 (en) 2005-07-26 2009-03-05 Mcilrath Lisa G Methods and systems for computer aided design of 3d integrated circuits
US20100257495A1 (en) 2009-04-06 2010-10-07 Chan-Liang Wu 3D-IC Verification Method

Also Published As

Publication number Publication date
TWI598931B (zh) 2017-09-11
US20180203972A1 (en) 2018-07-19
US9922160B2 (en) 2018-03-20
TW201630041A (zh) 2016-08-16
US11023647B2 (en) 2021-06-01
KR20160099457A (ko) 2016-08-22
US11675957B2 (en) 2023-06-13
US20210264094A1 (en) 2021-08-26
US20160239598A1 (en) 2016-08-18
US20230297759A1 (en) 2023-09-21

Similar Documents

Publication Publication Date Title
US11675957B2 (en) Integrated circuit stack verification method and system for performing the same
KR101745798B1 (ko) 글로벌 연결부 라우팅 방법 및 이를 실시하기 위한 시스템
US11100273B2 (en) Integrated circuit and method of manufacturing same
US11222157B2 (en) Pin access hybrid cell height design
US10418354B2 (en) Integrated circuit and computer-implemented method of manufacturing the same
KR102320067B1 (ko) 집적 회로 구조물, 레이아웃 다이어그램 방법, 및 시스템
US10783313B2 (en) Method for improved cut metal patterning
US20210248297A1 (en) Integrated circuit design method, system and computer program product
US20230376660A1 (en) Integrated circuit design method, system and computer program product
US20230369144A1 (en) System and method for measuring device inside through-silicon via surroundings
US20230260970A1 (en) Die to die interface circuit
TWI540380B (zh) 光學鄰近修正方法
US6973637B2 (en) Process for the selective control of feature size in lithographic processing
KR102366810B1 (ko) 표준 셀 라이브러리 및 이를 사용하는 방법
US20230394216A1 (en) Integrated circuit device and manufacturing method of the same
US20240088147A1 (en) Integrated circuit having transistors with different width source and drain terminals

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant