JP5229200B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5229200B2
JP5229200B2 JP2009275293A JP2009275293A JP5229200B2 JP 5229200 B2 JP5229200 B2 JP 5229200B2 JP 2009275293 A JP2009275293 A JP 2009275293A JP 2009275293 A JP2009275293 A JP 2009275293A JP 5229200 B2 JP5229200 B2 JP 5229200B2
Authority
JP
Japan
Prior art keywords
rigid substrate
manufacturing
semiconductor device
metal wiring
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009275293A
Other languages
English (en)
Other versions
JP2011119438A (ja
Inventor
隆 五十嵐
信二 武井
義孝 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2009275293A priority Critical patent/JP5229200B2/ja
Publication of JP2011119438A publication Critical patent/JP2011119438A/ja
Application granted granted Critical
Publication of JP5229200B2 publication Critical patent/JP5229200B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

本発明は、半導体装置の製造方法に関し、とくに、配線用の金属板で半導体チップの表面電極と外部リード端子との間を接続した半導体装置の製造方法に関する。
ディスクリート製品として半導体チップが単体で封入される半導体装置は、従来から、半導体チップの表面電極と外部リード端子との間をアルミワイヤによって接続するものが主流であった。今日のパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）またはＩＧＢＴ（Insulated Gate Bipolar Transistor）等の電力用半導体モジュールでは、半導体パッケージの小型化、大電流化、低抵抗化が強く要求されている。そのため、半導体チップの表面電極と外部リード端子とを接続する配線用のアルミワイヤは、その太線化や複数本化が進んでいる。ところが、一般に配線用のアルミワイヤは、半導体パッケージのサイズによって許容されるスペースが限界付けられているために、太線化や複数本化によって大電流化や低抵抗化を実現しようとしても、半導体パッケージの小型化と容易に両立しない。
従来から、下記特許文献１に開示されているような銅（Ｃｕ）材料による板状接続導体（ここでは、クリップと呼称している。）を配線用コネクタとして用いた配線構造が実用化されている。ここでは、クリップを載置する工程と、クリップを電極およびリード端子に固着する工程とが異なり、こうした載置工程と固着工程の間に搬送工程が介在している。そのため、リードフレームを用いた半導体装置は、その工程間での搬送時に生じる振動、または他の製造装置との接触が原因となって、いわゆるクリップの位置ズレが発生して、半導体装置の信頼性の低下や組立工程の歩留の低下が生じるという問題が指摘されている。そこで、この特許文献１ではリードフレームを移動させずに、その載置場所において、第１および第２のクリップの両端部にレーザ光を照射することにより、低融点半田をそれぞれ溶融させ、第１および第２のクリップとリード端子およびパワーＭＯＳＦＥＴチップの電極との双方を合金化させて、半導体装置の信頼性および組立工程の歩留の向上を図るようにしていた。
特開２００４−３１１５３９公報（段落番号［０００２］、［００１３］〜［００２４］）
上述した従来の半導体装置は、接続導体を用いることで従来以上の大電流化、低抵抗化を実現できるが、一方では、その製造工程の一層の低コスト化も望まれていた。ところが、上述したクリップによる配線構造を実現しようとする場合は、半導体チップの表面電極の接続位置が変わったときにも、半導体チップの表面電極を配線用コネクタとなる接続子によって外部リード端子と確実に接続するために、半導体チップの種類別にそれぞれ専用の接続子が必要となる。そのため、種類の異なる半導体装置の間で組み立て部品に融通性がなくなり、多種類の形状を有する接続子を用意しておかなければならないという問題があった。
また、そのような接続子を生産するための生産設備が半導体装置のコストアップの要因になっていた。
さらに、金属製の板状接続導体に代えて、配線基板としてポリイミドフィルムを使用する製造方法も考えられているが、一般にポリイミドフィルムは材料価格が高いために、コストアップになるという問題もあった。
本発明は、上述した課題にかんがみてなされたもので、半導体チップが単体で封入される半導体パッケージの大電流化、低抵抗化を、低コストで実現する半導体装置の製造方法を提供することを目的にしている。
本発明では、上記問題を解決するために、パッケージに実装された半導体チップの表面電極を前記パッケージの外部リード端子との間で接続する半導体装置の製造方法が提供される。この半導体装置の製造方法は、前記半導体チップが実装された第１のリジッド（rigid）基板、および半田材が塗布された金属配線パターンを付着した第２のリジッド基板を用意する工程と、前記第１のリジッド基板上に前記第２のリジッド基板を位置合わせして載置する工程と、前記半田材によって前記金属配線パターンをそれぞれ前記半導体チップの表面電極と前記外部リード端子とに接合する工程と、前記金属配線パターンが前記半導体チップの表面電極および前記外部リード端子に接着した後に前記金属配線パターンを残して前記第２のリジッド基板を取り除く工程と、から構成される。
この発明の半導体装置の製造方法によれば、大電流、低抵抗の半導体装置を確実に提供できる。
また、リジッド基板として安価なガラス・エポキシ基板を使用することが可能であるから、低コストの半導体パッケージを構成することができる。
また、半導体チップの電極位置が異なるものである場合、あるいは別型式の半導体チップを搭載したもの、あるいは別の半導体パッケージを製造する場合であっても、リジッド基板上の金属配線パターンの設計変更、あるいはリジッド基板そのものを設計変更することによって対応できる。そのため、多種多様の半導体チップあるいは半導体パッケージに適用でき、その開発周期が短縮できるなどの効果がある。
さらに、製造工程で使用する設備自体は、半導体チップやパッケージの変更にも関わらず同一のものがそのまま使用可能であるため、製造ラインにおける投資費用等を低減できる。
本発明の実施の形態に係る半導体装置に用いるリジッド基板を示す図であって、（ａ）は第１のリジッド基板の平面図、（ｂ）はそのＡ−Ａ線に沿う断面図である。 ＭＯＳＦＥＴパッケージの製造工程（第１工程）で用意される第１、第２のリジッド基板を示し、（ａ）は半導体チップを載せた第１のリジッド基板の平面図、（ｂ）は第２のリジッド基板の平面図、（ｃ）は同図（ｂ）のＢ−Ｂ線に沿う断面図である。 リジッド基板と銅箔との接着構造を拡大して示す断面図である。 第１のリジッド基板に第２のリジッド基板が積層された状態を示し、（ａ）は積層状態の平面図、（ｂ）はそのＣ−Ｃ線に沿う断面図である。 第３工程で第２のリジッド基板を引き剥がした状態を示し、（ａ）はその平面図、（ｂ）はそのＤ−Ｄ線に沿う断面図である。 ＭＯＳＦＥＴの単品基板が複数配列された第１のリジッド基板を示す平面図である。 半導体チップの表面電極側の金属配線パターンが複数配列された第２のリジッド基板を示す平面図である。
以下、図面を参照してこの発明の実施の形態について説明する。図１は、本発明の実施の形態に係る半導体装置に用いるリジッド基板を示す図であって、（ａ）は第１のリジッド基板の平面図、（ｂ）はそのＡ−Ａ線に沿う断面図である。
第１のリジッド基板１０は、後述する半導体チップが単体で封入される半導体パッケージのリードフレームを構成するもので、たとえば絶縁性を有するガラス・エポキシ基板から構成される。この第１のリジッド基板１０の表面には、第１の金属配線パターン１１、および第２、第３の金属配線パターン１２，１３がそれぞれ独立した島形状の銅（Ｃｕ）箔として接着されている。
第１の金属配線パターン１１は、半導体チップ（仮想線１４ａによって示す。）を接合するための矩形領域１１ａを備え、この矩形領域１１ａからリンク部１１ｂが第１のリジッド基板１０の右側縁部まで延長形成されている。第２、第３の金属配線パターン１２，１３は、第１の金属配線パターン１１のリンク部１１ｂの両側でそれぞれ並行して、第１のリジッド基板１０の右側縁部まで形成されている。
金属配線パターン１１，１２，１３は、それぞれ半導体チップの表面電極を舌片状の銅箔からなる外部リードとして半導体パッケージから引き出すためのものであって、それぞれに、半導体チップの３つの外部リード端子となる、シート状のプリフォーム（Preform）半田層１５，１６ａ，１７ａが接着されている。また、第２、第３の金属配線パターン１２，１３には、第１の金属配線パターン１１の矩形領域１１ａに近接する先端部分に、それぞれプリフォーム半田層１６ｂ，１７ｂと、その表面で所定の高さを有する半田バンプ１６ｃ，１７ｃが接着されている。
また、第１のリジッド基板１０には、半導体チップが接合される第１の金属配線パターン１１の矩形領域１１ａに近接して、たとえば図１の左側の上下位置にそれぞれ円形形状の位置合わせマーク１８，１９が設けられている。
つぎに、この第１のリジッド基板１０を用いて製造されるＭＯＳＦＥＴパッケージの各工程について説明する。
図２は、ＭＯＳＦＥＴパッケージの製造工程（第１工程）で用意される第１、第２のリジッド基板を示す図である。
図２（ａ）には、半導体チップ１４を載せた状態の第１のリジッド基板１０を示している。ここでは、ＭＯＳＦＥＴなどの半導体チップ１４が、その裏面電極（ドレイン電極）と第１の金属配線パターン１１とが接合され、プリフォーム半田層１５を介して外部リードとの接続を可能としている。
また、図２（ｂ）は第２のリジッド基板の平面図、同図（ｃ）は同図（ｂ）のＢ−Ｂ線に沿う断面図である。第２のリジッド基板２０は、少なくとも半導体チップ１４とプリフォーム半田層１６ｂ，１７ｂとを含む第１のリジッド基板１０の領域に対応するだけの面積を有し、第１のリジッド基板１０と同様の絶縁性を有するガラス・エポキシ基板として構成される。この第２のリジッド基板２０には、それぞれ半導体チップ１４の表面電極を外部リード端子との間で接続するための配線パターンとして、２本の金属配線パターン２１，２２が接着されている。
これら金属配線パターン２１，２２は、互いに独立した島形状の銅箔として第２のリジッド基板２０に接着されていて、一方の金属配線パターン２２は、第２のリジッド基板２０の中央部分で、半導体チップ１４の表面電極（図示せず）のうち大電流が流れる側と接触する矩形領域２２ａを形成しており、そこにシート状のプリフォーム半田層２４ｂが接着されている。また、他方の金属配線パターン２１は、先端に三角形状の突起領域２１ａが形成されている。また、これらの金属配線パターン２１，２２の基部（すなわち、図２（ｂ）の下方に相当する部分）２１ｂ，２２ｂには、第１のリジッド基板１０上の第２、第３の金属配線パターン１２，１３に接着された半田バンプ１６ｃ，１７ｃと接触するように、シート状のプリフォーム半田層２３，２４ａが接着されている。
また、第２のリジッド基板２０には、半導体チップ１４が搭載された第１のリジッド基板１０の位置合わせマーク１８，１９に対応する位置に、それぞれ円形形状の位置合わせマーク２５，２６が設けられている。なお、これらの位置合わせマーク１８，１９，２５，２６は、リジッド基板１０，２０上の突起部、あるいは凹部として形成することができる。
つぎに、リジッド基板１０，２０などに金属配線パターン１１〜１３，２１，２２として形成されている銅箔の接着構造について説明する。
図３は、リジッド基板と銅箔との接着構造を拡大して示す断面図である。
リジッド基板１０，２０の材料であるガラス・エポキシ基板は、補強材のガラス布に熱硬化性樹脂を含浸させ、半硬化のＢステージ状態にしたプリプレグ（Prepreg）２として構成される。図３に示すように、ここに銅箔３を重ね、銅箔とともに加熱加圧すると銅張積層板となる。通常は、銅張積層板の凹凸面をプリプレグ２に重ねて積層プレスしてエッチングし、金属配線パターン２１，２２（図２参照）などが形成される。
銅箔３は、その用途に応じて表裏面の凹凸（粗化形状）に違いがあって、それぞれ比較的平滑な面がシャイニー面３ａ、細かい凹凸粗化が形成された面がマット面３ｂと呼ばれている。ここでは、アンカー効果によるプリプレグ２の接着シート、すなわちリジッド基板１０，２０との接着力を高めるために、銅箔３のマット面３ｂ側にコブめっき（Nodule Plating）による凹凸が施されている。
つぎに、金属配線パターン２１，２２によって半導体チップ１４の表面電極と外部リード端子とを接合する工程について説明する。
図４は、第１のリジッド基板に第２のリジッド基板が積層された状態を示し、（ａ）は積層状態の平面図、（ｂ）はそのＣ−Ｃ線に沿う断面図である。
図４に示すように、第１のリジッド基板１０に第２のリジッド基板２０を積層する場合、第２のリジッド基板２０の位置合わせマーク２５，２６をそれぞれ第１のリジッド基板１０の位置合わせマーク１９，１８と一致するように、第１のリジッド基板１０上に反転して重ねる。なお、同図（ａ）には反転した状態の第２のリジッド基板２０とともに、第２のリジッド基板２０の裏面における金属配線パターン２１，２２を一点鎖線により示している。これにより、第２のリジッド基板２０に形成された金属配線パターン２１，２２は、プリフォーム半田層１４ｂ，２４ｂを介して半導体チップ１４の２つの表面電極と接触する。
ここで半導体チップ１４の表面電極として、大電流が流れるソース電極（図示せず）と、制御電圧が印加されるゲート電極（図示せず）が設けられている。半導体チップ１４のゲート電極上には、プリフォーム半田層１４ｂが設けられている。そして、図４（ｂ）に示すように、第２のリジッド基板２０の金属配線パターン２１はプリフォーム半田層１４ｂを介して半導体チップのゲート電極と接続され、金属配線パターン２２はプリフォーム半田層２４ｂを介して半導体チップのソース電極に接続される。
また、金属配線パターン２１の基部２１ｂに形成されたプリフォーム半田層２３（図２参照）が半田バンプ１７ｃと接触し、金属配線パターン２２の基部２２ｂに形成されたプリフォーム半田層２４ａ（図２参照）が半田バンプ１６ｃと接触する。そして、つぎのリフロー加熱工程で半田が溶融することで、フラックスを使用せずに半田付けが行われ、金属配線パターン２１，２２が第１のリジッド基板１０側としっかり固着される。
図５は、第３工程で第２のリジッド基板を引き剥がした状態を示し、（ａ）はその平面図、（ｂ）はそのＤ−Ｄ線に沿う断面図である。
ここでは、第１のリジッド基板１０上の半導体チップ１４と金属配線パターン２１，２２とが接続され、さらに金属配線パターン２１，２２は、それぞれ半田バンプ１６ｃ，１７ｃによって外部リード端子となるプリフォーム半田層１５，１６ａ，１７ａと結線されている。図５には、リフロー加熱された半田バンプ１７ｃが接続部１７ｄとして固化した後に、第２のリジッド基板２０を金属配線パターン２１，２２から引き剥がし、第２のリジッド基板２０本体（すなわち、プリプレグ２）のみを取り除いた状態を示している。
この場合、第１のリジッド基板１０と第２のリジッド基板２０で半導体チップ１４を挟み込み、積層した状態で、リフロー加熱によりチップ電極部および第２のリジッド基板２０の金属配線パターン２１，２２を一括して接続し、その後、第２のリジッド基板２０本体を金属配線パターン２１，２２の基部２１ｂ、２２ｂ側から引き剥がすように除去する。
なお、第２のリジッド基板２０を取り除く工程を容易に実施するためには、ロウプロファイル（凹凸が小さい）の銅箔３を金属配線パターンとして使用することが好ましい。また、銅箔３をそのシャイニー面３ａ側でプリプレグ２に重ねて積層プレスしたのちエッチングし、金属配線パターンを形成してもよい。いずれの場合でも、プリプレグ２内のレジンコンテントを第１リジッド基板より少なくして、たとえば３０％〜５５％の範囲とすることが好ましい。また、プリプレグ２のガラス転移温度以上の１２０〜１５０℃の範囲で第２のリジッド基板２０を加熱することで、プリプレグ２が軟化して銅箔３からの剥離が容易となる。
ここで、図４，図５に示すように、金属配線パターン２１をゲート端子に向かって先が細くなるような三角形状としているのは、第２のリジット基板２０を取り除く際に、引き剥がしやすくするためである。
金属配線パターン２１，２２の形状は、図４，図５に示すものに限らないが、第２のリジット基板２０を引き剥がす途中で、その引き剥がし方向に直交方向に金属配線パターン２１，２２の端面が現れないようにすることが好ましい。これにより、第２のリジット基板２０を引き剥がす際の抵抗を小さくできるから、不要な力が金属配線パターン２１，２２やプリフォーム半田層に印加されるのを防ぐうえで有効である。
その後、さらに第１のリジッド基板１０上の金属配線パターン２１，２２を半導体チップ１４とともに樹脂モールド成形を行う。
図６は、ＭＯＳＦＥＴの単品基板が複数配列された第１のリジッド基板を示す平面図、図７は、半導体チップの表面電極側の金属配線パターンが複数配列された第２のリジッド基板を示す平面図である。
図６に示すように、Ｍ段×Ｎ列に整列した状態で配列され、それぞれに半導体チップが実装された第１のリジッド基板１０１１，１０１２，…１０２４を用意し、同じく図７に示す第２のリジッド基板２０１１，２０１２，…２０２４をＭ段×Ｎ列に配列したものを一括して重ね合わせて、リフロー加熱する。こうして、Ｍ×Ｎ個の単品の半導体装置が、上述した手順により一括して製造できる。
このような単品基板が複数配列されたリジッド基板１０，２０を用いることで、複数の半導体チップ１４に対する金属配線パターン２１，２２が同時一括して接合できるだけでなく、製造工程におけるリードタイムの短縮が可能になるため、スループットが向上し、コストダウンが可能になる。
以上のように、金属配線パターン２１，２２が接着された第２のリジッド基板２０を用い、接続後に第２のリジッド基板２０のリジッド基板部分だけを引き剥がすことで、大電流、低抵抗を実現する半導体パッケージを提供できる。また、本発明は、上記のものに限られるわけではなく、たとえば外部電極を第１のリジッド基板１０の片側からだけでなく、前後左右の４方向のいずれからも引き出すように構成できる。したがって、半導体素子を搭載し、所定の電極を外部に引き出して、樹脂封止した半導体装置の構造全般に適用することができる。
なお、上述した半導体チップ１４の裏面電極を引き出すための第１のリジッド基板１０は、従来の半導体装置で使用される銅リードフレームで置き換えることも可能である。
さらに、半導体チップ１４としてＭＯＳＦＥＴチップだけではなく、ダイオードチップなど他の半導体チップについても、上述した実施の形態を適用して製造することが可能である。
２ プリプレグ
３ 銅箔
１０ 第１のリジッド基板
１１ 第１の金属配線パターン
１２ 第２の金属配線パターン
１３ 第３の金属配線パターン
１４ 半導体チップ
１４ｂ，１５，１６ａ，１７ａ，２３，２４ａ，２４ｂ プリフォーム半田層
１６ｃ，１７ｃ 半田バンプ
１８，１９，２５，２６ 位置合わせマーク
２０ 第２のリジッド基板
２１，２２ 金属配線パターン

Claims (10)

  1. パッケージに実装された半導体チップの表面電極を前記パッケージの外部リード端子との間で接続する半導体装置の製造方法において、
    前記半導体チップが実装された第１のリジッド基板、および半田材が塗布された金属配線パターンを付着した第２のリジッド基板を用意する工程と、
    前記第１のリジッド基板上に前記第２のリジッド基板を位置合わせして載置する工程と、
    前記半田材によって前記金属配線パターンをそれぞれ前記半導体チップの表面電極と前記外部リード端子とに接合する工程と、
    前記金属配線パターンが前記半導体チップの表面電極および前記外部リード端子に接着した後に前記金属配線パターンを残して前記第２のリジッド基板を取り除く工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  2. 前記第２のリジッド基板は、ガラス・エポキシ基板であることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記第２のリジッド基板は、ロウプロファイルの銅箔が付着されたプリプレグであることを特徴とする請求項２記載の半導体装置の製造方法。
  4. 前記第２のリジッド基板は、前記銅箔がその凹凸の極めて小さいシャイニー面側で前記プリプレグに重ねて積層されていることを特徴とする請求項３記載の半導体装置の製造方法。
  5. 前記第２のリジッド基板は、前記プリプレグ内のレジンコンテントが３０〜５５％であることを特徴とする請求項３記載の半導体装置の製造方法。
  6. 前記第２のリジッド基板を接合する際に、前記半田材をリフロー加熱することを特徴とする請求項１記載の半導体装置の製造方法。
  7. 前記第２のリジッド基板を取り除く工程は、１２０〜１５０℃の温度範囲で加熱して実施することを特徴とする請求項１記載の半導体装置の製造方法。
  8. 前記第２のリジッド基板を取り除いた後に、前記金属配線パターンおよび前記半導体チップを樹脂モールドするようにしたことを特徴とする請求項１記載の半導体装置の製造方法。
  9. 前記第１のリジッド基板は、銅板を加工したリードフレームであることを特徴とする請求項１記載の半導体装置の製造方法。
  10. 前記第１のリジッド基板上に複数の半導体チップを載置し、前記第２のリジッド基板には、前記各半導体チップの表面電極に対応する複数の金属配線パターンが付着されていて、複数の半導体装置について同時一括して接合工程を実行したことを特徴とする請求項１記載の半導体装置の製造方法。
JP2009275293A 2009-12-03 2009-12-03 半導体装置の製造方法 Expired - Fee Related JP5229200B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009275293A JP5229200B2 (ja) 2009-12-03 2009-12-03 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009275293A JP5229200B2 (ja) 2009-12-03 2009-12-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011119438A JP2011119438A (ja) 2011-06-16
JP5229200B2 true JP5229200B2 (ja) 2013-07-03

Family

ID=44284433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009275293A Expired - Fee Related JP5229200B2 (ja) 2009-12-03 2009-12-03 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5229200B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104247012B (zh) * 2012-10-01 2017-08-25 富士电机株式会社 半导体装置及其制造方法
US9922160B2 (en) 2015-02-12 2018-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit stack verification method and system for performing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04119644A (ja) * 1990-09-11 1992-04-21 Toppan Printing Co Ltd 半導体素子の実装方法
JP2004319976A (ja) * 2003-03-28 2004-11-11 Matsushita Electric Ind Co Ltd 転写シート及びそれを用いた配線基板とその製造方法
JP4830505B2 (ja) * 2006-01-19 2011-12-07 富士ゼロックス株式会社 配線方法およびドナー基板

Also Published As

Publication number Publication date
JP2011119438A (ja) 2011-06-16

Similar Documents

Publication Publication Date Title
US7687903B2 (en) Power module and method of fabricating the same
JP4969113B2 (ja) 回路装置の製造方法
TW201232723A (en) Method of making stackable semiconductor assembly with bump/flange heat spreader and dual build-up circuitry
JPH0794553A (ja) 半導体装置およびその製造方法
KR20090052688A (ko) 전력 소자 패키지 및 그 제조 방법
JP2009278064A (ja) 半導体装置とその製造方法
JP4344766B2 (ja) ソースドライバ、ソースドライバの製造方法、および液晶モジュール
JP2021048195A (ja) 半導体装置及び半導体装置の製造方法
JP5151158B2 (ja) パッケージ、およびそのパッケージを用いた半導体装置
JP2012015202A (ja) 半導体装置およびその製造方法
US20070126107A1 (en) Multi-chip semiconductor connector assembly method
JP2958692B2 (ja) ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法
JP2014146650A (ja) 配線基板およびその製造方法
US20130083492A1 (en) Power module package and method of manufacturing the same
JP5229200B2 (ja) 半導体装置の製造方法
KR100346899B1 (ko) 반도체장치 및 그 제조방법
JP2004119730A (ja) 回路装置の製造方法
JP2005109088A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2011254047A (ja) 電子装置の製造方法
JP2001237267A (ja) 半導体装置
JP2009224529A (ja) 半導体装置およびその製造方法
JP2020057771A (ja) モジュールおよびその製造方法
JP2012227320A (ja) 半導体装置
CN112701103B (zh) 一种组合封装结构及组合封装工艺
JP3457547B2 (ja) 半導体装置およびその製造方法ならびにフィルムキャリア

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130304

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees