TWI657348B - 積體電路、形成積體電路的方法以及設計積體電路的系統 - Google Patents

積體電路、形成積體電路的方法以及設計積體電路的系統 Download PDF

Info

Publication number
TWI657348B
TWI657348B TW106114141A TW106114141A TWI657348B TW I657348 B TWI657348 B TW I657348B TW 106114141 A TW106114141 A TW 106114141A TW 106114141 A TW106114141 A TW 106114141A TW I657348 B TWI657348 B TW I657348B
Authority
TW
Taiwan
Prior art keywords
layout pattern
conductive
feature layout
conductive feature
pattern
Prior art date
Application number
TW106114141A
Other languages
English (en)
Other versions
TW201738790A (zh
Inventor
張豐願
張鈞皓
陳勝雄
黃博祥
袁立本
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201738790A publication Critical patent/TW201738790A/zh
Application granted granted Critical
Publication of TWI657348B publication Critical patent/TWI657348B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11875—Wiring region, routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Architecture (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一種形成積體電路的方法包括：藉由處理器產生積體電路之佈局設計；基於佈局設計，輸出積體電路；以及移除積體電路之導電結構的一部分，以形成第一導電結構及第二導電結構。產生佈局設計包括：產生具有一組導電特徵佈局圖案的標準單元佈局；根據至少一種設計準則，利用標準單元佈局置放功率佈局圖案；以及在至少一個方向上將此組導電特徵佈局圖案之至少一個導電特徵佈局圖案延伸至功率佈局圖案之邊界。功率佈局圖案包括切割特徵佈局圖案。切割特徵佈局圖案識別積體電路之導電結構之所移除部分之位置。

Description

積體電路、形成積體電路的方法以及設計積體電路的系統
本揭示內容是有關於一種積體電路，且特別是有關於以切割為基礎的一種形成積體電路的方法。
小型化積體電路最近的趨勢導致較小的裝置，其消耗更少功率，但在更高速度下提供更多的功能。小型化製程亦導致更嚴格的設計與製造規範以及可靠性挑戰。各種電子設計自動化(electronic design automation；EDA)工具產生、最佳化及驗證積體電路之設計，同時確保滿足設計與製造規範。
本揭示內容之一實施方式係關於一種形成積體電路的方法。此方法包括：藉由處理器產生積體電路之佈局 設計；基於佈局設計，輸出積體電路；以及移除積體電路之導電結構的一部分，以形成第一導電結構及第二導電結構。產生佈局設計包括：產生具有一組導電特徵佈局圖案的標準單元佈局；根據至少一種設計準則，利用標準單元佈局置放功率佈局圖案；以及在至少一個方向上將此組導電特徵佈局圖案之至少一個導電特徵佈局圖案延伸至功率佈局圖案之邊界。功率佈局圖案包括切割特徵佈局圖案。切割特徵佈局圖案識別積體電路之導電結構之所移除部分之位置。請檢查上下段落格式差異問題。
本揭示內容之另一實施方式係關於一種設計積體電路的系統，該系統包含：用以儲存可執行的多個指令的非暫態電腦可讀取媒體，以及耦接至非暫態電腦可讀取媒體的處理器，其中處理器用以執行那些指令來執行以下步驟：產生具有一組導電特徵佈局圖案的標準單元佈局；自庫選擇功率佈局圖案，此庫具有用以供應電壓至該積體電路的多個功率結構之多個預設計佈局，且功率佈局圖案包含切割特徵佈局圖案；根據至少一種設計準則，利用該標準單元佈局置放所選功率佈局圖案；以及在至少一個方向上將此組導電特徵佈局圖案之至少一個導電特徵佈局圖案延伸至該所選功率佈局圖案之邊界；其中積體電路具有由切割區域分離的第一導電結構與第二導電結構，且切割特徵佈局圖案識別積體電路之切割區域之位置。
本揭示內容之另一實施方式係關於一種積體電路，其包含第一區域、第二區域、功率結構。第一區域具有在第一方向上延伸的第一導電結構，且第一通孔耦接至第一 導電結構；第二區域鄰近於第一區域；功率結構用以供應電壓至第一區域或第二區域，功率結構在第一方向上延伸且與第一區域與第二區域之間的邊界重疊，功率結構包含在第一方向上延伸的第二導電結構。第一導電結構及第二導電結構為：在與第一方向不同的第二方向上對準；以及在第一方向上彼此分隔一個距離，此距離大於第一導電結構與第二導電結構之最小間隔需求。
100‧‧‧積體電路
102a‧‧‧第一區域
102b‧‧‧第二區域
104a‧‧‧第一導電結構
104b‧‧‧第二導電結構
104c‧‧‧第三導電結構
106a‧‧‧第一通孔
106b‧‧‧第二通孔
108‧‧‧第三通孔
110‧‧‧第四通孔
120‧‧‧功率結構
122‧‧‧第四導電結構
124‧‧‧第五導電結構
126‧‧‧第六導電結構
128a‧‧‧第五通孔
128b‧‧‧第六通孔
130a‧‧‧邊界
130b‧‧‧邊界
140‧‧‧導電結構
M1‧‧‧第一金屬層
M2‧‧‧第二金屬層
V0‧‧‧第一通孔層
V1‧‧‧第二通孔層
DV‧‧‧切割寬度
DH‧‧‧切割長度
200‧‧‧方法
200'‧‧‧方法
202‧‧‧操作
204‧‧‧操作
206‧‧‧操作
210‧‧‧操作
212‧‧‧操作
214‧‧‧操作
216‧‧‧操作
218‧‧‧操作
300‧‧‧佈局設計
300'‧‧‧佈局設計
301‧‧‧標準單元
301'‧‧‧標準單元
302‧‧‧導電特徵佈局圖案
302'‧‧‧導電特徵佈局圖案
304‧‧‧導電特徵佈局圖案
304'‧‧‧導電特徵佈局圖案
306‧‧‧導電特徵佈局圖案
306'‧‧‧導電特徵佈局圖案
306a'‧‧‧側
306b'‧‧‧側
308‧‧‧導電特徵佈局圖案
308'‧‧‧導電特徵佈局圖案
310‧‧‧導電特徵佈局圖案
310'‧‧‧導電特徵佈局圖案
311‧‧‧此組導電特徵佈局圖案
311'‧‧‧此組導電特徵佈局圖案
312‧‧‧通孔佈局圖案
314‧‧‧通孔佈局圖案
316‧‧‧通孔佈局圖案
318‧‧‧通孔佈局圖案
320‧‧‧通孔佈局圖案
322‧‧‧通孔佈局圖案
324‧‧‧通孔佈局圖案
330a‧‧‧柵線
330b‧‧‧柵線
330c‧‧‧柵線
330d‧‧‧柵線
330e‧‧‧柵線
330f‧‧‧柵線
L1‧‧‧長度
L1a‧‧‧長度
L1b‧‧‧長度
PV‧‧‧間距
400‧‧‧佈局設計
402‧‧‧導電特徵佈局圖案
402a‧‧‧側
402b‧‧‧側
404‧‧‧導電特徵佈局圖案
406‧‧‧導電特徵佈局圖案
408‧‧‧通孔佈局圖案
410‧‧‧通孔佈局圖案
412‧‧‧切割特徵佈局圖案
414‧‧‧切割特徵佈局圖案
W1a‧‧‧寬度
W1b‧‧‧寬度
W1c‧‧‧寬度
W1d‧‧‧寬度
W1e‧‧‧寬度
L2a‧‧‧長度
L2b‧‧‧長度
L2c‧‧‧長度
L2d‧‧‧長度
L2e‧‧‧長度
D1a‧‧‧距離
D1b‧‧‧距離
P1‧‧‧間距
500‧‧‧佈局設計
500'‧‧‧佈局設計
502a‧‧‧標準單元
502b‧‧‧標準單元
504‧‧‧導電特徵佈局圖案
510‧‧‧功率佈局圖案
520‧‧‧邊界
DV1‧‧‧距離
600‧‧‧佈局設計
602a‧‧‧標準單元
602b‧‧‧標準單元
602c‧‧‧標準單元
602d‧‧‧標準單元
604‧‧‧切割特徵佈局圖案
606‧‧‧導電特徵佈局圖案
608‧‧‧導電特徵佈局圖案
610‧‧‧切割特徵佈局圖案
612‧‧‧切割特徵佈局圖案
614‧‧‧導電特徵佈局圖案
616‧‧‧通孔佈局圖案
Dmin1‧‧‧距離
Dmin2‧‧‧距離
Doff1‧‧‧距離
Doff2‧‧‧距離
700‧‧‧佈局設計
702‧‧‧導電特徵佈局圖案
704‧‧‧通孔佈局圖案
L3‧‧‧長度
D2a‧‧‧距離
D2b‧‧‧距離
W2‧‧‧寬度
800‧‧‧佈局設計
802‧‧‧導電特徵佈局圖案
804‧‧‧導電特徵佈局圖案
806‧‧‧通孔佈局圖案
808‧‧‧通孔佈局圖案
810‧‧‧通孔佈局圖案
812‧‧‧通孔佈局圖案
P2a‧‧‧間距
P2b‧‧‧間距
W1a'‧‧‧寬度
900‧‧‧佈局設計
902‧‧‧電特徵佈局圖案
904‧‧‧通孔佈局圖案
906‧‧‧通孔佈局圖案
L4‧‧‧長度
L5‧‧‧長度
P3‧‧‧間距
D3a‧‧‧距離
D3b‧‧‧距離
W3‧‧‧寬度
1000‧‧‧佈局設計
1002‧‧‧切割特徵佈局圖案
1004；切割特徵佈局圖案
1006‧‧‧切割特徵佈局圖案
1008‧‧‧切割特徵佈局圖案
L5a‧‧‧長度
L5b‧‧‧長度
L5c‧‧‧長度
L5d‧‧‧長度
L5e‧‧‧長度
L5f‧‧‧長度
W4a‧‧‧寬度
W4b‧‧‧寬度
W4c‧‧‧寬度
W4d‧‧‧寬度
D4a‧‧‧距離
D4b‧‧‧距離
D4c‧‧‧距離
D4d‧‧‧距離
1100‧‧‧佈局設計
1200‧‧‧系統1
1202‧‧‧處理器
1204‧‧‧電腦可讀取儲存媒體
1206‧‧‧電腦程式碼
1208‧‧‧匯流排
1210‧‧‧I/O介面
1212‧‧‧網路介面
1214‧‧‧網路
1216‧‧‧佈局設計
1218‧‧‧標準單元庫
1220‧‧‧至少一種設計準則
1222‧‧‧標準單元佈局圖案
1224‧‧‧功率佈局圖案
1226‧‧‧功率佈局庫
1228‧‧‧使用者介面
X‧‧‧第一方向
Y‧‧‧第二方向
本揭示案之態樣在結合隨附圖式閱讀時自以下詳細描述得以最佳理解。應注意，根據工業中的標準實務，並未按比例繪製各特徵。事實上，為了論述清楚，可任意增加或減小各特徵之尺寸。
第1圖係根據一些實施例的積體電路的一部分之俯視圖；第2A圖係根據一些實施例的形成積體電路的方法之流程圖；第2B圖係根據一些實施例的產生積體電路之佈局設計的方法之流程圖；第3A圖係根據一些實施例的可用作第2A圖至第2B圖之標準單元的佈局設計的一部分之示意圖；第3B圖係根據一些實施例的可用作第2A圖至第2B圖之標準單元的佈局設計的一部分之示意圖；第4圖係根據一些實施例的可用於製造第1圖之功率結構的佈局設計的一部分之示意圖； 第5A圖係根據一些實施例的積體電路之佈局設計的一部分之示意圖；第5B圖係根據一些實施例的積體電路之佈局設計的一部分之示意圖；第6圖係根據一些實施例的積體電路之佈局設計的一部分之示意圖；第7圖係根據一些實施例的可用作第5A圖至第5B圖之功率佈局圖案的佈局設計的一部分之示意圖；第8圖係根據一些實施例的可用作第5A圖至第5B圖之功率佈局圖案的佈局設計的一部分之示意圖；第9圖係根據一些實施例的可用作第5A圖至第5B圖之功率佈局圖案的佈局設計的一部分之示意圖；第10圖係根據一些實施例的可用作第5A圖至第5B圖之功率佈局圖案的佈局設計的一部分之示意圖；第11圖係根據一些實施例的可用作第5A圖至第5B圖之功率佈局圖案的佈局設計的一部分之示意圖；第12圖係根據一些實施例的形成佈局設計的系統之方塊圖。
以下揭露內容提供不同實施例或實例，以便實施所提供之標的之不同特徵。下文描述元件、材料、值、步驟、佈置或類似者之特定實例以簡化本揭示案。當然，此等僅為實例且不為限制性。涵蓋其他元件、材料、值、步驟、 佈置或類似者。舉例而言，在下文的描述中，第一特徵形成於第二特徵上方或第二特徵上可包括以直接接觸形成第一特徵與第二特徵的實施例，且亦可包括可在第一特徵與第二特徵之間形成額外特徵以使得第一特徵與第二特徵可不處於直接接觸的實施例。另外，本揭示案可在各實例中重複元件符號及/或字母。此重複係出於簡化與清楚目的，且本身並不指示所論述之各實施例及/或配置之間的關係。
另外，為了便於描述，本文可使用空間相對性術語(諸如「之下」、「下方」、「下部」、「上方」、「上部」及類似者)來描述諸圖中所繪示一個元件或特徵與另一元件(或多個元件)或特徵(或多個特徵)之關係。除了諸圖所描繪之定向外，空間相對性術語意欲包含使用或操作中裝置之不同定向。設備可經其他方式定向(旋轉90度或處於其他定向上)且因此可類似解讀本文所使用之空間相對性描述詞。
根據一些實施例，一種形成積體電路的方法包括：產生積體電路之佈局設計；基於佈局設計，製造積體電路；以及移除積體電路之導電結構的一部分，從而形成第一導電結構及第二導電結構。
根據一些實施例，藉由切割特徵佈局圖案識別導電結構之所移除部分之位置。根據一些實施例，切割特徵佈局圖案是功率結構之功率佈局圖案的一部分。
根據一些實施例，形成積體電路之佈局設計的方法包括：產生具有一組導電特徵佈局圖案的標準單元佈 局；根據至少一種設計準則，利用標準單元佈局置放功率佈局圖案；以及在至少一個方向上將此組導電特徵佈局圖案之至少一個導電特徵佈局圖案延伸至功率佈局圖案之邊界。
第1圖係根據一些實施例的積體電路的一部分之俯視圖。
積體電路100包括第一區域102a、第二區域102b及功率結構120。
第一區域102a具有沿第一方向X延伸的邊界130a及130b。第一區域102a與第二區域102b共享邊界130b。第一區域102a定位為緊鄰於或鄰近於第二區域102b。在一些實施例中，藉由一或更多個其他區域(未繪示)將第一區域102a與第二區域102b分離。第一區域102a包括與第一通孔106a及第二通孔106b電耦接的第一導電結構104a、與第三通孔108電耦接的第二導電結構104b、及與第四通孔110電耦接的第三導電結構104c。不同數目的區域、功率結構、導電結構或通孔處於本揭示案之涵蓋範疇內。
在一些實施例中，第一區域102a或第二區域102b為標準單元。在一些實施例中，標準單元為邏輯閘單元。在一些實施例中，邏輯閘單元包括及(AND)、或(OR)、反及(NAND)、反或(NOR)、互斥或(XOR)、非(INV)、及-或-非(AND-OR-Invert；AOI)、或-及-非(OR-AND-Invert；OAI)、多工器(MUX)、正反器(Flip-flop)、緩衝器(BUFF)、鎖存器、延遲、時脈單元或類似者。在一些實施例中，標準單元為記憶體單元。在一些 實施例中，記憶體單元包括靜態隨機存取記憶體(static random access memory；SRAM)、動態隨機存取記憶體(dynamic RAM；DRAM)、電阻式隨機存取記憶體(resistive RAM；RRAM)、磁阻式隨機存取記憶體(magnetoresistive RAM；MRAM)、唯讀記憶體(read only memory；ROM)或類似者。在一些實施例中，標準單元包括一或更多個主動或被動元件。主動元件之實例包括但不限於電晶體、二極體或類似者。電晶體之實例包括但不限於金屬氧化物半導體場效電晶體(metal oxide semiconductor field effect transistor；MOSFET)、互補金屬氧化物半導體(complementary metal oxide semiconductor；CMOS)電晶體、雙極型接面電晶體(bipolar junction transistor；BJT)、高壓電晶體、高頻電晶體、p通道及/或n通道場效電晶體(p-channel field effect transistor/n-channel field effect transistor；PFET/NFET)等)、鰭式場效電晶體(fin field effect transistor；FinFET)、具有凸起源極/汲極的平面金屬氧化物半導體(metal oxide semiconductor；MOS)電晶體或類似者。被動元件之實例包括但不限於電容器、電感器、熔線、電阻器或類似者。在一些實施例中，第一區域102a或第二區域102b包括其他特徵，為了便於說明未繪示此等特徵。
第一導電結構104a用以電耦接第一通孔106a及第二通孔106b。第一導電結構104a位於第一區域102a上方，且在第二方向Y上延伸。第二方向Y與第一方向X不同。 在一些實施例中，第二方向Y垂直於第一方向X。第一導電結構104a在第一區域102a之邊界內延伸。在一些實施例中，第一導電結構104a在第一區域102a外延伸。在一些實施例中，第一導電結構104a位於積體電路100之第一金屬層M1上。在一些實施例中，第一導電結構104a位於與第二導電結構104b或第三導電結構104c相同的層(例如，M1)上。第一導電結構104a平行於第二導電結構104b、第三導電結構104c或第四導電結構122。在一些實施例中，第一導電結構104a不平行於第二導電結構104b、第三導電結構104c或第四導電結構122。
第一通孔106a或第二通孔106b用以將第一導電結構104a電耦接至第一區域102a中的元件/特徵(未繪示)。第一通孔106a及第二通孔106b位於第一區域102a上方。第一通孔106a及第二通孔106b位於第一導電結構104a下方。
第二導電結構104b電耦接至第三通孔108。第二導電結構104b位於第一區域102a上方，且在第二方向Y上延伸。第二導電結構104b在第一區域102a之邊界內延伸。在一些實施例中，第二導電結構104b在第一區域102a外延伸。在一些實施例中，第二導電結構104b位於積體電路100之第一金屬層M1上。在一些實施例中，第二導電結構104b位於與第一導電結構104a或第三導電結構104c相同的層(例如，M1)上。第二導電結構平行於第一導電結構 104a或第三導電結構104c。在一些實施例中，第二導電結構104b不平行於第一導電結構104a或第三導電結構104c。
第三通孔108用以將第二導電結構104b電耦接至第一區域102a中的元件/特徵(未繪示)。第三通孔108位於第一區域102a上方，且位於第二導電結構104b下方。
第三導電結構104c電耦接至第四通孔110。第三導電結構104c位於第一區域102a上方，且在第二方向Y上延伸。第三導電結構104c在第一區域102a之邊界內延伸。在一些實施例中，第三導電結構104c在第一區域102a外延伸。在一些實施例中，第三導電結構104c位於積體電路100之第一金屬層M1上。在一些實施例中，第三導電結構104c位於與第一導電結構104a或第二導電結構104b相同的層(例如，M1)上。第三導電結構104c平行於第一導電結構104a或第二導電結構104b。在一些實施例中，第三導電結構104c不平行於第一導電結構104a或第二導電結構104b。
第四通孔110用以將第三導電結構104c電耦接至第一區域102a中的元件/特徵(未繪示)。第四通孔110位於第一區域102a上方，且位於第二導電結構104b下方。
在一些實施例中，第一導電結構104a、第二導電結構104b或第三導電結構104c中的一者或更多者為包括銅、鋁、鎳、鈦、鎢、鈷、碳、上述之合金的導電材料或另一適宜導電材料。
功率結構120用以將第一供應電壓VDD或第二供應電壓VSS提供至第一區域102a或第二區域102b。
功率結構120位於第一區域102a及第二區域102b上方。功率結構120跨單元邊界130b延伸。功率結構120位於第一區域102a及第二區域102b內。在一些實施例中，功率結構120的至少一部分位於第一區域102a及第二區域102b外。在一些實施例中，功率結構120完全位於第一區域102a或第二區域102b任一者內。功率結構120包括第四導電結構122、第五導電結構124、第六導電結構126、第五通孔128a及第六通孔128b。
第四導電結構122用以將第一供應電壓VDD或第二供應電壓VSS提供至第一區域102a或第二區域102b。第四導電結構122位於第一區域102a及第二區域102b上方。第四導電結構122在第二方向Y上且跨單元邊界130b延伸。在一些實施例中，第四導電結構122在第一區域102a及第二區域102b外延伸。第四導電結構122位於第一區域102a及第二區域102b內。在一些實施例中，第四導電結構122位於積體電路100之第一金屬層M1上。在一些實施例中，第四導電結構122位於與第一導電結構104a、第二導電結構104b或第三導電結構104c相同的層(例如，M1)上。第四導電結構104d平行於第一導電結構104a、第二導電結構104b或第三導電結構104c。在一些實施例中，第四導電結構104d不平行於第一導電結構104a、第二導電結構104b或第三導電結構104c。第四導電結構122與第二導電結構 104b在第二方向Y上分隔第一距離(即切割寬度DV)。在一些實施例中，在方法200中的操作206(第2A圖)之前，在相同金屬層上將第四導電結構122與第二導電結構104b彼此耦接作為單個導電特徵(本文稱為「導電結構140」)。
第五導電結構124用以將第一供應電壓VDD或第二供應電壓VSS提供至第一區域102a。藉由第五通孔128a將第五導電結構124電耦接至第四導電結構122。第五導電結構124位於第一區域102a上方及內部。第五導電結構124在第一方向X上延伸且與第四導電結構122重疊。第五導電結構124垂直於第四導電結構122。在一些實施例中，第五導電結構124不垂直於第四導電結構122。在一些實施例中，第五導電結構124在第一區域102a外延伸。在一些實施例中，第五導電結構124位於積體電路100之第二金屬層M2上。在一些實施例中，第五導電結構124位於與第六導電結構126相同的層(例如，M2)上。
第六導電結構126用以將第一供應電壓VDD或第二供應電壓VSS提供至第二區域102b。藉由第六通孔128b將第六導電結構126電耦接至第四導電結構122。第六導電結構126位於第二區域102b上方及內部。第六導電結構126在第一方向X上延伸且與第四導電結構122重疊。第六導電結構126垂直於第四導電結構122。在一些實施例中，第六導電結構126不垂直於第四導電結構122。第六導電結構126平行於第五導電結構124。在一些實施例中，第六導電結構126不平行於第五導電結構124。在一些實施例中， 第六導電結構126在第二區域102b外延伸。在一些實施例中，第六導電結構126位於積體電路100之第二金屬層M2上。在一些實施例中，第四導電結構122、第五導電結構124或第六導電結構126中的一者或更多者為包括銅、鋁、鎳、鈦、鎢、鈷、碳、上述之合金的導電材料或另一適宜導電材料。
第五通孔128a用以將第四導電結構122電耦接至第五導電結構124。第五通孔128a位於第一區域102a及第四導電結構122上方。第五通孔128a位於第五導電結構124下方。
第六通孔128b用以將第四導電結構122電耦接至第六導電結構126。第六通孔128b位於第二區域102b及第四導電結構122上方。第六通孔128b位於第六導電結構126下方。
在一些實施例中，第一通孔106a、第二通孔106b、第三通孔108、第四通孔110、第五通孔128a或第六通孔128b之至少一者為金屬線、矽穿孔(through silicon via；TSV)、層間通孔(inter-level via；ILV)、正方形通孔、槽縫通孔、通孔陣列或另一適宜導電線。在一些實施例中，第一通孔106a、第二通孔106b、第三通孔108、第四通孔110、第五通孔128a或第六通孔128b之至少一者包括銅、鋁、鎳、鈦、鎢、鈷、碳、上述之合金或另一適宜導電材料。在一些實施例中，第一通孔106a、第二通孔106b、第三通孔108、第四通孔110、第五通孔128a或第六通孔 128b之至少一者包括一或更多個導電線部分。在一些實施例中，槽縫通孔具有與寬度不同的長度。在一些實施例中，正方形通孔具有與寬度相同的長度。
在一些實施例中，第一導電結構104a、第二導電結構104b或第三導電結構104c為接腳。在一些實施例中，第四導電結構122、第五導電結構124或第六導電結構126為接腳。在一些實施例中，第一區域102a或第二區域102b包括一或更多個接腳，為簡明起見並未繪示此一或更多個接腳。
第2A圖係根據一些實施例的形成積體電路的方法200之流程圖。應理解，可在第2A圖中所描繪之方法200之前、期間及/或之後執行額外操作，且一些其他製程在本文中可能僅簡要描述。在一些實施例中，方法200可用於形成積體電路，諸如積體電路100(第1圖)。
在方法200之操作202中，產生積體電路100之佈局設計500(第5A圖)。操作202是由處理裝置(例如，處理器1202(第12圖))所執行，此處理裝置用以執行用於產生佈局設計(例如，佈局設計500)的指令。在一些實施例中，佈局設計500為圖形資料庫系統(graphic database system；GDSII)檔案格式。
繼續執行方法200的操作204，其中基於佈局設計500(第5A圖)製造積體電路100(第1圖)。在一些實施例中，積體電路100(第1圖)包括導電結構140。在一些實施例中，導電結構140位於積體電路100之第一金屬層M1 或第二金屬層M2上。在一些實施例中，操作204包含基於佈局設計500(第5A圖)製造至少一個遮罩，及基於至少一個遮罩製造積體電路100(第1圖)。
繼續執行方法200的操作206，其中移除導電結構140的一部分，從而形成第一導電結構(例如，第二導電結構104b)及第二導電結構(例如，第四導電結構122)。在一些實施例中，導電結構140之所移除部分對應於切割區域(例如，切割特徵佈局圖案412(第4圖))。在一些實施例中，將方法200之操作206視為切割金屬製程。
在一些實施例中，藉由切割特徵佈局圖案412(第4圖、第5A圖至第5B圖)在佈局設計400及500-500'中識別在操作206中移除的導電結構140的那部分。在一些實施例中，切割特徵佈局圖案412識別積體電路100之導電結構140之所移除部分之位置。
在一些實施例中，導電結構140之所移除部分包含第二方向Y上的切割寬度DV(第1圖)及第一方向X上的切割長度DH(第1圖)。在一些實施例中，切割特徵佈局圖案412(第4圖)包含第二方向Y上的圖案寬度W1d及第一方向X上的圖案長度L2d。在一些實施例中，圖案寬度W1d對應於切割寬度DV，圖案長度L2d對應於切割長度DH。在一些實施例中，在積體電路100中的導電結構上執行方法200之操作206，此導電結構在第二方向Y上彼此並未充分分離到足以確保一致的製造良率。舉例而言，在這些實施例中，若在第二方向Y上第四導電結構122與第二導電結構 104b之間的距離DV小於最小距離(例如，取決於製造製程)，則第四導電結構122與第二導電結構104b彼此並未充分分離到足以確保一致的製造良率，且因此將方法200之操作206施加於導電結構140來形成第四導電結構122及第二導電結構104b以確保充分分離。在一些實施例中，若在第二方向Y上第四導電結構122與第二導電結構104b之間的距離DV小於最小距離(例如，取決於製造製程)，則在導電結構140上不執行(例如，可選)方法200之用於形成第四導電結構122及第二導電結構104b的操作206。最小距離為所製造的導電結構之間用以確保一致良率的最小間隔。在一些實施例中，切割特徵佈局圖案(例如，切割特徵佈局圖案412、414、604、610、612、1002、1004、1006或1008)之面積小於或等於積體電路100之導電結構140之所移除部分之面積。在一些實施例中，積體電路100之導電結構140之所移除部分之面積係基於切割寬度DV及切割長度DH。在一些實施例中，切割特徵佈局圖案(例如，切割特徵佈局圖案412、414、604、610、612、1002、1004、1006或1008)之面積大於積體電路100之導電結構140之所移除部分之面積。於一些實施例中，『M1 Cut』層用於定義第一金屬層M1待移除的位置。
在一些實施例中，藉由移除製程執行操作206。在一些實施例中，移除製程包括適用於移除導電結構140的一部分的一或更多個蝕刻製程。在一些實施例中，操作206之蝕刻製程包括識別導電結構140的待移除部分，及 對導電結構140的待移除部分蝕刻。在一些實施例中，遮罩是用來指定導電結構140之多個待切割部分或待移除部分。在一些實施例中，遮罩為硬遮罩。在一些實施例中，遮罩為軟遮罩。在一些實施例中，蝕刻對應於電漿蝕刻、反應性離子蝕刻、化學蝕刻、乾式蝕刻、濕式蝕刻、其他適宜製程、上述之任何組合或類似者。
方法200之描述為待修改之基礎且適用於本文所描述之其他特徵。在一些實施例中，方法200應用在佈局圖案500之外的佈局圖案。舉例而言，在一些實施例中，用佈局設計300(第3A圖)、佈局設計300'(第3B圖)、佈局設計400(第4圖)、佈局設計500'(第5B圖)、佈局設計600(第6圖)、佈局設計700(第7圖)、佈局設計800(第8圖)、佈局設計900(第9圖)、佈局設計1000(第10圖)或佈局設計1100(第11圖)中的一者或更多者替換操作202及204之佈局設計500。在一些實施例中，方法200應用在導電結構140之外的導電結構。舉例而言，在一些實施例中，用導電結構104a或104c替換操作204或206之導電結構140。
第2B圖係根據一些實施例的產生積體電路100的一部分之佈局設計500'的方法200'之流程圖。應理解，可在第2B圖中所描繪之方法200'之前、期間及/或之後執行額外操作，且一些其他製程在本文中可能僅簡要描述。
方法200'為具有相似元件的第2A圖之操作202之實施例。在一些實施例中，方法200'可用於形成佈局設 計，諸如佈局設計300、300'(第3A圖至第3B圖)、佈局設計400(第4圖)、佈局設計500、500'(第5A圖至第5B圖)、佈局設計600(第6圖)、佈局設計700(第7圖)、佈局設計800(第8圖)、佈局設計900(第9圖)、佈局設計1000(第10圖)、佈局設計1100(第11圖)。
在方法200'之操作210中，產生標準單元301之佈局300(第3A圖)。標準單元301之佈局300具有一組導電特徵佈局圖案311。此組導電特徵佈局圖案311包括導電特徵佈局圖案302、304、306、308及310。在一些實施例中，此組導電特徵佈局圖案311具有比第3A圖所示的更多或更少個構件。在一些實施例中，操作210包含自標準單元庫(library)(例如，標準單元庫1218(第12圖))擷取標準單元301之佈局300，以及將標準單元301之佈局300置放於積體電路100之佈局設計502(第5A圖)上的一或更多個所欲位置中。在一些實施例中，標準單元301之佈局300包括標準電路元件之預設計佈局。
此組導電特徵佈局圖案311中的一者或更多者係可用於製造第一導電結構104a、第二導電結構104b或第三導電結構104c中的一者或更多者的佈局圖案。
繼續執行方法200'的操作212，其中減小標準單元301之此組導電特徵佈局圖案311之尺寸，從而產生一組導電特徵佈局圖案311'(第3B圖)。在一些實施例中，此組導電特徵佈局圖案311'為操作212之後的此組導電特徵佈局圖案。舉例而言，在一些實施例中，導電特徵佈局圖 案302'、304'、306'、308'及310'為操作212之後的相應導電特徵佈局圖案302、304、306、308及310。在一些實施例中，減小的此組導電特徵佈局圖案311之尺寸包括第一方向X或第二方向Y任一者上的長度。在一些實施例中，在單個方向上減小此組導電特徵佈局圖案311之尺寸。在一些實施例中，當標準單元301之佈局300包括此組導電特徵佈局圖案311'時，操作212為可選的。
繼續執行方法200'的操作214，其中功率佈局圖案510(第5A圖)選自庫1226(第12圖)。功率佈局圖案510(第5A圖)為可用於製造功率結構120(第1圖)的佈局圖案。在一些實施例中，庫1226(第12圖)包括功率結構120之一或更多個預設計佈局。在一些實施例中，功率結構120之一或更多個預設計佈局包括佈局設計400(第4圖)、佈局設計600(第6圖)、佈局設計700(第7圖)、佈局設計800(第8圖)、佈局設計900(第9圖)、佈局設計1000(第10圖)及佈局設計1100(第11圖)。
繼續執行方法200'的操作216，其中根據至少一種設計準則利用標準單元502a之佈局(第5A圖至第5B圖)置放功率佈局圖案510。在一些實施例中，操作216包含將功率佈局圖案510置放於佈局圖案500上的一或更多個所欲位置中(第5A圖至第5B圖)。
在一些實施例中，在操作216中自使用者或外部元件接收至少一種設計準則。在一些實施例中，基於來自使用者或外部元件的資訊產生至少一種設計準則。
在一些實施例中，積體電路100之至少一種設計準則包括功率佈局圖案510與此組導電特徵佈局圖案311'(例如，導電特徵佈局圖案302'、304'、306'、308'及310')不重疊。
在一些實施例中，積體電路100之至少一種設計準則包括功率佈局圖案510與導電特徵佈局圖案302'、304'、306'、308'及310'或通孔312、314、316、318、320、322分隔至少最小間隔(例如，切割特徵佈局圖案412之寬度W1d)。在一些實施例中，最小間隔處於第一方向X或第二方向Y上。在一些實施例中，最小間隔對應於切割特徵佈局圖案412、414之寬度W1d、W1e。
在一些實施例中，積體電路之至少一種設計準則包括在功率佈局圖案400之導電特徵佈局圖案402(第4圖)與導電特徵佈局圖案302'、304'、306'、308'或310'之間不存在直接接觸。在一些實施例中，積體電路之至少一種設計準則包括在功率佈局圖案510與通孔312、314、316、318、320或322之間不存在直接接觸。在一些實施例中，積體電路100之至少一種設計準則包括功率佈局圖案400之導電特徵佈局圖案402(第4圖)與導電特徵佈局圖案302'、304'、306'、308'或310'在第一方向X上對準。
繼續執行方法200'的操作218，其中此組導電特徵佈局圖案311'之至少一個導電特徵佈局圖案306'在至少一個方向上延伸至功率佈局圖案510之邊界520(第5A圖至第5B圖)。在一些實施例中，在操作218中，延伸此組導 電特徵佈局圖案311'之至少一個導電特徵佈局圖案306'，直至與功率佈局圖案510之切割特徵佈局圖案412之邊界520直接接觸。在一些實施例中，在操作218中，若此組導電特徵佈局圖案311'之至少一個導電特徵佈局圖案302'、304'、306'、308'或310'在方法200'之操作218中延伸，則此組導電特徵佈局圖案311'之延伸的導電特徵佈局圖案302'、304'、306'、308'或310'在方法200之操作206中切割。舉例而言，在相同實施例中，若此組導電特徵佈局圖案311'之導電特徵佈局圖案302'、304'、306'、308'或310'之單端在方法200之操作206中切割，則導電特徵佈局圖案302'、304'、306'、308'或310'之相應導電特徵佈局圖案之相同端亦在方法200'之操作218中在單方向上延伸。在一些實施例中，在操作218中，延伸此組導電特徵佈局圖案311'之導電特徵佈局圖案302'、304'、308'或310'，前提係延伸的導電特徵佈局圖案302'、304'、308'或310'與IC 100之相同層或位準之其他佈局圖案(未繪示)不重疊。
在一些實施例中，若此組導電特徵佈局圖案311'之至少一個導電特徵佈局圖案306'滿足至少一種設計規則，則延伸此組導電特徵佈局圖案311'之至少一個導電特徵佈局圖案306'。在一些實施例中，至少一種設計規則包括(1)對準設計規則及(2)間隔設計規則。在一些實施例中，對準設計規則為導電特徵佈局圖案306'之側306a'、306b'與導電特徵佈局圖案402之相應側402a、402b之間在第一方向X上的對準規則。舉例而言，若導電特徵佈局圖案306'之 側306a'、306b'與導電特徵佈局圖案402之相應側402a、402b在第一方向X上對準，且若滿足間隔設計規則，則延伸導電特徵佈局圖案306'。
在一些實施例中，間隔設計規則包括導電特徵佈局圖案306'與導電特徵佈局圖案402之間在第二方向Y上的間隔需求。舉例而言，在一些實施例中，若導電特徵佈局圖案306'及402為重疊佈局圖案，則間隔設計規則確保導電特徵佈局圖案306'及導電特徵佈局圖案402不延伸。在一些實施例中，導電特徵佈局圖案306'與導電特徵佈局圖案402之間在第二方向Y上的間隔需求對應於標準單元502a之導電特徵佈局圖案306'與功率佈局圖案510之導電特徵佈局圖案402之間的距離DV1(第5B圖)，距離DV1大於切割特徵佈局圖案412、414之寬度W1d、W1e。
舉例而言，在一些實施例中，若(1)導電特徵佈局圖案306'之側306a'、306b'與功率佈局圖案510之導電特徵佈局圖案402之相應側402a、402b在第一方向X上對準，且(2)標準單元502a之導電特徵佈局圖案306'與功率佈局圖案510之導電特徵佈局圖案402之間的距離大於切割特徵佈局圖案412、414之寬度W1d、W1e(例如為第5A圖標示之OK處)，則延伸此組導電特徵佈局圖案311'之至少一個導電特徵佈局圖案306'。在一些實施例中，藉由延伸此組導電特徵佈局圖案311'之至少一個導電特徵佈局圖案306'之長度，提供能夠耦接至其他底層或覆蓋層的額外通孔存取點。
藉由處理裝置執行操作210、212、214、216或218中的一者或更多者，此處理裝置用以執行用於產生積體電路100之佈局設計500'(第5B圖)的多個指令。在一些實施例中，使用與操作210-218之另一操作相同的處理裝置執行操作210-218之某一操作。在一些實施例中，使用與執行操作210-218之另一操作不同的處理裝置執行操作210-218之某一操作。
利用當前所揭示方法之至少一者，積體電路100或佈局設計400、500、500'、600、700、800、900、1000或1100佔據與其他途徑相比更少的面積。舉例而言，在一些實施例中，利用佈局設計400、500、500'、600、700、800、900、1000或1100，使用方法200或200'製造間隔更近的導電結構(例如，導電結構104b及導電結構122)，與其他途徑相比佔據更少的面積及提供額外通孔存取點。在此等實施例中，相較於其他途徑，由於積體電路100之功率結構120之導電結構104b與導電結構122之間的間隔較小，導電結構104b與導電結構122可經製造具有增加的長度且亦提供與其他途徑相比額外的路徑選擇資源。
利用當前所揭示之實施例之至少一者，功率佈局圖案(例如，佈局設計400、500、500'、600-1100)可更靠近導電特徵佈局圖案(例如，導電特徵佈局圖案306'及504)且積體電路之佈局設計佔據與其他途徑相比更少的面積。舉例而言，在一些實施例中，導電特徵佈局圖案402與功率佈局圖案510之導電特徵佈局圖案更靠近(例如，導電 特徵佈局圖案306'及504)且佔據與其他途徑相比更少的面積。在一些實施例中，利用導電特徵佈局圖案402、306'及504製造在積體電路(例如，積體電路100)中相應的導電結構，此等導電結構更靠近彼此且提供與其他途徑相比額外的通孔存取點。舉例而言，在一些實施例中，藉由製造與其他途徑相比更靠近彼此的導電結構104b與導電結構122，導電結構104b與導電結構122可經製造具有增加的長度以提供與其他途徑相比額外的通孔存取點(至其他金屬層或位準)。
本技術領域中的一般技藝者將認識到，在不脫離此描述之範疇的情況下，能夠移除多個操作，或能夠將額外操作添加至方法200或200'。本技術領域中的一般技藝者亦將認識到，在不脫離此描述之範疇的情況下，能夠調整方法200或200'中的操作次序。
第3A圖係根據一些實施例的可用作第2A圖至第2B圖中的標準單元的佈局設計300的一部分之示意圖。
佈局設計300的一部分可用於製造積體電路100之第一區域102a(第1圖)。在一些實施例中，佈局設計300對應於方法200'中的操作210(第2B圖)之後的標準單元之佈局。
佈局設計300包括標準單元301。標準單元301可用於製造積體電路100之第一區域102a(第1圖)。
標準單元301包括導電特徵佈局圖案302、導電特徵佈局圖案304、導電特徵佈局圖案306、導電特徵佈局 圖案308及導電特徵佈局圖案310(統稱為「此組導電特徵佈局圖案311」)。
標準單元301進一步包括通孔佈局圖案312、通孔佈局圖案314、通孔佈局圖案316、通孔佈局圖案318、通孔佈局圖案320、通孔佈局圖案322(統稱為「此組通孔佈局圖案324」)。
標準單元301進一步包括柵線330a、330b、330c、330d、330e及330f(統稱為「柵線330」)。
此組導電特徵佈局圖案311在第二方向Y上延伸。此組導電特徵佈局圖案311在第二方向Y上具有長度L1。在一些實施例中，此組導電特徵佈局圖案311位於第一金屬層M1上。
導電特徵佈局圖案302與通孔佈局圖案312重疊。導電特徵佈局圖案304與通孔佈局圖案314及通孔佈局圖案316重疊。導電特徵佈局圖案306與通孔佈局圖案318重疊。導電特徵佈局圖案308與通孔佈局圖案320重疊。導電特徵佈局圖案310與通孔佈局圖案322重疊。
通孔佈局圖案312位於導電特徵佈局圖案302下方。通孔佈局圖案312可用於形成通孔(例如，第三通孔108(第1圖))，此通孔連接由導電特徵佈局圖案302界定的導電結構(例如，第二導電結構104b(第1圖))及底層(未繪示)。
通孔佈局圖案314及通孔佈局圖案316位於導電特徵佈局圖案304下方。通孔佈局圖案314可用於形成通 孔(例如，第一通孔106a(第1圖))，此通孔連接由導電特徵佈局圖案304形成的導電結構(例如，第一導電結構104a(第1圖))及底層(未繪示)。通孔佈局圖案316可用於形成通孔(例如，第二通孔106b(第1圖))，此通孔連接由導電特徵佈局圖案304形成的導電結構(例如，第一導電結構104a(第1圖))及底層(未繪示)。
通孔佈局圖案318位於導電特徵佈局圖案306下方。通孔佈局圖案318可用於形成通孔(例如，第三通孔108(第1圖))，此通孔連接由導電特徵佈局圖案306形成的導電結構(例如，第二導電結構104b(第1圖))及底層(未繪示)。
通孔佈局圖案320位於導電特徵佈局圖案308下方。通孔佈局圖案320可用於形成通孔(例如，第四通孔110(第1圖))，此通孔連接由導電特徵佈局圖案308形成的導電結構(例如，第三導電結構104c(第1圖))及底層(未繪示)。
通孔佈局圖案322位於導電特徵佈局圖案310下方。通孔佈局圖案322可用於形成通孔(例如，第三通孔108(第1圖))，此通孔連接由導電特徵佈局圖案310形成的導電結構(例如，第二導電結構104b(第1圖))及底層(未繪示)。在一些實施例中，通孔佈局圖案312-322中的一者或更多者位於金屬層M0與第一金屬層M1之間。
在第一方向X上排列柵線330。柵線330之每一柵線與柵線330之相鄰柵線分隔間距PV。在一些實施例中， 柵線330界定通孔所在的區域。舉例而言，此組通孔佈局圖案324之每一通孔之中心部分與相應柵線330對準。在一些實施例中，基於特徵(未繪示)在由此組通孔佈局圖案324連接的佈局設計300之上層或下層中的位置或用以形成積體電路100的製程安置柵線330。
第3B圖係根據一些實施例的可用作第2A圖至第2B圖中的標準單元的佈局設計300'的一部分之示意圖。
在一些實施例中，在方法200'中的操作212之後，佈局設計300'對應於標準單元(第2B圖)。
相較於第3A圖之佈局設計300，佈局設計300'用相應的導電特徵佈局圖案302'、304'、306'、308'及310'替換第3A圖之導電特徵佈局圖案302、304、306、308及310。
導電特徵佈局圖案302'、306'、308'及310'之每一者在第二方向Y上具有長度L1a。如第3A圖至第3B圖所示，在方法200'之操作212(第2B圖)之後，導電特徵佈局圖案302'、306'、308'及310'之長度L1a小於導電特徵佈局圖案302、306、308及310之L1。在一些實施例中，在方法200'之操作212期間，減小導電特徵佈局圖案302'、306'、308'或310'之長度L1a，直至導電特徵佈局圖案302'、306'、308'或310'之至少一端直接接觸相應通孔佈局圖案312、318、320或322之至少一端。
導電特徵佈局圖案304'在第二方向Y上具有長度L1b。如第3A圖至第3B圖所示，在方法200'之操作212 (第2B圖)之後，導電特徵佈局圖案304'之長度L1b小於導電特徵佈局圖案304之L1。在一些實施例中，在方法200'之操作212期間，減小導電特徵佈局圖案304'之長度L1b，直至導電特徵佈局圖案304'之至少一端直接接觸通孔佈局圖案314或316之至少一端。在一些實施例中，在方法200'之操作212期間，減小導電特徵佈局圖案302'、306'、308'或310'之長度L1a或導電特徵佈局圖案304'之長度L1b以等於或大於1/2倍的間距PV。
佈局設計300'的一部分可用於製造積體電路100之第一區域102a(第1圖)。佈局設計300'包括標準單元301'。在方法200'中的操作212(第2B圖)之後，標準單元301'對應於標準單元301。標準單元301'包括導電特徵佈局圖案302'、導電特徵佈局圖案304'、導電特徵佈局圖案306'、導電特徵佈局圖案308'、導電特徵佈局圖案310'及此組通孔佈局圖案324。
第4圖係根據一些實施例的可用於製造第1圖之功率結構120的佈局設計400的一部分之示意圖。
佈局設計400包括導電特徵佈局圖案402、導電特徵佈局圖案404、導電特徵佈局圖案406、切割特徵佈局圖案412、切割特徵佈局圖案414、通孔佈局圖案408及通孔佈局圖案410。
導電特徵佈局圖案402在第二方向Y上延伸。導電特徵佈局圖案402在第一方向X上具有寬度W1a及在第二方向Y上具有長度L2a。在一些實施例中，導電特徵佈局圖 案402位於第一金屬層M1上。導電特徵佈局圖案402可用於形成第四導電結構122(第1圖)。
導電特徵佈局圖案404在第一方向X上延伸且與導電特徵佈局圖案402的至少一部分重疊。導電特徵佈局圖案404在第二方向Y上具有寬度W1b並且在第一方向X上具有長度L2b。在一些實施例中，導電特徵佈局圖案404位於與導電特徵佈局圖案406相同的層(例如，M2)上。在一些實施例中，導電特徵佈局圖案404平行於導電特徵佈局圖案406、切割特徵佈局圖案412或切割特徵佈局圖案414。在一些實施例中，導電特徵佈局圖案404垂直於導電特徵佈局圖案402。導電特徵佈局圖案404可用於形成第五導電結構124(第1圖)。
導電特徵佈局圖案406在第一方向X上延伸且與導電特徵佈局圖案402的至少一部分重疊。導電特徵佈局圖案406在第二方向Y上具有寬度W1c及在第一方向X上具有長度L2c。在一些實施例中，導電特徵佈局圖案404或406位於第二金屬層M2上。在一些實施例中，導電特徵佈局圖案406平行於導電特徵佈局圖案404、切割特徵佈局圖案412或切割特徵佈局圖案414。在一些實施例中，導電特徵佈局圖案406垂直於導電特徵佈局圖案402。導電特徵佈局圖案406之中心與導電特徵佈局圖案404之中心在第二方向Y上分隔間距P1。導電特徵佈局圖案406可用於形成第六導電結構126(第1圖)。
通孔佈局圖案408位於導電特徵佈局圖案404下方且與導電特徵佈局圖案402的至少一部分重疊。在一些實施例中，通孔佈局圖案408位於第一金屬層M1與第二金屬層M2之間。通孔佈局圖案408之中心與通孔佈局圖案410之中心在第二方向Y上分隔間距P1。通孔佈局圖案408可用於形成第五通孔128a(第1圖)，此第五通孔連接第四導電結構122及第五導電結構124。
通孔佈局圖案410位於導電特徵佈局圖案406下方且與導電特徵佈局圖案402的至少一部分重疊。在一些實施例中，通孔佈局圖案410位於第一金屬層M1與第二金屬層M2之間。通孔佈局圖案410可用於形成第六通孔128b(第1圖)，此第六通孔連接第四導電結構122及第六導電結構126。
切割特徵佈局圖案412在第一方向X上延伸。切割特徵佈局圖案412之邊緣直接接觸導電特徵佈局圖案402之邊緣。切割特徵佈局圖案412在第二方向Y上具有寬度W1d及在第一方向X上具有長度L2d。在一些實施例中，切割特徵佈局圖案412位於與導電特徵佈局圖案402相同的層(例如，M1)上。在一些實施例中，切割特徵佈局圖案412平行於導電特徵佈局圖案404、導電特徵佈局圖案406或切割特徵佈局圖案414。在一些實施例中，切割特徵佈局圖案412垂直於導電特徵佈局圖案402。導電特徵佈局圖案404之中心與切割特徵佈局圖案412之邊緣在第二方向Y上分隔距離D1b。
切割特徵佈局圖案414在第一方向X上延伸。切割特徵佈局圖案414之邊緣直接接觸導電特徵佈局圖案402之邊緣。切割特徵佈局圖案414在第二方向Y上具有寬度W1e及在第一方向X上具有長度L2e。在一些實施例中，切割特徵佈局圖案412或414位於第一金屬層M1上。在一些實施例中，切割特徵佈局圖案414位於與導電特徵佈局圖案402相同的層(例如，M1)上。在一些實施例中，切割特徵佈局圖案414平行於導電特徵佈局圖案404、導電特徵佈局圖案406或切割特徵佈局圖案412。在一些實施例中，切割特徵佈局圖案414垂直於導電特徵佈局圖案402。導電特徵佈局圖案406之中心與切割特徵佈局圖案414之邊緣在第二方向Y上分隔距離D1a。
第5A圖係根據一些實施例的積體電路之佈局設計500的一部分之示意圖。
佈局設計500的一部分可用於製造第1圖之積體電路100。佈局設計500為第2B圖之方法200'之操作216之後組合的佈局設計300'(第3B圖)及佈局設計400(第4圖)。
佈局設計500包括標準單元502a、502b及功率佈局圖案510。標準單元502a為標準單元301'(第3B圖)。標準單元502b為第二區域102b(第1圖)。為簡明起見，佈局設計500不包括柵線330(第3B圖)。功率佈局圖案510為功率佈局圖案400(第4圖)。
在一些實施例中，藉由方法200'之操作216檢查佈局設計500，確保根據至少一種設計準則置放佈局設計500。舉例而言，在此實施例中，至少一種設計準則包括重疊，使得利用標準單元502a之佈局設計置放功率佈局圖案510。在此實施例中，藉由不重疊導電特徵佈局圖案302'、304'、306'、308'或310'，佈局設計500滿足至少一種設計準則。如第5A圖所示，在方法200'之操作216之後，系統1200(第12圖)藉由使用者介面1230向使用者顯示「可以」，表示滿足至少一種設計準則。
第5B圖係根據一些實施例的積體電路之佈局設計500'的一部分之示意圖。
佈局設計500'的一部分可用於製造第1圖之積體電路100。佈局設計500'為第2B圖之方法200'之操作218之後的佈局設計500(第3B圖)。
相較於第5A圖之佈局設計500，佈局設計500'進一步包括導電特徵佈局圖案504。導電特徵佈局圖案504為導電特徵佈局圖案306'(第3B圖)之變型。導電特徵佈局圖案504在第二方向Y上自導電特徵佈局圖案306'之邊緣518至功率佈局圖案510之邊界520延伸。功率佈局圖案510之邊界520對應於切割特徵佈局圖案412之切割邊界。導電特徵佈局圖案504具有與導電特徵佈局圖案306'之寬度相同的寬度(未繪示)。
第6圖係根據一些實施例的積體電路之佈局設計600的一部分之示意圖。
佈局設計600為第5B圖之佈局設計500'之變型。佈局設計600包括第5B圖之佈局設計500'之多個部分。舉例而言，佈局設計600包括來自第5B圖之佈局設計500'的標準單元502a、502b，導電特徵佈局圖案402、306'與504，通孔佈局圖案318，及切割特徵佈局圖案412與414。與第5B圖之佈局設計500'相比，佈局設計600進一步包括標準單元602a、標準單元602b、標準單元602c、標準單元602d、導電特徵佈局圖案608、切割特徵佈局圖案610、切割特徵佈局圖案612、導電特徵佈局圖案614及通孔佈局圖案616。
標準單元602a為標準單元502a之變型。標準單元602b、602c或602d為相應標準單元502b、502a或602a之變型。
標準單元602a緊鄰於標準單元502a及602d。在一些實施例中，標準單元602a藉由一或更多個標準單元將與標準單元502a或602d分離。標準單元602a包括切割特徵佈局圖案604及導電特徵佈局圖案606。
切割特徵佈局圖案604為切割特徵佈局圖案414之變型。切割特徵佈局圖案604在第一方向X上延伸。切割特徵佈局圖案604之邊緣直接接觸導電特徵佈局圖案606之邊緣。切割特徵佈局圖案604在第二方向Y上具有寬度(未繪示)及在第一方向X上具有長度(未繪示)。在一些實施例中，切割特徵佈局圖案604位於與導電特徵佈局圖案606相同的層(例如，M1)上。在一些實施例中，切割 特徵佈局圖案604平行於切割特徵佈局圖案412、414、610或612。在一些實施例中，切割特徵佈局圖案604垂直於導電特徵佈局圖案606。
導電特徵佈局圖案606為導電特徵佈局圖案402之變型。導電特徵佈局圖案606在第二方向Y上延伸。在一些實施例中，導電特徵佈局圖案606位於第一金屬層M1上。在一些實施例中，導電特徵佈局圖案606可用於形成相應第七導電結構(未繪示)，以及切割特徵佈局圖案604識別藉由方法200之操作206移除的第七導電結構(未繪示)的一部分之位置。
標準單元602b緊鄰於標準單元502b及602c。在一些實施例中，藉由一或更多個標準單元將標準單元602b與標準單元502b或602c分離。標準單元602c緊鄰於標準單元602b、502a及602d。在一些實施例中，藉由一或更多個標準單元將標準單元602c與標準單元502a、602b或602d分離。標準單元602d緊鄰於標準單元602c及602a。在一些實施例中，藉由一或更多個標準單元將標準單元602c與標準單元602c或602a分離。
標準單元602b及602c包括導電特徵佈局圖案608、切割特徵佈局圖案610及切割特徵佈局圖案612。在一些實施例中，導電特徵佈局圖案608、切割特徵佈局圖案610及切割特徵佈局圖案612之各者係標準單元602b的一部分。在一些實施例中，導電特徵佈局圖案608、切割特徵 佈局圖案610及切割特徵佈局圖案612之各者係標準單元602c的一部分。
導電特徵佈局圖案608在第二方向Y上延伸。在一些實施例中，導電特徵佈局圖案608位於第一金屬層M1上。導電特徵佈局圖案608可用於形成第八導電結構(未繪示)。
切割特徵佈局圖案610在第一方向X上延伸。切割特徵佈局圖案610之邊緣直接接觸導電特徵佈局圖案608之邊緣。切割特徵佈局圖案610在第二方向Y上具有寬度W1e'及在第一方向X上具有一長度(未繪示)。在一些實施例中，切割特徵佈局圖案610位於與導電特徵佈局圖案608相同的層(例如，M1)上。在一些實施例中，切割特徵佈局圖案610平行於切割特徵佈局圖案412、414、604或612。在一些實施例中，切割特徵佈局圖案610垂直於導電特徵佈局圖案608。切割特徵佈局圖案610之邊緣與切割特徵佈局圖案414之邊緣在第二方向Y上分隔距離Dmin1。切割特徵佈局圖案610之另一邊緣與切割特徵佈局圖案412之邊緣在第二方向Y上分隔距離Dmin2。
切割特徵佈局圖案612在第一方向X上延伸。切割特徵佈局圖案612之邊緣直接接觸導電特徵佈局圖案608之另一邊緣。切割特徵佈局圖案612在第二方向Y上具有寬度(未繪示)及在第一方向X上具有一長度(未繪示)。在一些實施例中，切割特徵佈局圖案612位於與導電特徵佈局圖案608相同的層(例如，M1)上。在一些實施例中，切 割特徵佈局圖案612平行於切割特徵佈局圖案412、414、604或610。在一些實施例中，切割特徵佈局圖案612垂直於導電特徵佈局圖案608。
在一些實施例中，導電特徵佈局圖案608可用於形成相應第九導電結構(未繪示)，切割特徵佈局圖案610識別藉由方法200之操作206移除的第九導電結構(未繪示)的一部分之位置，以及切割特徵佈局圖案612識別藉由方法200之操作206移除的第九導電結構(未繪示)的另一部分之位置。
在一些實施例中，第九導電結構為訊號接腳(未繪示)。在一些實施例中，訊號接腳用以攜帶邏輯訊號。在一些實施例中，第九導電結構為功率結構(未繪示)。在一些實施例中，第九導電結構用以將第一供應電壓VDD或第二供應電壓VSS提供至標準單元602b或602c。
導電特徵佈局圖案之最小長度L與一對平行切割特徵佈局圖案之間的最小間隔D之間的關係由公式1表示：L=(I * W)+(I+1)*(D) (1)
其中I為大於或等於0的整數，W為第一方向X或第二方向Y上的切割特徵佈局圖案之寬度，及D為第一方向X或第二方向Y上一對平行切割特徵佈局圖案之間的最小間隔。
由方程式1表示的最小長度L是基於利用導電特徵佈局圖案製造積體電路之實體製程限制。在一些實施例中，具有大於最小長度L的長度之導電特徵佈局圖案產生能 夠克服製造變化的積體電路，並增加良率。在一些實施例中，具有小於最小長度L的長度之導電特徵佈局圖案產生因製造變化或元件之間間隔不充分而可能具有裂紋的積體電路，並降低良率。在一些實施例中，最小長度L為足以形成相應導電結構的導電特徵佈局圖案之最小長度，此相應導電結構具有足以提供至少一個通孔存取點的長度。
切割特徵佈局圖案414與切割特徵佈局圖案412在第二方向Y上分隔長度L2a。切割特徵佈局圖案414之邊緣與切割特徵佈局圖案610之邊緣在第二方向Y上分隔距離Dmin1。切割特徵佈局圖案610之邊緣與切割特徵佈局圖案412之邊緣在第二方向Y上分隔距離Dmin2。導電特徵佈局圖案402之長度L2a等於寬度W1e'、距離Dmin1及距離Dmin2之和。
當整數I等於1時，應用公式1，由公式2表示最小長度L：L=W+(2 * D) (2)
將方程式1或2應用於導電特徵佈局圖案402，且用寬度W1e取代切割特徵佈局圖案寬度W，及用距離D取代距離Dmin1或距離Dmin2，導電特徵佈局圖案402之最小長度等於寬度W1e'、距離Dmin1及距離Dmin2之和。藉由等於寬度W1e'、距離Dmin1及距離Dmin2之和，導電特徵佈局圖案402之長度L2a滿足公式1或2之最小長度限制。
標準單元502b進一步包括導電特徵佈局圖案614及通孔佈局圖案616。
導電特徵佈局圖案614為導電特徵佈局圖案402之變型。導電特徵佈局圖案614與通孔佈局圖案616重疊，且在第二方向Y上延伸。導電特徵佈局圖案614在第一方向X上具有寬度(未繪示)及在第二方向Y上具有長度(未繪示)。在一些實施例中，導電特徵佈局圖案614位於第一金屬層M1上。導電特徵佈局圖案614可用於形成第十導電結構(例如，第三導電結構104c)。在一些實施例中，延伸導電特徵佈局圖案614以直接接觸切割特徵佈局圖案414。在一些實施例中，將導電特徵佈局圖案614延伸至標準單元502b之至少一邊緣。在一些實施例中，藉由方法200'之操作218延伸導電特徵佈局圖案614。在一些實施例中，藉由使用導電特徵佈局圖案614，提供額外通孔存取點，此等通孔存取點能夠耦接至其他底層或覆蓋層。
通孔佈局圖案616為通孔佈局圖案318之變型。通孔佈局圖案616位於導電特徵佈局圖案614下方。通孔佈局圖案616可用於形成通孔(例如，第四通孔110)，此通孔耦接第十導電結構及底層(未繪示)。在一些實施例中，第十導電結構為第三導電結構104c(第1圖)。
在一些實施例中，通孔佈局圖案616及318可用於形成能夠耦接至其他底層或覆蓋層的相應通孔(例如，通孔存取點)。在一些實施例中，通孔佈局圖案616或318及相應所得通孔結構(例如，通孔存取點)之一者為可選的。在一些實施例中，利用通孔佈局圖案616或318之至少一者且相應所得通孔結構(例如，通孔存取點)對應於用以製造 符合本揭示案的一或更多個積體電路(例如，IC結構100)的設計規則。
切割特徵佈局圖案414之邊緣與標準單元502b之邊緣在第二方向Y上分隔距離Doff1。切割特徵佈局圖案412之邊緣與標準單元502a之邊緣在第二方向Y上分隔距離Doff2。切割特徵佈局圖案412、414、604、610及612之各者在第二方向Y上彼此分隔至少最小距離Dmin1或Dmin2。在一些實施例中，在第二方向Y上將導電特徵佈局圖案306'延伸至切割特徵佈局圖案604之邊緣。
第7圖係根據一些實施例的可用作第5A圖至第5B圖中的功率佈局圖案510的佈局設計700的一部分之示意圖。
佈局設計700、800、900、1000或1100可用於製造與第1圖之功率結構相似的功率結構。佈局設計700、800、900、1000或1100為第2B圖之方法200'中的操作214之功率佈局圖案之實施例。
佈局設計700為佈局設計400(第4圖)之變型。在與第4圖之佈局設計400相比，佈局設計700不包括導電特徵佈局圖案404、導電特徵佈局圖案406、通孔佈局圖案408及通孔佈局圖案410。
佈局設計700包括導電特徵佈局圖案402、切割特徵佈局圖案412、切割特徵佈局圖案414、導電特徵佈局圖案702及通孔佈局圖案704。導電特徵佈局圖案702為導 電特徵佈局圖案404或406之變型。通孔佈局圖案704為通孔佈局圖案408或410之變型。
導電特徵佈局圖案702在第二方向Y上延伸且與導電特徵佈局圖案402的至少一部分重疊。導電特徵佈局圖案702在第二方向Y上具有寬度W2及在第一方向X上具有長度L3。在一些實施例中，導電特徵佈局圖案702位於第二金屬層M2上。在一些實施例中，導電特徵佈局圖案702平行於切割特徵佈局圖案412或切割特徵佈局圖案414。在一些實施例中，導電特徵佈局圖案702垂直於導電特徵佈局圖案402。導電特徵佈局圖案702之中心與切割特徵佈局圖案414之邊緣在第二方向Y上分隔距離D2a。導電特徵佈局圖案702之中心與切割特徵佈局圖案412之邊緣在第二方向Y上分隔距離D2b。在一些實施例中，使用導電特徵佈局圖案702形成第五導電結構124或第六導電結構126(第1圖)。
通孔佈局圖案704位於導電特徵佈局圖案702下方且與導電特徵佈局圖案402的至少一部分重疊。在一些實施例中，通孔佈局圖案704位於第一金屬層M1與第二金屬層M2之間。在一些實施例中，通孔佈局圖案704可用於形成第五通孔128a或第六通孔128b(第1圖)。通孔佈局圖案704之中心與切割特徵佈局圖案412之邊緣在第二方向Y上分隔距離D2b。通孔佈局圖案704之中心與切割特徵佈局圖案414之邊緣在第二方向Y上分隔距離D2a。在一些實施例中，通孔佈局圖案704之中心與導電特徵佈局圖案702之中心在第一方向X或第二方向Y上對準。
第8圖係根據一些實施例的可用作第5A圖至第5B圖中的功率佈局圖案510的佈局設計800的一部分之示意圖。
佈局設計800為佈局設計400(第4圖)之變型。與第4圖之佈局設計400相比，佈局設計800用導電特徵佈局圖案802替換導電特徵佈局圖案402，及用相應通孔佈局圖案806、808替換通孔佈局圖案408、410；且佈局設計800進一步包括導電特徵佈局圖案804、通孔佈局圖案810及通孔佈局圖案812。
導電特徵佈局圖案802或804為導電特徵佈局圖案402(第4圖)之變型。通孔佈局圖案806或810為通孔佈局圖案408之變型。通孔佈局圖案808或812為通孔佈局圖案410之變型。
導電特徵佈局圖案802或804在第二方向Y上延伸。導電特徵佈局圖案802或804在第一方向X上具有相應寬度W1a或W1a'，及在第二方向Y上具有長度L4。導電特徵佈局圖案802之中心與導電特徵佈局圖案804之中心在第一方向X上分隔間距P2a、P2b。在一些實施例中，導電特徵佈局圖案802或804位於第一金屬層M1上。在一些實施例中，導電特徵佈局圖案802或804垂直於導電特徵佈局圖案404、導電特徵佈局圖案406、切割特徵佈局圖案412或切割特徵佈局圖案414。導電特徵佈局圖案802或804之邊緣直接接觸切割特徵佈局圖案412。導電特徵佈局圖案802或804之另一邊緣直接接觸切割特徵佈局圖案414。在一些實 施例中，使用導電特徵佈局圖案802或804形成第四導電結構122(第1圖)。
通孔佈局圖案806或810位於導電特徵佈局圖案404下方。通孔佈局圖案808或812位於導電特徵佈局圖案406下方。通孔佈局圖案806或808與導電特徵佈局圖案802的至少一部分重疊。通孔佈局圖案810或812與導電特徵佈局圖案804的至少一部分重疊。在一些實施例中，通孔佈局圖案806、808、810或812中的一者或更多者位於第一金屬層M1與第二金屬層M2之間。通孔佈局圖案806之中心與通孔佈局圖案808之中心在第二方向Y上分隔間距P1。通孔佈局圖案810之中心與通孔佈局圖案812之中心在第二方向Y上分隔間距P1。通孔佈局圖案806之中心與通孔佈局圖案810之中心在第一方向X上分隔間距P2b。通孔佈局圖案808之中心與通孔佈局圖案812之中心在第二方向Y上分隔間距P2a。在一些實施例中，通孔佈局圖案806或810可用於形成第五通孔128a(第1圖)。在一些實施例中，通孔佈局圖案808或812可用於形成第六通孔128b(第1圖)。
第9圖係根據一些實施例的可用作第5A圖至第5B圖中的功率佈局圖案510之佈局設計900的一部分之示意圖。
佈局設計900為佈局設計800(第8圖)之變型。與第8圖之佈局設計800相比，佈局設計900用導電特徵佈局圖案902替換導電特徵佈局圖案404，及用相應通孔佈局圖 案904、906替換通孔佈局圖案806、810，且不包括導電特徵佈局圖案406及通孔佈局圖案808、812。
導電特徵佈局圖案902為導電特徵佈局圖案404或406(第4圖與第8圖)之變型。通孔佈局圖案904為通孔佈局圖案806或808(第8圖)之變型。通孔佈局圖案906為通孔佈局圖案810或812之變型。
導電特徵佈局圖案902在第一方向X上延伸且與導電特徵佈局圖案802或804的至少一部分重疊。導電特徵佈局圖案902在第二方向Y上具有寬度W3及在第一方向X上具有長度L5。在一些實施例中，導電特徵佈局圖案902位於第二金屬層M2上。在一些實施例中，導電特徵佈局圖案902平行於切割特徵佈局圖案412或切割特徵佈局圖案414。在一些實施例中，導電特徵佈局圖案902垂直於導電特徵佈局圖案802或導電特徵佈局圖案804。導電特徵佈局圖案902之中心與切割特徵佈局圖案414之邊緣在第二方向Y上分隔距離D3a。導電特徵佈局圖案902之中心與切割特徵佈局圖案412之邊緣在第二方向Y上分隔距離D3b。
通孔佈局圖案904或906位於導電特徵佈局圖案902下方。通孔佈局圖案904或906與相應導電特徵佈局圖案802或804的至少一部分重疊。在一些實施例中，通孔佈局圖案904或906中的一者或更多者位於第一金屬層M1與第二金屬層M2之間。通孔佈局圖案904之中心與通孔佈局圖案906之中心在第一方向X上分隔間距P3。在一些實施例中，通孔佈局圖案904可用於形成第五通孔128a(第1 圖)。在一些實施例中，通孔佈局圖案906可用於形成第六通孔128b(第1圖)。
第10圖係根據一些實施例的可用作第5A圖至第5B圖中的功率佈局圖案510的佈局設計1000的一部分之示意圖。
佈局設計1000為佈局設計900(第9圖)之變型。與第9圖之佈局設計900相比，佈局設計1000用切割特徵佈局圖案1002及切割特徵佈局圖案1006替換切割特徵佈局圖案412，及用切割特徵佈局圖案1004及切割特徵佈局圖案1008替換切割特徵佈局圖案414。
切割特徵佈局圖案1002或1006為切割特徵佈局圖案412(第8圖)之變型。切割特徵佈局圖案1004或1008為切割特徵佈局圖案414(第8圖)之變型。
切割特徵佈局圖案1002、1004、1006或1008在第一方向X上延伸。切割特徵佈局圖案1002或1006之邊緣直接接觸相應導電特徵佈局圖案802或804之邊緣。切割特徵佈局圖案1004或1008之邊緣直接接觸相應導電特徵佈局圖案802或804之另一邊緣。切割特徵佈局圖案1002、1004、1006或1008在第二方向Y上具有相應寬度W4a、W4b、W4c或W4d，及在第一方向X上具有相應長度L5a、L5b、L5c或L5d。在一些實施例中，切割特徵佈局圖案1002、1004、1006或1008位於第一金屬層M1上。在一些實施例中，切割特徵佈局圖案1002、1004、1006或1008中的一者或更多者位於與導電特徵佈局圖案802或804或切割特徵 佈局圖案1002、1004、1006或1008之另一者相同的層(例如，M1)上。
在一些實施例中，切割特徵佈局圖案1002、1004、1006或1008中的一者或更多者平行於導電特徵佈局圖案902或切割特徵佈局圖案1002、1004、1006或1008之另一者。在一些實施例中，切割特徵佈局圖案1002、1004、1006或1008垂直於導電特徵佈局圖案802或804。導電特徵佈局圖案902與切割特徵佈局圖案1002、1004、1006或1008在第二方向Y上分隔相應距離D4b、D4a、D4d或D4c。導電特徵佈局圖案802或804在第二方向Y上具有相應長度L5e或L5f。
在一些實施例中，切割特徵佈局圖案1002及切割特徵佈局圖案1004具有與導電特徵佈局圖案802相同的顏色(例如，顏色B)。顏色(例如，顏色B)表示將在多個遮罩集之相同遮罩上形成具有相同顏色的特徵，及將在多個遮罩集之不同遮罩上形成具有不同顏色的特徵。在第10圖中將兩種顏色描述作為實例。在一些實施例中，在佈局設計1000中存在多於或少於兩種顏色。
在一些實施例中，切割特徵佈局圖案1006及切割特徵佈局圖案1008具有與導電特徵佈局圖案804相同的顏色(例如，顏色A)。在一些實施例中，切割特徵佈局圖案1006、切割特徵佈局圖案1008及導電特徵佈局圖案804之顏色(例如，顏色A)與切割特徵佈局圖案1002、切割特 徵佈局圖案1004及導電特徵佈局圖案802之顏色(例如，顏色B)不同。
在一些實施例中，若距離P3小於由相同遮罩形成之導電特徵之間的最小間隔需求，則使用兩個或兩個以上遮罩形成佈局設計1000之特徵。舉例而言，在一些實施例中，若距離P3小於由相同遮罩形成之導電特徵之間的最小間隔需求，則使用第一遮罩形成切割特徵佈局圖案1006、切割特徵佈局圖案1008及導電特徵佈局圖案804，及使用第二遮罩形成切割特徵佈局圖案1002、切割特徵佈局圖案1004及導電特徵佈局圖案802，其中第一遮罩與第二遮罩不同。舉例而言，在一些實施例中，若距離P3大於由相同遮罩形成之導電特徵之間的最小間隔需求，則用以形成切割特徵佈局圖案1002、切割特徵佈局圖案1004及導電特徵佈局圖案802的遮罩和用以形成切割特徵佈局圖案1006、切割特徵佈局圖案1008及導電特徵佈局圖案804的遮罩相同。
在一些實施例中，對應於不同顏色的第10圖之特徵應用於佈局設計400、600、800、900或1100中的一或更多個特徵。
第11圖係根據一些實施例的可用作第5A圖至第5B圖中的功率佈局圖案510的佈局設計1100的一部分之示意圖。
佈局設計1100為佈局設計800(第8圖)或佈局設計1000(第10圖)之變型，且包括佈局設計800(第8圖)或佈局設計1000(第10圖)之特徵。舉例而言，與第10圖 之佈局設計1000相比，佈局設計用導電特徵佈局圖案404及406替換導電特徵佈局圖案902，及用通孔佈局圖案806、808、810及812替換通孔佈局圖案904、906。舉例而言，佈局設計1100用切割特徵佈局圖案1002及切割特徵佈局圖案1006替換第8圖之切割特徵佈局圖案412，及用切割特徵佈局圖案1004及切割特徵佈局圖案1008替換第8圖之切割特徵佈局圖案414。
導電特徵佈局圖案404之中心與切割特徵佈局圖案1002在第二方向Y上分隔距離D5d。導電特徵佈局圖案406之中心與切割特徵佈局圖案1004在第二方向Y上分隔距離D5c。導電特徵佈局圖案404之中心與切割特徵佈局圖案1006在第二方向Y上分隔距離D5b。導電特徵佈局圖案406之中心與切割特徵佈局圖案1008在第二方向Y上分隔距離D5a。
在一些實施例中，長度L2a、長度L2b、長度L2c、長度L2d、長度L2e、長度L3、長度L4、長度L5、長度L5a、長度L5b、長度L5c、長度L5d、長度L5e、長度L5f、寬度W1a、寬度W1a'、寬度W1b、寬度W1c、寬度W1d、寬度W1e、寬度W2、寬度W3、寬度W4a、寬度W4b、寬度W4c、寬度W4d、距離D1a、距離D1b、距離D2a、距離D2b、距離D3a、距離D3b、距離D4a、距離D4b、距離D4c、距離D4d、距離D5a、距離D5b、距離D5c、距離D5d、間距P1、間距P2a、間距P2b或間距P3之至少一者等於長度L2a、長度L2b、長度L2c、長度L2d、長度L2e、長度L3、長度L4、長度L5、長度L5a、長度L5b、長 度L5c、長度L5d、長度L5e、長度L5f、寬度W1a、寬度W1a'、寬度W1b、寬度W1c、寬度W1d、寬度W1e、寬度W2、寬度W3、寬度W4a、寬度W4b、寬度W4c、寬度W4d、距離D1a、距離D1b、距離D2a、距離D2b、距離D3a、距離D3b、距離D4a、距離D4b、距離D4c、距離D4d、距離D5a、距離D5b、距離D5c、距離D5d、間距P1、間距P2a、間距P2b或間距P3之至少一者。
在一些實施例中，長度L2a、長度L2b、長度L2c、長度L2d、長度L2e、長度L3、長度L4、長度L5、長度L5a、長度L5b、長度L5c、長度L5d、長度L5e、長度L5f、寬度W1a、寬度W1a'、寬度W1b、寬度W1c、寬度W1d、寬度W1e、寬度W2、寬度W3、寬度W4a、寬度W4b、寬度W4c、寬度W4d、距離D1a、距離D1b、距離D2a、距離D2b、距離D3a、距離D3b、距離D4a、距離D4b、距離D4c、距離D4d、距離D5a、距離D5b、距離D5c、距離D5d、間距P1、間距P2a、間距P2b或間距P3之至少一者大於長度L2a、長度L2b、長度L2c、長度L2d、長度L2e、長度L3、長度L4、長度L5、長度L5a、長度L5b、長度L5c、長度L5d、長度L5e、長度L5f、寬度W1a、寬度W1a'、寬度W1b、寬度W1c、寬度W1d、寬度W1e、寬度W2、寬度W3、寬度W4a、寬度W4b、寬度W4c、寬度W4d、距離D1a、距離D1b、距離D2a、距離D2b、距離D3a、距離D3b、距離D4a、距離D4b、距離D4c、距離D4d、距離D5a、距離D5b、距離D5c、距離D5d、間距P1、間距P2a、間距P2b或間距P3之至少一者。
在一些實施例中，長度L2a、長度L2b、長度L2c、長度L2d、長度L2e、長度L3、長度L4、長度L5、長度L5a、 長度L5b、長度L5c、長度L5d、長度L5e、長度L5f、寬度W1a、寬度W1a'、寬度W1b、寬度W1c、寬度W1d、寬度W1e、寬度W2、寬度W3、寬度W4a、寬度W4b、寬度W4c、寬度W4d、距離D1a、距離D1b、距離D2a、距離D2b、距離D3a、距離D3b、距離D4a、距離D4b、距離D4c、距離D4d、距離D5a、距離D5b、距離D5c、距離D5d、間距P1、間距P2a、間距P2b或間距P3之至少一者小於長度L2a、長度L2b、長度L2c、長度L2d、長度L2e、長度L3、長度L4、長度L5、長度L5a、長度L5b、長度L5c、長度L5d、長度L5e、長度L5f、寬度W1a、寬度W1a'、寬度W1b、寬度W1c、寬度W1d、寬度W1e、寬度W2、寬度W3、寬度W4a、寬度W4b、寬度W4c、寬度W4d、距離D1a、距離D1b、距離D2a、距離D2b、距離D3a、距離D3b、距離D4a、距離D4b、距離D4c、距離D4d、距離D5a、距離D5b、距離D5c、距離D5d、間距P1、間距P2a、間距P2b或間距P3之至少一者。
與第1圖、第2A圖至第2B圖、第3A圖至第3B圖、第4圖、第5A圖至第5B圖、第6圖、第7圖至第11圖之各者中的彼等元件相同或相似的元件給予相同元件符號，且因此省略此等元件之詳細描述。佈局設計300、300'、400、500、500'、600、700、800、900、1000或1100描繪來自各佈局層的重疊佈局圖案。簡化或省略佈局設計300、300'、400、500、500'、600、700、800、900、1000或1100之一些佈局圖案及一些佈局層。在一些實施例中，佈局設計700、800、900、1000或1100可用於形成具有與由相應佈局設計700、800、900、1000或1100所示的相似之 特徵的功率結構。在此等實施例中，功率結構用以與積體電路中的標準單元組合。
第12圖係根據一些實施例的用於設計積體電路的系統1200之示意性視圖。系統1200包括硬體處理器1202及利用(亦即，儲存)電腦程式碼1206(亦即，可執行指令集)編碼的非暫態電腦可讀取儲存媒體1204。電腦程式碼1206用以與用來生產積體電路的製造機器建立介面。處理器1202透過匯流排1208電耦接至電腦可讀取儲存媒體1204。亦可藉由匯流排1208將處理器1202電耦接至輸入/輸出(I/O)介面1210。亦透過匯流排1208將網路介面1212電連接至處理器1202。將網路介面1212連接至網路1214，使得處理器1202及電腦可讀取儲存媒體1204能夠透過網路1214連接至多個外部元件。處理器1202用以執行在電腦可讀取儲存媒體1204中編碼的電腦程式碼1206，以便引發系統1200可用於執行方法200或方法200'中所描述之操作的一部分或全部。
在一些實施例中，處理器1202為中央處理單元(central processing unit；CPU)、多處理器、分佈式處理系統、特殊應用積體電路(application specific integrated circuit；ASIC)及/或適宜處理單元。在一些實施例中，處理器1202為處理裝置，此處理裝置用以執行指令來引發處理裝置執行方法200或200'之特定操作或一組操作。
在一些實施例中，電腦可讀取儲存媒體1204為電子、磁性、光學、電磁、紅外及/或半導體系統(或設備 或裝置)。舉例而言，電腦可讀取儲存媒體1204包括半導體或固態記憶體、磁帶、可移電腦碟片、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、剛性磁碟及/或光碟。在使用光碟的一些實施例中，電腦可讀取儲存媒體1204包括壓縮光碟-唯讀記憶體(compact disk-read only memory；CD-ROM)、壓縮光碟-讀取/寫入(compact disk-read/write；CD-R/W)及/或數位視訊光碟(digital video disc；DVD)。
在一些實施例中，儲存媒體1204儲存電腦程式碼1206，此電腦程式碼用以引發系統1200執行方法200或方法200'。在一些實施例中，儲存媒體1204亦儲存執行方法200或200'所需的資訊以及在執行方法200或200'期間產生的資訊，諸如佈局設計1216、標準單元庫1218、至少一種設計準則1220、標準單元佈局圖案1222、功率佈局圖案1224、功率佈局庫1226及使用者介面1228，及/或一組可執行指令以執行方法200或200'之操作。
在一些實施例中，儲存媒體1204儲存電腦程式碼1206以便與製造機器建立介面。電腦程式碼1206賦能處理器1202產生由製造機器可讀取的製造指令以在製造製程期間有效實施方法200或方法200'。
系統1200包括I/O介面1210。將I/O介面1210與外部電路系統耦接。在一些實施例中，I/O介面1210包括鍵盤、鍵板、滑鼠、軌跡球、觸控板及/或游標方向鍵，以便傳遞資訊及命令至處理器1202。
系統1200亦包括耦接至處理器1202的網路介面1212。網路介面1212允許系統1200與網路1214通訊，網路1214被一或更多個其他電腦系統連接。網路介面1212包括無線網路介面，諸如藍芽、WIFI、WIMAX、GPRS或WCDMA；或有線網路介面，諸如乙太網路、USB或IEEE-1394。在一些實施例中，在兩個或兩個以上系統1200中實施方法200或200'，且藉由網路1214在不同系統1200之間交換諸如佈局設計、標準單元庫、至少一種設計準則、標準單元佈局圖案、功率佈局圖案、功率佈局庫及使用者介面之資訊。
系統1200用以經由I/O介面1210或網路介面1212接收與佈局設計相關的資訊。資訊透過匯流排1208傳送至處理器1202以決定用於產生積體電路100的佈局設計。隨後將此佈局設計儲存在電腦可讀取媒體1204中作為佈局設計1216。系統1200用以經由I/O介面1210或網路介面1212接收與標準單元庫相關的資訊。此資訊作為標準單元庫1218儲存在電腦可讀取媒體1204中。系統1200用以經由I/O介面1210或網路介面1212接收與至少一種設計準則相關的資訊。在電腦可讀取媒體1204中將資訊儲存為至少一種設計準則1220。系統1200用以經由I/O介面1210或網路介面1212接收與標準單元佈局圖案相關的資訊。此資訊作為標準單元佈局圖案1222儲存在電腦可讀取媒體1204中。系統1200用以經由I/O介面1210或網路介面1212接收與功率佈局圖案相關的資訊。此資訊作為功率佈局圖案 1224儲存在電腦可讀取媒體1204中。系統1200用以經由I/O介面1210或網路介面1212接收與功率佈局庫相關的資訊。此資訊作為功率佈局庫1226儲存在電腦可讀取媒體1204中。系統1200用以經由I/O介面1210或網路介面1212接收與使用者介面相關的資訊。此資訊作為使用者介面1228儲存在電腦可讀取媒體1204中。
在一些實施例中，將方法200或200'實施為由處理器執行的獨立軟體應用程式。在一些實施例中，將方法200或200'實施為額外軟體應用程式的一部分的軟體應用程式。在一些實施例中，將方法200或200'實施為對軟體應用程式的外掛程式。在一些實施例中，將方法200或200'實施為EDA工具的一部分的軟體應用程式。在一些實施例中，將方法200或200'實施為藉由EDA工具使用的軟體應用程式。在一些實施例中，使用EDA工具產生半導體裝置之佈局。在一些實施例中，在非暫態電腦可讀取媒體上儲存佈局。在一些實施例中，使用諸如可購自CADENCE DESIGN SYSTEMS,Inc.之VIRTUOSO®之工具或另一個合適的佈局產生工具來產生佈局。在一些實施例中，基於網路連線表產生佈局，此網路連線表是基於示意性設計產生的。
第12圖之系統1200產生積體電路100之佈局設計(例如，佈局設計400、500、500'、700、800、900、1000、1100)，此等佈局設計佔據與其他途徑相比更少的面積。在一些實施例中，第12圖之系統1200產生與其他途徑相比更靠近彼此的導電特徵佈局圖案402、306'與504。 在一些實施例中，利用導電特徵佈局圖案402、306'及504製造積體電路(例如，積體電路100)中的相應導電結構，此等導電結構更靠近彼此且與其他途徑相比提供額外通孔存取點。
本描述之一個態樣係關於一種形成積體電路的方法。此方法包括：藉由處理器產生積體電路之佈局設計；基於佈局設計，輸出積體電路；以及移除積體電路之導電結構的一部分，以形成第一導電結構及第二導電結構。產生佈局設計包括：產生具有一組導電特徵佈局圖案的標準單元佈局；根據至少一種設計準則，利用標準單元佈局置放功率佈局圖案；以及在至少一個方向上將此組導電特徵佈局圖案之至少一個導電特徵佈局圖案延伸至功率佈局圖案之邊界。功率佈局圖案包括切割特徵佈局圖案。切割特徵佈局圖案識別積體電路之導電結構之所移除部分之位置。
本描述之另一態樣係關於一種用於設計積體電路的系統。此系統包含：非暫態電腦可讀取媒體，用以儲存可執行指令；以及處理器，經耦接至非暫態電腦可讀取媒體。處理器用以執行指令來產生具有一組導電特徵佈局圖案的標準單元佈局；自庫選擇功率佈局圖案，此庫具有功率結構之預設計佈局，此等功率結構用以將電壓提供至積體電路，及此功率佈局圖案包含切割特徵佈局圖案；根據至少一種設計準則，利用標準單元佈局置放所選功率佈局圖案；以及在至少一個方向上將此組導電特徵佈局圖案之至少一個導電特徵佈局圖案延伸至所選功率佈局圖案之邊界；其中積 體電路具有由切割區域分離的第一導電結構與第二導電結構，且切割特徵佈局圖案識別積體電路之切割區域之位置。
本描述之又一態樣係關於一種積體電路。積體電路包括：第一區域，具有在第一方向上延伸的第一導電結構及耦接至第一導電結構的第一通孔；第二區域，鄰近於第一區域；功率結構，用以將電壓提供至第一區域或第二區域，此功率結構在第一方向上延伸且與第一區域與第二區域之間的邊界重疊，此功率結構包含在第一方向上延伸的第二導電結構，第一導電結構及第二導電結構為：在與第一方向不同的第二方向上對準；以及在第一方向上彼此分隔一距離，此距離大於第一導電結構與第二導電結構之最小間隔需求。
前文概述了數個實施例之特徵，使得熟習此項技藝者可更好地理解本揭示案之態樣。熟習此項技藝者應瞭解，可易於使用本揭示案作為設計或修改其他製程及結構的基礎以便實施本文所介紹的實施例之相同目的及/或實現相同優勢。熟習此項技藝者亦應認識到，此類等效結構並未脫離本揭示案之精神及範疇，並且可在不脫離本揭示案之精神及範疇的情況下在本文中實施各種變化、取代及修改。

Claims (10)

  1. 一種形成一積體電路的方法，包含：藉由一處理器產生該積體電路之一佈局設計，其中產生該佈局設計包含：產生具有一組導電特徵佈局圖案的一標準單元佈局；根據至少一種設計準則，利用該標準單元佈局置放一功率佈局圖案，該功率佈局圖案包含一切割特徵佈局圖案；以及在至少一個方向上將該組導電特徵佈局圖案之至少一個導電特徵佈局圖案的一端點從與該功率佈局圖案之一邊界分隔的一第一位置延伸至與該功率佈局圖案之該邊界接觸的一第二位置；基於該佈局設計輸出該積體電路，該積體電路具有一導電結構；以及移除該導電結構的一部分以形成一第一導電結構及一第二導電結構，且該切割特徵佈局圖案識別該積體電路之該導電結構被移除之該部分之一位置。
  2. 如請求項1所述之方法，其中產生該積體電路之該佈局設計進一步包含：減小該標準單元之該組導電特徵佈局圖案之一尺寸。
  3. 如請求項1所述之方法，其中產生該標準單元佈局包含：自一標準單元庫擷取該標準單元佈局，該標準單元庫具有複數個電路元件之複數個預設計佈局；以及將該標準單元佈局置放於該積體電路之該佈局設計上的一或更多個位置中。
  4. 如請求項1所述之方法，其中產生該積體電路之該佈局設計進一步包含：自一庫選擇該功率佈局圖案，該庫具有複數個功率結構之複數個預設計佈局，該等功率結構用以供應一電壓至該積體電路。
  5. 一種用於設計一積體電路的系統，包含：一非暫態電腦可讀取媒體，用以儲存可執行的複數個指令；以及一處理器，耦接至該非暫態電腦可讀取媒體，其中該處理器用以執行該些指令來執行以下步驟：產生具有一組導電特徵佈局圖案的一標準單元佈局；自一庫選擇一功率佈局圖案，該庫具有用以供應一電壓至該積體電路的複數個功率結構之複數個預設計佈局，且該功率佈局圖案包含一切割特徵佈局圖案；根據至少一種設計準則，利用該標準單元佈局置放該所選功率佈局圖案；以及在至少一個方向上將該組導電特徵佈局圖案之至少一個導電特徵佈局圖案延伸至該所選功率佈局圖案之一邊界，其中在延伸之前，該至少一個導電特徵佈局圖案與該所選功率佈局圖案之該邊界分開；其中該積體電路具有由一切割區域分離的一第一導電結構與一第二導電結構，且該切割特徵佈局圖案識別該積體電路之該切割區域之一位置。
  6. 如請求項5所述之系統，其中該至少一種設計準則包含：該所選功率佈局圖案與該組導電特徵佈局圖案不重疊，或該所選功率佈局圖案與該組導電特徵佈局圖案分隔至少一最小間隔。
  7. 如請求項5所述之系統，其中該組導電特徵佈局圖案包含在一第一方向上延伸的一第一導電特徵佈局圖案，該功率佈局圖案進一步包含在該第一方向上延伸的一第二導電特徵佈局圖案，以及該第一導電特徵佈局圖案及該第二導電特徵佈局圖案為：在與該第一方向不同的一第二方向上對準；以及藉由該切割特徵佈局圖案在該第一方向上彼此分離。
  8. 如請求項5所述之系統，其中該所選功率佈局圖案進一步包含：在一第一方向上延伸的一第一導電特徵佈局圖案；在與該第一方向不同的一第二方向上延伸的一第二導電特徵佈局圖案；介於該第一導電特徵佈局圖案與該第二導電特徵佈局圖案之間的一第一通孔特徵佈局圖案；以及在該第二方向上延伸且安置在該第一導電特徵佈局圖案之一第一端的另一切割特徵佈局圖案；其中該切割特徵佈局圖案在該第二方向上延伸且被安置在該第一導電特徵佈局圖案之與該第一端相對的一第二端處。
  9. 如請求項8所述之系統，其中該所選功率佈局圖案進一步包含：一第三導電特徵佈局圖案；以及一第二通孔特徵佈局圖案，其中該所選功率佈局圖案具有以下配置之至少一者：該第三導電特徵佈局圖案在該第二方向上延伸，且平行於該第二導電特徵佈局圖案；以及該第二通孔特徵佈局圖案位於該第一導電特徵佈局圖案與該第三導電特徵佈局圖案之間；或該第三導電特徵佈局圖案在該第一方向上延伸，且平行於該第一導電特徵佈局圖案；以及該第二通孔特徵佈局圖案位於該第二導電特徵佈局圖案與該第三導電特徵佈局圖案之間。
  10. 一種積體電路，包含：一第一區域，具有在一第一方向上延伸的一第一導電結構，且一第一通孔耦接至該第一導電結構；一第二區域，鄰近於該第一區域；以及一功率結構，用以供應一電壓至該第一區域或該第二區域，該功率結構在該第一方向上延伸且與該第一區域與該第二區域之間的一邊界重疊，該功率結構包含在該第一方向上延伸的一第二導電結構，其中該第一導電結構及該第二導電結構在與該第一方向不同的一第二方向上對準，並在該第一方向上彼此分隔一距離，該距離大於該第一導電結構與該第二導電結構之一最小間隔需求。
TW106114141A 2016-04-29 2017-04-27 積體電路、形成積體電路的方法以及設計積體電路的系統 TWI657348B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662329966P 2016-04-29 2016-04-29
US62/329,966 2016-04-29
US15/465,167 2017-03-21
US15/465,167 US10262981B2 (en) 2016-04-29 2017-03-21 Integrated circuit, system for and method of forming an integrated circuit

Publications (2)

Publication Number Publication Date
TW201738790A TW201738790A (zh) 2017-11-01
TWI657348B true TWI657348B (zh) 2019-04-21

Family

ID=60158542

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106114141A TWI657348B (zh) 2016-04-29 2017-04-27 積體電路、形成積體電路的方法以及設計積體電路的系統

Country Status (3)

Country Link
US (3) US10262981B2 (zh)
CN (1) CN107391782B (zh)
TW (1) TWI657348B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9978682B1 (en) * 2017-04-13 2018-05-22 Qualcomm Incorporated Complementary metal oxide semiconductor (CMOS) standard cell circuits employing metal lines in a first metal layer used for routing, and related methods
US10559558B2 (en) * 2017-09-29 2020-02-11 Taiwan Semiconductor Manufacturing Co., Ltd. Pin modification for standard cells
DE102018122541A1 (de) 2017-09-29 2019-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Stiftmodifizierung für standardzellen
US10964639B2 (en) * 2017-10-20 2021-03-30 Samsung Electronics Co., Ltd. Integrated circuits including via array and methods of manufacturing the same
US10929588B2 (en) * 2018-02-13 2021-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layout, structure, system, and methods
DE102019125900B4 (de) 2018-09-28 2022-03-24 Taiwan Semiconductor Manufacturing Co., Ltd. Metallschnittgebiet-positionierungsverfahren und system
US11188703B2 (en) * 2018-09-28 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit, system, and method of forming the same
US10997348B2 (en) 2018-09-28 2021-05-04 Taiwan Semiconductor Manufacturing Company Ltd. Metal cut region location method and system
US11080454B2 (en) * 2019-08-30 2021-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit, system, and method of forming the same
CN113486621B (zh) * 2021-06-28 2024-03-01 深圳市华星光电半导体显示技术有限公司 像素电路的设计方法、装置、控制器及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201001677A (en) * 2008-06-23 2010-01-01 Taiwan Semiconductor Mfg Integrated circuit structures
US20130126978A1 (en) * 2006-03-09 2013-05-23 Scott T. Becker Circuits with linear finfet structures
CN103186692A (zh) * 2011-12-30 2013-07-03 台湾积体电路制造股份有限公司 用于双图案化兼容标准单元设计的缝合和修整方法
US20140282289A1 (en) * 2013-03-15 2014-09-18 Taiwan Semiconductor Manufacturing Co., Ltd. Cell boundaries for self aligned multiple patterning abutments

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6946292B2 (en) * 2000-10-06 2005-09-20 Kyowa Hakko Kogyo Co., Ltd. Cells producing antibody compositions with increased antibody dependent cytotoxic activity
US6792582B1 (en) * 2000-11-15 2004-09-14 International Business Machines Corporation Concurrent logical and physical construction of voltage islands for mixed supply voltage designs
JP4764975B2 (ja) * 2001-05-30 2011-09-07 富士電機株式会社 半導体装置
US20030074555A1 (en) * 2001-10-17 2003-04-17 Fahn Paul Neil URL-based certificate in a PKI
CA2558313C (en) * 2004-03-09 2011-05-17 Eidgenoessische Technische Hochschule Zurich New expression tools for multiprotein applications
JP4200926B2 (ja) * 2004-03-10 2008-12-24 ソニー株式会社 半導体集積回路
US7246337B2 (en) * 2004-12-08 2007-07-17 Lsi Corporation Density driven layout for RRAM configuration module
JP2007103607A (ja) * 2005-10-03 2007-04-19 Matsushita Electric Ind Co Ltd スタンダードセル、半導体集積回路、半導体集積回路の設計方法、半導体集積回路の設計装置、及びスタンダードセルライブラリ
JP2007250933A (ja) * 2006-03-17 2007-09-27 Matsushita Electric Ind Co Ltd 半導体集積回路およびそのレイアウト設計方法
US8435802B2 (en) 2006-05-22 2013-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Conductor layout technique to reduce stress-induced void formations
US20120022336A1 (en) * 2010-07-21 2012-01-26 Streamline Automation, Llc Iterative probabilistic parameter estimation apparatus and method of use therefor
US8421205B2 (en) 2010-05-06 2013-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Power layout for integrated circuits
JP5581795B2 (ja) * 2010-05-07 2014-09-03 ルネサスエレクトロニクス株式会社 スタンダードセル、スタンダードセルを備えた半導体装置、およびスタンダードセルの配置配線方法
US9768119B2 (en) 2010-07-28 2017-09-19 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and method for mitigating dynamic IR voltage drop and electromigration affects
US8742464B2 (en) * 2011-03-03 2014-06-03 Synopsys, Inc. Power routing in standard cells
US8661389B2 (en) 2011-04-12 2014-02-25 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods of designing integrated circuits
US8726220B2 (en) 2011-04-29 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. System and methods for converting planar design to FinFET design
US8451026B2 (en) * 2011-05-13 2013-05-28 Arm Limited Integrated circuit, method of generating a layout of an integrated circuit using standard cells, and a standard cell library providing such standard cells
CN104303263B (zh) * 2012-01-13 2016-12-14 特拉创新公司 具有线形翅片场效应结构的电路
US8698205B2 (en) * 2012-05-25 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit layout having mixed track standard cell
US8826212B2 (en) 2012-12-06 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a layout including cells having different threshold voltages, a system of implementing and a layout formed
US9147029B2 (en) 2013-03-11 2015-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Stretch dummy cell insertion in FinFET process
US9035679B2 (en) * 2013-05-03 2015-05-19 Globalfoundries Inc. Standard cell connection for circuit routing
US9483600B2 (en) * 2014-03-14 2016-11-01 Qualcomm Incorporated Multi supply cell arrays for low power designs
US9449667B2 (en) 2014-03-31 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuit having shared word line
US9165102B1 (en) * 2014-04-07 2015-10-20 Freescale Semiconductor, Inc. Routing standard cell-based integrated circuits
US9425085B2 (en) 2014-05-05 2016-08-23 Taiwan Semiconductor Manufacturing Company Limited Structures, devices and methods for memory devices
US9767243B2 (en) 2014-05-27 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. System and method of layout design for integrated circuits
US9412742B2 (en) 2014-06-10 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Layout design for manufacturing a memory cell
US9690892B2 (en) 2014-07-14 2017-06-27 Taiwan Semiconductor Manufacturing Company, Ltd. Masks based on gate pad layout patterns of standard cell having different gate pad pitches
US10242946B2 (en) * 2017-01-27 2019-03-26 Globalfoundries Inc. Circuit design having aligned power staples

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130126978A1 (en) * 2006-03-09 2013-05-23 Scott T. Becker Circuits with linear finfet structures
TW201001677A (en) * 2008-06-23 2010-01-01 Taiwan Semiconductor Mfg Integrated circuit structures
CN103186692A (zh) * 2011-12-30 2013-07-03 台湾积体电路制造股份有限公司 用于双图案化兼容标准单元设计的缝合和修整方法
US20140282289A1 (en) * 2013-03-15 2014-09-18 Taiwan Semiconductor Manufacturing Co., Ltd. Cell boundaries for self aligned multiple patterning abutments

Also Published As

Publication number Publication date
US20170317063A1 (en) 2017-11-02
US10262981B2 (en) 2019-04-16
CN107391782B (zh) 2021-02-19
TW201738790A (zh) 2017-11-01
US10797041B2 (en) 2020-10-06
US20190096872A1 (en) 2019-03-28
CN107391782A (zh) 2017-11-24
US20200411503A1 (en) 2020-12-31

Similar Documents

Publication Publication Date Title
TWI657348B (zh) 積體電路、形成積體電路的方法以及設計積體電路的系統
US11790148B2 (en) Integrated circuit and method of forming an integrated circuit
TWI721294B (zh) 標準單元結構與放置及佈線標準單元結構的方法
US10734321B2 (en) Integrated circuit and method of manufacturing same
US12073170B2 (en) Integrated circuit, system for and method of forming an integrated circuit
US10230377B2 (en) Circuitry and layouts for XOR and XNOR logic
US10691859B2 (en) Integrated circuit and method of designing layout of integrated circuit
US20230060387A1 (en) Integrated circuit and method of manufacturing same
KR20170116021A (ko) 3-포트 비트 셀을 위한 금속층들
KR102558320B1 (ko) 집적 회로 디바이스 및 방법
TW202107850A (zh) 多工器電路、多工器及製造多工器方法
US20240362394A1 (en) Integrated circuit, system for and method of forming an integrated circuit
TW202326505A (zh) 積體電路及其製造方法