CN107851611A - 包括具有安全功能的电路的半导体器件 - Google Patents

包括具有安全功能的电路的半导体器件 Download PDF

Info

Publication number
CN107851611A
CN107851611A CN201680045338.6A CN201680045338A CN107851611A CN 107851611 A CN107851611 A CN 107851611A CN 201680045338 A CN201680045338 A CN 201680045338A CN 107851611 A CN107851611 A CN 107851611A
Authority
CN
China
Prior art keywords
circuit
layer
semiconductor devices
security function
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680045338.6A
Other languages
English (en)
Other versions
CN107851611B (zh
Inventor
堀洋平
柳永勋
大内真
大内真一
安田哲二
昌原明植
入沢寿史
远藤和彦
太田裕之
前田辰郎
小池帆平
小笠原泰弘
片下敏宏
福田浩
福田浩一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Publication of CN107851611A publication Critical patent/CN107851611A/zh
Application granted granted Critical
Publication of CN107851611B publication Critical patent/CN107851611B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种半导体器件(100)，其特征在于，具备前道以及包括多个层的后道A、后道B，在后道B的多个层中的(i)布线间距为100nm以上的至少一层中设置具有安全功能的电路(22、23、24)；(ii)在M5以上(M5、M6、M7、…)的布线层中的至少一层中设置具有安全功能的电路；(iii)在无需使用液浸ArF曝光的至少一层中设置具有安全功能的电路；或者(iv)在使用200nm以上的曝光波长进行曝光的至少一层中设置具有安全功能的电路。

Description

包括具有安全功能的电路的半导体器件
技术领域
本发明涉及半导体器件，更具体而言，涉及包括具有安全功能的电路的半导体器件。
需要说明的是，本说明书中所使用的“半导体器件”是指用半导体制作的一个器件(元件、IC芯片、模块等)，以与“半导体电路”、“半导体集成电路”、“半导体装置”等术语同样的含义被使用。
背景技术
对于大规模集成电路(LSI)等半导体器件，为了辨别该器件的仿制(复制)品等，有必要内置器件的识别等一些安全功能。在该情况下，具有通常安全功能的电路在形成半导体晶片上的场效应晶体管(FET)等元件的所谓的前道工序(FEOL)中形成。随着最近以十几纳米的布线宽度为代表的布线间距的微细化以及半导体器件的设计商、制造商的无制造(fabless)化，前道工序中的元件(电路)的形成由具有对应于该微细化的半导体制造工艺的外部指定的半导体委托制造商(专业IC代工公司)进行的情况正在增加。
然而，在该情况下，具有安全功能的电路的设计信息会流露到外部的半导体委托制造商，存在因钻安全协定等空子的信息泄漏等而导致该安全功能被包括器件仿制者在内的第三方获知的风险。另外，具有在前道工序中设置的安全功能的电路存在其位置容易被辨别且其内容也容易被分析的倾向。
另一方面，在形成于前道工序上部的后道工序(BEOL)中仅设置有通常层叠化的多个布线层，为了随着向上部层前进而能够与外部端子连接，其布线间距会逐渐变宽，因此在上述前道工序中所要求的微细化工艺示不需要的。但是，几乎没有在后道工序中设置除通常布线层以外的某些功能电路的情况。
在专利文献1中公开了可垂直层叠的裸片(芯片)，具有：芯片识别符结构，其包括至少两个穿硅通孔，所述至少两个穿硅通孔各自硬连线到外部电触点；以及芯片识别解码逻辑，耦合到芯片识别符结构。
在非专利文献1中公开了在三维层叠集成电路结构的后道形成的薄的金属氧化物半导体场效应晶体管(MOSFET)。
现有技术文献
专利文献
专利文献1：国际公开WO2011/044385
非专利文献
非专利文献1：“集成了500ns非易失性存储器、3ps逻辑电路以及静态随机存储器的单片三维芯片”，9.3.1-9.3.4，沈昌宏等人。国际电子器件会议(IEDM)，2013国际电气和电子工程师协会，2013年12月9-11(“Monolithic 3D Chip Integrated with 500ns NVM,3ps Logic Circuits and SRAM”,9.3.1-9.3.4,Electron Devices Meeting(IEDM),2013IEEE International,9-11Dec.2013)
发明内容
发明所要解决的技术问题
在专利文献1所记载的发明中，芯片识别符结构用于识别层叠的各个裸片(芯片)，并且没有设置在后道工序中特定的层中。另外，在非专利文献1所记载的发明中公开了在后道工序中形成的薄的MOSFET，但关于具有安全功能的电路却没有给出任何公开。
本发明的目的在于，提供内置于后道工序中的具有安全功能的电路的存在(其位置及功能)不易被辨别的、且能够识别/跟踪的半导体器件。
用于解决技术问题的方案
在本发明的一个方面中，提供一种半导体器件，其特征在于，具备前道以及包括多个层的后道，在后道的多个层中的布线间距为100nm以上的至少一层中设置具有安全功能的电路。
根据本发明的一方面的半导体器件，半导体器件的设计商/销售商等能够使用自有的通用半导体制造工艺在后道的期望选择的任一层中形成具有安全功能等的电路，因此该电路信息不会泄露到外部，并且能够使电路的辨别和分析难以进行。其结果，不会被器件仿制者等获知，能够进行半导体器件的识别、跟踪、仿制品的辨别等。
在本发明的一个方面中，提供一种半导体器件，其特征在于，具备前道以及包括多个层的后道，在后道的多个层中的M5以上(M5、M6、M7、…)的布线层中的至少一层中设置具有安全功能的电路。
根据本发明的一方面的半导体器件，半导体器件的设计商/销售商等能够使用自有的通用半导体制造工艺在后道的所选择的M5以上的任一布线层中形成具有安全功能的电路，因此该电路信息不会泄露到外部，并且能够使电路的辨别和分析难以进行，不会被器件仿制者等获知，能够进行半导体器件的识别、跟踪、仿制品的辨别等。
在本发明的一个方面中，提供一种半导体器件，其特征在于，具备前道以及包括多个层的后道，在后道的多个层中的无需使用液浸ArF曝光的至少一层中设置具有安全功能的电路。
根据本发明的一方面的半导体器件，半导体器件的设计商/销售商等能够不使用昂贵的液浸ArF曝光装置(工艺)而在后道的期望选择的任一布线层中形成具有安全功能的电路，因此较为廉价且该电路信息不会泄露到外部，并且能够使电路的辨别和分析难以进行，不会被器件仿制者等获知，并能够进行半导体器件的识别、跟踪、仿制品的辨别等。
在本发明的一个方面中，提供一种半导体器件，其特征在于，具备前道以及包括多个层的后道，在后道的多个层中的使用200nm以上的曝光波长进行曝光的至少一层中设置具有安全功能的电路。
根据本发明的一方面的半导体器件，能够不使用需要昂贵设备投资的曝光工艺所带有的比200nm短的波长的光源而在后道的期望选择的任一布线层中形成具有安全功能的电路，因此较为廉价且该电路信息不会泄露到外部，并且能够使电路的辨别和分析难以进行，不会被器件仿制者等获知，并能够进行半导体器件的识别、跟踪、仿制品的辨别等。
在本发明的一个方面中，半导体器件的后道中的至少一层能够包括多晶半导体(多晶Si或多晶Ge)。
根据本发明的一方面的半导体器件，通过使用如多晶Si或多晶Ge那样的特性比较容易变化的材料，能够形成反映出该特性变化的具有安全功能的电路。
在本发明的一个方面中，半导体器件的安全功能能够包括利用半导体的特性变化的物理不可克隆函数(PUF)：例如从仲裁器物理不可克隆函数(Arbiter PUF)、环形振荡器物理不可克隆函数(Ring Oscillator PUF)、静态随机存储器物理不可克隆函数(SRAMPUF)以及蝶形物理不可克隆函数(Butterfly PUF)等中选择的至少一个。
根据本发明的一方面的半导体器件，能够得到作为制造后内置的PUF电路的输出值的该半导体器件固有的值，由此能够进行半导体器件的识别、跟踪、仿制品的辨别等。
附图说明
图1是示出本发明的一实施方式的半导体器件的结构的剖视图。
图2是用于说明本发明的一实施方式的具有安全功能的电路的形成区域的图。
图3是用于说明布线层与布线间距的关系的图。
图4是用于说明曝光时的光源、波长、分辨率的关系的图。
图5是示出本发明的一实施方式的具有安全功能的电路的结构的图。
图6是示出本发明的一实施方式的具有安全功能的电路的结构的图。
图7是示出本发明的一实施方式的具有安全功能的电路的结构的图。
图8是示出本发明的一实施方式的具有安全功能的电路的结构的图。
具体实施方式
一边参照附图一边对本发明的实施方式进行说明。图1是示出本发明的一实施方式的半导体器件100的结构的剖视图。图1示出一个半导体器件的剖面或者一个半导体器件的局部剖面，换言之，示出半导体基板(半导体晶片)分割前的局部剖面，或者用于一个半导体器件(芯片)的分割后的剖面。图1的附图标记10表示基板(更准确而言表示其部分)，在基板10上形成有朝向上表面12层叠在绝缘层14中的多个布线层20(包括导电通孔(conductive via))。作为半导体基板，能够使用由包括Si、Ge等的IV族半导体、GaAs、GaN等的III-V族化合物半导体、SiGe等的其它化合物半导体等在内的任意半导体材料构成的基板。
基板10及与该基板10连接的附近区域表示所谓的前道工序(FEOL)，在该区域形成有包括场效应晶体管(FET)16、18等的多个功能元件(电路元件)。下面，将前道工序(FEOL)简称为前道。前道中的元件(电路)的形成能够基于以最新的十几纳米(例如14nm)的布线宽度为代表的微细的布线间距来实现。该形成能够在半导体晶片的状态下由具有对应于微细化的半导体制造工艺的外部指定的半导体委托制造商(专业IC代工公司)进行。
前道上的至上表面12的区域表示所谓的后道工序(BEOL)，如已在上面说明的那样，通常仅设置有层叠化的多个布线层，为了随着进入上部层而能够与外部端子连接，其布线间距变宽。下面，同样地，将后道工序(BEOL)也简称为后道。在图1的本发明的一实施方式中，被划分为M1～M4的布线级的后道A、和在其上部的M5以上的布线级(M5、M6、M7、…)的后道B。
在本发明中，其特征之一在于，着眼于该后道，在后道内、更具体而言在图1的后道B内设置具有安全功能的电路(以下称为安全功能电路)。在图1中，在后道B内的由附图标记22、23、24所指示的区域(层)中配置安全功能电路。层22和层24是设置在布线层上的情况下的一例，层23是设置在绝缘层上的情况下的一例。对于安全功能电路的输出，能够经由其所连接的后道中的布线而从上表面12的端子等获得。安全功能电路在后道B内所选择的一个层中具有至少一个即可，也能够在同一层中或不同层中设置两个以上同一种类或不同种类的安全功能电路。
设有安全功能电路的层是多晶半导体，能够包括例如多晶Si、多晶Ge等。如后面详细叙述那样，使用多晶半导体的理由在于，本发明的一实施方式的安全功能电路打算利用设有该安全功能电路的半导体层的制造后的特性变化。因此，只要是满足该意图且能够形成于后道中的材料即可，还能够使用其它的半导体材料(例如，非晶Si等)。安全功能电路能够使用该半导体材料，使用例如薄膜晶体管(TFT)等的功能元件、电阻、电容器等元件，并使用现有的半导体制造技术来制造。
本发明的一实施方式的安全功能电路除了能够如上所述那样设置在M5以上的布线级(M5、M6、M7、…)中的至少一层中，还能够设置在后道中的布线间距为100nm以上的至少一层中。另外，本发明的一实施方式的安全功能电路能够设置在后道中的无需使用液浸ArF曝光的至少一层中。此外，本发明的一实施方式的安全功能电路能够设置在使用200nm以上的曝光波长进行曝光的至少一层中。
在上述的至少一层中设置本发明的一实施方式的安全功能电路的理由在于，该一层中的电路的形成无需前道工序中要求的微细化工艺，因此能够使用自有的所谓通用半导体制造工艺来进行。更具体地来说，是因为，半导体器件的设计商、制造商等在获得了包括由外部指定的半导体委托制造商制造的前道工序的半导体晶片之后，能够使用自有的所谓通用半导体制造工艺来形成安全功能电路作为其后道工序的一部分。
其结果，安全功能电路的设计信息不泄露到外部，并且难以进行电路的辨别和分析，因此能够不被器件仿制者等获知，并能够进行半导体器件的识别、跟踪、仿制品的辨别等。
一边参照图2～图4一边对设有本发明的一实施方式的安全功能电路的后道中的至少一层进行说明。图2是用于说明本发明的一实施方式的具有安全功能的电路的形成区域的图。换言之，图2示出了布线层、布线间距、曝光用光源/技术的关系。图3是用于说明布线层(Layer)与布线间距(Pitch)的关系的图。图3示出了针对英特尔公司公布的最新前道工序中的14nm间距的后道工序的布线设计规则。由图3可知，即使是最新的14nm间距，在M5以上也具有100nm以上的布线间距。图4是用于说明曝光用光源、波长、分辨率(最小尺寸)的关系的图。
由图2中的布线间距(nm)随着布线层的级别从M0趋向M11而逐渐变大以及图4中的曝光用光源与波长的关系可知，能够使用具有较长波长(200nm以上)的光源(g线、i线、KrF等)作为曝光用光源。在本发明的一实施方式中，选择图2中的由三角形包围的区域R作为设置安全功能电路的区域。如已在上文所述那样，该区域R内的层具有如下特征：布线层的级别为M5以上、布线间距为100nm以上，无需使用液浸ArF作为曝光用光源/技术，此外曝光波长为约200nm以上。
在此，液浸ArF曝光不是像使用了现有技术中的ArF准分子激光器等的曝光那样使光源波长变短，而是利用曝光光线(ArF准分子激光束)在浸液后的像空间中波长变短的现象的技术。在液浸ArF曝光中，能够得到例如134nm左右的波长的光线，另一方面，需要包括浸液供给机构等的昂贵的曝光装置。不使用该液浸ArF曝光的曝光能够使用较便宜的通用的曝光装置来进行，因此半导体器件的设计商、制造商等能够以自有的所谓通用半导体制造工艺进行。
接着，一边参照图5～图8一边对本发明的一实施方式的安全功能电路的例子进行说明。图5～图8是均使用利用半导体的特性变化的物理不可克隆函数(PUF：PhysicallyUnclonable Function)的电路作为安全功能电路的例子。在此，利用半导体的特性变化是指，使用图1中所例示的、例如多晶半导体层那样的特性比较容易变化的材料来形成安全功能电路。
在使用PUF电路作为安全功能电路的情况下，该PUF电路的输出会因包括设有该PUF电路的半导体层的特性变化的制造后(时)的器件的特性变化而分别(各个器件(芯片))发生变化。在本发明的一实施方式中，将该PUF电路的输出的变化(差异)用于器件的识别。需要说明的是，图5～图8的例子仅为一例，也能够使用其它的PUF电路或其它种类的安全功能电路。
图5是使用仲裁器(Arbiter)PUF作为PUF电路的例子。在图5的例子中，根据两个选择器30的列的输出的延迟量Δt＝t1-t2，仲裁器电路32的输出变化为0(L)或1(H)。该延迟量Δt＝t1-t2根据包括设有该电路的半导体材料特性的器件特性而不同。其结果，在器件制造之后，通过预先测定并记录其输出值(0或1)，例如在之后出现器件的仿制品等的情况下，可以辨别能够得到该输出值的正品，同时辨别不能够得到该输出值的仿制品。
图6是使用环形振荡器(RO)PUF作为PUF电路的例子。图6的PUF电路包括多个RO34、选择器36以及比较器38。RO34包括串联连结的与门40和反相器(inverter)42。在图6中，由比较器38决定被选择器36选出的两个RO34的输出中哪个更快(其差量)并进行输出(0或1)。RO的振荡频率根据包括设有该电路的半导体材料特性的器件特性而不同。其结果，通过在器件制造后预先测定并记录该输出值(0或1)，与图5的PUF电路的情况同样地，对之后出现的正品的跟踪以及仿制品的辨别变为可能。
图7是使用静态随机存储器(SRAM)PUF作为PUF电路的例子。图7示出了典型的SRAM电路(单元)的结构。将通电时的SRAM单元的初始值、即位线(BL、/BL)的输出值(0或1)用于器件的标识符。通电后的SRAM单元的输出值将变成0或1中的哪一个取决于包括设有该单元的半导体材料特性的器件特性的变化，难以在制造前进行预测。通过在SRAM电路(单元)制造之后预先测定并记录该输出值(0或1)，能够与图5、图6的PUF电路的情况同样地，对之后出现的正品的跟踪以及仿制品的辨别变为可能。
图8是使用蝶形(Butterfly)PUF作为PUF电路的例子。在图8的PUF电路中，将相互连接的触发器(FF：Flip-Flop)44、46的初始值用于器件的标识符。通电后、复位后的输出(OUT)将变成0或1中的哪一个取决于包括设有该电路的半导体材料特性的器件特性的变化，难以在制造前进行预测。通过在制造后预先测定并记录该输出值(0或1)，能够与图5～图7的PUF电路的情况同样地，对之后出现的正品的跟踪以及仿制品的辨别变为可能。
一边参照图一边对本发明的实施方式进行了。然而，本发明不限于这些实施方式。此外，本发明能够在不脱离其主旨的范围内，以基于本领域技术人员的知识加以各种改良、修正、变形的方式实施。
工业实用性
本发明的半导体器件作为具有安全功能的器件能够用于通用的集成电路(大规模集成电路(LSI))、各种定制集成电路、例如容易充斥仿制品的游戏用集成电路、非易失性半导体存储器等基本上所有用途的半导体器件。
附图标记说明
10：半导体器件的下表面(基板)
12：半导体器件的上表面
14：多个层(绝缘层)
16、18：功能元件(晶体管等)
20：布线(布线层、导电通孔)
22、23、24：安全功能电路(层)
30、36：选择器
32：仲裁器
34：环形振荡器(RO)
38：比较器
40：与门
42：反相器
44、46：触发器(FF)
100：半导体器件。

Claims (8)

1.一种半导体器件，其特征在于，
具备前道以及包括多个层的后道，
在所述后道的所述多个层中的布线间距为100nm以上的至少一层中设置具有安全功能的电路。
2.一种半导体器件，其特征在于，
具备前道以及包括多个层的后道，
在所述后道的所述多个层中的M5以上即M5、M6、M7、…的布线层中的至少一层中设置具有安全功能的电路。
3.一种半导体器件，其特征在于，
具备前道以及包括多个层的后道，
在所述后道的所述多个层中的无需使用液浸ArF曝光的至少一层中设置具有安全功能的电路。
4.一种半导体器件，其特征在于，
具备前道以及包括多个层的后道，
在所述后道的所述多个层中的使用200nm以上的曝光波长进行曝光的至少一层中设置具有安全功能的电路。
5.根据权利要求1至4中任一项所述的半导体器件，其中，
所述至少一层包括多晶半导体。
6.根据权利要求5所述的半导体器件，其中，
所述多晶半导体包括多晶Si或多晶Ge。
7.根据权利要求1至6中任一项所述的半导体器件，其中，
所述安全功能包括利用半导体的特性变化的物理不可克隆函数PUF。
8.根据权利要求7所述的半导体器件，其中，
所述PUF包括从仲裁器物理不可克隆函数、环形振荡器物理不可克隆函数、静态随机存储器物理不可克隆函数以及蝶形物理不可克隆函数中选择的至少一个。
CN201680045338.6A 2015-08-10 2016-08-03 包括具有安全功能的电路的半导体器件 Active CN107851611B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-158407 2015-08-10
JP2015158407 2015-08-10
PCT/JP2016/072806 WO2017026350A1 (ja) 2015-08-10 2016-08-03 セキュリティ機能を有する回路を含む半導体デバイス

Publications (2)

Publication Number Publication Date
CN107851611A true CN107851611A (zh) 2018-03-27
CN107851611B CN107851611B (zh) 2022-03-18

Family

ID=57984545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680045338.6A Active CN107851611B (zh) 2015-08-10 2016-08-03 包括具有安全功能的电路的半导体器件

Country Status (6)

Country Link
US (1) US10636751B2 (zh)
EP (1) EP3336887A4 (zh)
JP (1) JP6445703B2 (zh)
KR (1) KR102002263B1 (zh)
CN (1) CN107851611B (zh)
WO (1) WO2017026350A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110323203A (zh) * 2018-03-28 2019-10-11 台湾积体电路制造股份有限公司 集成电路器件及具有互连结构的集成电路器件

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019121884A (ja) 2017-12-28 2019-07-22 三菱重工業株式会社 集積回路、制御装置、情報配信方法及び情報配信システム
JP7046324B2 (ja) * 2018-02-15 2022-04-04 株式会社吉川システック 半導体装置及び半導体装置の設計方法
US10778451B2 (en) * 2018-07-30 2020-09-15 United States Of America As Represented By The Secretary Of The Navy Device and method for hardware timestamping with inherent security
KR102148569B1 (ko) * 2018-10-12 2020-08-27 윈본드 일렉트로닉스 코포레이션 반도체 장치
US11282799B2 (en) * 2020-01-14 2022-03-22 United Microelectronics Corp. Device for generating security key and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090039520A1 (en) * 2007-08-09 2009-02-12 Renesas Technology Corp. Semiconductor circuit device, wiring method for semiconductor circuit device and data processing system
US20100006850A1 (en) * 2006-02-21 2010-01-14 Tyberg Christy S Beol compatible fet structure
US20100044858A1 (en) * 2008-08-19 2010-02-25 Cohn John M Product Chips and Die With a Feature Pattern That Contains Information Relating to the Product Chip, Methods for Fabricating Such Product Chips and Die, and Methods for Reading a Feature Pattern From a Packaged Die
CN103236922A (zh) * 2013-04-23 2013-08-07 曹元� 具有物理不可克隆功能的电路、电子装置及实现方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970054343A (ko) * 1995-12-20 1997-07-31 이준 규소/규소게르마늄 쌍극자 트랜지스터 제조방법
JP2002110679A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
US6661098B2 (en) * 2002-01-18 2003-12-09 International Business Machines Corporation High density area array solder microjoining interconnect structure and fabrication method
TWI237307B (en) 2003-05-01 2005-08-01 Nikon Corp Optical projection system, light exposing apparatus and light exposing method
JP4230334B2 (ja) 2003-10-31 2009-02-25 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
US7560692B2 (en) * 2006-12-28 2009-07-14 International Business Machines Corporation Method of TEM sample preparation for electron holography for semiconductor devices
US8338262B2 (en) * 2009-06-04 2012-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Dual wavelength exposure method and system for semiconductor device manufacturing
US8492905B2 (en) 2009-10-07 2013-07-23 Qualcomm Incorporated Vertically stackable dies having chip identifier structures
US8698321B2 (en) 2009-10-07 2014-04-15 Qualcomm Incorporated Vertically stackable dies having chip identifier structures
JP5499358B2 (ja) 2010-03-24 2014-05-21 独立行政法人産業技術総合研究所 認証処理方法及び装置
JP5354611B2 (ja) 2010-07-29 2013-11-27 独立行政法人産業技術総合研究所 電子回路部品の真贋判定方法
US8274306B1 (en) 2011-03-31 2012-09-25 The United States Of America As Represented By The Secretary Of The Navy Electronic logic circuit with physically unclonable function characteristics
US8741713B2 (en) * 2012-08-10 2014-06-03 International Business Machines Corporation Reliable physical unclonable function for device authentication
US8766258B1 (en) * 2012-12-12 2014-07-01 International Business Machines Corporation Authentication using graphene based devices as physical unclonable functions
US9117824B2 (en) * 2013-09-20 2015-08-25 International Business Machines Corporation Embedded on-chip security
KR102186475B1 (ko) * 2013-12-31 2020-12-03 주식회사 아이씨티케이 홀딩스 랜덤한 디지털 값을 생성하는 장치 및 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100006850A1 (en) * 2006-02-21 2010-01-14 Tyberg Christy S Beol compatible fet structure
US20090039520A1 (en) * 2007-08-09 2009-02-12 Renesas Technology Corp. Semiconductor circuit device, wiring method for semiconductor circuit device and data processing system
US20100044858A1 (en) * 2008-08-19 2010-02-25 Cohn John M Product Chips and Die With a Feature Pattern That Contains Information Relating to the Product Chip, Methods for Fabricating Such Product Chips and Die, and Methods for Reading a Feature Pattern From a Packaged Die
CN103236922A (zh) * 2013-04-23 2013-08-07 曹元� 具有物理不可克隆功能的电路、电子装置及实现方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110323203A (zh) * 2018-03-28 2019-10-11 台湾积体电路制造股份有限公司 集成电路器件及具有互连结构的集成电路器件
CN110323203B (zh) * 2018-03-28 2021-02-26 台湾积体电路制造股份有限公司 集成电路器件及具有互连结构的集成电路器件

Also Published As

Publication number Publication date
US20190019766A1 (en) 2019-01-17
JPWO2017026350A1 (ja) 2018-05-10
EP3336887A4 (en) 2019-04-17
WO2017026350A1 (ja) 2017-02-16
CN107851611B (zh) 2022-03-18
US10636751B2 (en) 2020-04-28
KR102002263B1 (ko) 2019-07-19
JP6445703B2 (ja) 2018-12-26
EP3336887A1 (en) 2018-06-20
KR20180023004A (ko) 2018-03-06

Similar Documents

Publication Publication Date Title
CN107851611A (zh) 包括具有安全功能的电路的半导体器件
US11289469B2 (en) Integrated circuit and semiconductor device
CN101965637B (zh) 具有mosfet熔丝元件的集成电路
TWI228820B (en) Memory device and method of production and method of use of same and semiconductor device and method of production of same
US8631383B2 (en) Integrated circuits, standard cells, and methods for generating a layout of an integrated circuit
US7442624B2 (en) Deep alignment marks on edge chips for subsequent alignment of opaque layers
US10621300B2 (en) Computing system for performing colorless routing for quadruple patterning lithography
US9263384B2 (en) Programmable devices and methods of manufacture thereof
US20130320491A1 (en) Semiconductor Device Having Features to Prevent Reverse Engineering
EP1836729A2 (en) Semiconductor chip with identification codes, manufacturing method of the chip and semiconductor chip management system
US20230060387A1 (en) Integrated circuit and method of manufacturing same
US20130058147A1 (en) Three-Dimensional Writable Printed Memory
KR20170026336A (ko) 기능 셀들의 압축된 어레이를 형성하기 위한 기술
KR101043832B1 (ko) 반도체 소자 및 그 제조 방법
WO2014043566A1 (en) Anti-fuse device
KR100859825B1 (ko) 개별화된 하드웨어
TW202238852A (zh) 半導體裝置
US9437555B2 (en) Semiconductor device having features to prevent reverse engineering
US7262449B2 (en) MTJ element for magnetic random access memory
CN113343631A (zh) 集成电路结构以及生成集成电路布局图的系统和方法
Roizin et al. Dedicated Design Rules for Memory Modules
KR100919997B1 (ko) 반도체 소자의 ｏｐｃ 모델링 방법
KR100381021B1 (ko) 반도체소자의 정렬마크 형성 방법
Gossen I. The 64-kbit RAM: A prelude to VLSI
CN113972316A (zh) 一种半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant