CN110210257A - 一种基于二管结构电压基准源的高可靠性物理不可克隆函数电路 - Google Patents

一种基于二管结构电压基准源的高可靠性物理不可克隆函数电路 Download PDF

Info

Publication number
CN110210257A
CN110210257A CN201910378115.7A CN201910378115A CN110210257A CN 110210257 A CN110210257 A CN 110210257A CN 201910378115 A CN201910378115 A CN 201910378115A CN 110210257 A CN110210257 A CN 110210257A
Authority
CN
China
Prior art keywords
voltage
output
high reliability
phase inverter
unclonable function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910378115.7A
Other languages
English (en)
Other versions
CN110210257B (zh
Inventor
赵晓锦
赵强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen University
Original Assignee
Shenzhen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen University filed Critical Shenzhen University
Publication of CN110210257A publication Critical patent/CN110210257A/zh
Application granted granted Critical
Publication of CN110210257B publication Critical patent/CN110210257B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

本发明提供了一种基于二管结构电压基准源的高可靠性物理不可克隆函数电路，包括列译码器、行译码器、16个列单、模拟多路选择器、反相器，所述每个列单元包括16个基本单元，所述16个列单元组成一个16x16大小的单元阵列，每个基本单元包括两个电压基准源以及一个二极管钳位比较器，每一列16个基本单元的输出端通过同一条读出线与模拟多路选择器的输入端连接，所有单元都工作在亚阈值区，模拟多路选择器的输出端与反相器的输入端连接，最终通过反相器的跳变电压点进行比较后转换成数字信号输出。本发明的电压基准源在宽温度以及电压范围内具有极强的稳定性，整个电压基准源阵列都工作在亚阈值区域，总功耗也在很大程度上得到了优化。

Description

一种基于二管结构电压基准源的高可靠性物理不可克隆函数 电路
[技术领域]
本发明涉及芯片安全技术领域，特别涉及一种基于二管结构电压基准源的高可靠性物理不可克隆函数电路。
[背景技术]
随着物联网的快速发展，数据的储存和处理更多依赖于分布式的本地设备而不是中心服务器。平衡敏感信息的安全与有限的芯片面积及功耗间的关系变得更加具有挑战性。对比用于身份验证的加密算法的密钥始终需要储存在非易失性存储器(NVM)中，物理不可克隆函数(PUF)的密钥可以在系统通电的瞬间产生，从而完全摆脱了对密钥储存的需要，而且每个芯片产生的数据流都是独特的。此外，也符合低功耗和低成本的要求。PUF能利用不同电路的不同物理结构来产生输出，如果不破坏芯片结构，PUF极难被复制或者破解。PUF卓越的不可预测性以及不可克隆的性都来源于半导体制造过程中产生的工艺误差，使其对一定范围内的侵入性或半侵入性物理攻击有一定的抵抗能力。
在过去以及实现的PUF中可以大体分为weak型，例如电流镜阵列型PUF和strong型，例如仲裁器型PUF，环形振荡器型PUF。两种类型最主要的差别在于它们能够产生的输出数量级的差距。在都具有相同位数n位的输入时，strong型能够产生2的n次方位输出，而weak型只能产生n位或者2n位输出。PUF的功能实现方式类似与数学方程，它充当了输入激励和输出响应的映射关系。当输入改变时，输出也会随之发生变化，而且对于每个输入来说，它对应的输出都是唯一的。这些相互对应的输入输出关系被称之为激励响应对(CRP)。
为了使PUF能在各种物联网环境中正常工作，可靠性以及功耗成为PUF在设计过程中的重要性能参数。在文献1中提出了完全静态和单稳态两种结构的PUF。静态PUF在单个信号产生的过程没有瞬时噪声的参与，而半稳态结构虽然有噪声参与，噪声依然无法对输出产生影响。整个设计虽然能耗为15fJ/bit，并且在不同温度以及电源电压的条件下的最差平均可靠性分别可到达99.53％和99.87％，但是消耗了极大的面积。在文献2中，阐述了一个基于与绝对温度成正比(PTAT)结构的紧凑PUF的实现方式。不幸的是，这个设计在温度发生改变的情况下可靠性相对脆弱，最差情况下的误码率(BER)为3.5％。在文献4里，一种基于亚阈值电压基准源阵列的新型PUF实现方式被提出。使用一个双向计数器异步比较一对电压基准源的输出电压，并且在最坏情况下，过滤不稳定单元产生的信号后，可靠性可以从97.60％提升到了99.51％，但是整个电路的工作速度较慢。
[发明内容]
本发明目的在于解决在使用额外的错误修正技术时会增加的功耗，面积，成本等问题，依靠自身结构直接减少错误发生的概率，提升工作速度。
为了实现上述目的，提出了一种基于二管结构电压基准源的高可靠性物理不可克隆函数电路，包括列译码器、行译码器、16个列单、模拟多路选择器、反相器，所述每个列单元包括16个基本单元，所述16个列单元组成一个16x16大小的单元阵列，每个基本单元包括两个电压基准源以及一个二极管钳位比较器，每一列16个基本单元的输出端通过同一条读出线与模拟多路选择器的输入端连接，所有单元都工作在亚阈值区，模拟多路选择器的输出端与反相器的输入端连接，最终通过反相器的跳变电压点进行比较后转换成数字信号输出。
进一步地，所述电压基准源由双MOS管组成，通过本征NMOS(NVT)和普通PMOS(RVT)串联组成，本征NMOS的栅极接地，使整个结构均工作在亚阈值区。
进一步地，二极管钳位比较器由4个二极管钳位反相器以及一个普通反相器组成，4个反相器底部NMOS的栅极与两个电压基准源的输出相连。
进一步地，所述一对电压基准源完全相同，对电压基准源输出电压差通过二极管钳位比较器进行放大，最后转换成数字信号输出。
进一步地，16x16阵列的单元均被相互隔开，数字化的输出只通过列总线耦合，以降低不同单元相互影响。
进一步地，所述基本单元与行译码器相连，所述行列译码器作行列选，从阵列中选出基本单元产生输出。
与现有技术相比，本技术方案基于双MOS管结构电压基准源和二极管钳位比较器的PUF。电压基准源在宽温度以及电压范围内具有极强的稳定性，这些特性可极大提高PUF的可靠性，并且，双MOS管电压基准源很好的兼顾了可靠性以及单位面积。整个电压基准源阵列都工作在亚阈值区域，总功耗也在很大程度上得到了优化，同时，二极管钳位比较器通过对两个电压基准源的输出电压对比来产生PUF的输出。
[附图说明]
图1(a)为本发明PUF的整体结构。
图1(b)为本发明单元阵列的电压基准源结构。
图1(c)为本发明单元阵列的二极管钳位比较器。
图2(a)为本发明电压基准源的TC特性仿真。
图2(b)为本发明电压基准源的输出电压的供电电压的关系。
图3(a)为本发明反相器转移特性曲线和翻转点。
图3(b)为本发明Vref和Vtrip的相互关系。。
图4为本发明温度和电压的变化时对应的可靠性。
图5为本发明唯一性的测试结果。
图6为本发明ACF测试结果。
图7为本发明随机性测试结果。
图8为本发明和当前最新成果性能对比。
[具体实施方式]
为了使本发明实现的技术手段清晰明了，下面结合附图进一步阐述本发明。
实施例：
如图1，此方案的总体结构包括16x16的单元阵列，每个单元包括一对亚阈值电压基准源以及一个二极管钳位比较器。外围电路用于读取PUF阵列产生的随机输出，包括行/列译码器(decoder)，模拟多路选择器(NMOS管组成，MUX)，反相器(将输出数字化，INV)。对两个完全相同的电压基准源的输出电压进行比较，而输出电压的根本差别来源于半导体制造过程中的工艺误差。细微的差异通过特别设计的比较器放大，最终转换成数字信号输出。为了尽可能降低不同单元相互影响以及提高可靠性，16x16阵列的单元均被相互隔开，数字化的输出只通过列总线耦合。此外，在系统通电后，所有单元产生的输出电压都是稳定的，不受任何瞬态噪声影响。与此同时，所有单元都工作在亚阈值区，以减少总体功耗。
单元内部结构的详细电路如图1(b)(c)，每个单元都包括两个电压基准源和一个二极管钳位比较器。理想的电压源能够产生不受环境因素影响的稳定电压，这能极大程度上的提高PUF对环境的稳定性。双MOS管组成的电压源能很好减小的PUF的单元面积。电压基准源由本征NMOS(NVT)和普通PMOS(RVT)串联组成，本征NMOS的栅极接地，使整个结构均工作在亚阈值区。此电压基准源的漏电流可通过与以下公式计算：
μ为载流子迁移率，Cox为栅氧单位面积电容，W/L为MOS管的宽长比，Vth为阈值电压，Vgs/Vgd为栅源/栅漏极之间的电压，Vt为热电压等于KT/q。NMOS和PMOS串联，输出电压Vref可以通过方程(1)，(2)，(3)进行计算。这里采用的本征NMOS管和普通PMOS管巨大的阈值电压差异来满足器件的Vds大于200mV，以忽略亚阈值漏极电流对Vds的依赖性。
方程(3)的第二部分与温度成正比，斜率由电压基准源内部的MOS尺寸决定。通过适当的尺寸调整，可以极大降低Vref的温度系数(TC)。根据蒙特卡洛仿真，Vref和温度之间的关系如图2(a)所示，从-40℃到120℃的平均TC为20.99ppm/℃，标准差为12.93ppm/℃。同时，Vref和电源电压显示出了弱相关性，如图2(b)。在电源电压从0.8V-1.8V的时候，曲线斜率约为0。
为了比较和数字化两个电压基准源的输出电压，典型的方案是使用内含有差分放大器的数字比较器。然而，考虑到芯片面积和功耗预算，本发明利用了紧凑且节能的二极管钳位比较器，可以通过反相器的跳变电压点(Vtrip)，也被称为中点电压来对两个不同的电压进行比较。
如图3(a)所示，Vtrip是指反相器的输入与输出相等的电压，也对应于反相器最大增益点的电压。输入电压偏离Vtrip时，可导致输出电压的突变。二极管钳位比较器由4个二极管钳位反相器以及一个普通反相器组成。4反相器底部的NMOS栅极与两个电压基准源的输出相连，如图1(c)。值得一提的是所有MOS管都工作在亚阈值区以减少功耗。通过方程4，我们可以从亚阈值电流公式推导出Vtrip，如公式(5)。从图3(b)可看出Vrtip不仅取决于二极管钳位反相器的器件参数，还与电压基准源的输出电压有关。
为了输出第一个二极管钳位反相器的Vtrip1，反相器的输入和输出相连接(输入＝输出)。与此同时，使用V1，V2作为前两个二极管钳位反相器的偏置电压，Vtrip1和Vtrip2分别与V1和V2成反比如图3(b)。因此，我们可以使用Vtrip1作为第二个二极管钳位反相器的输入来比较V1和V2。(如方程6中所比较的Vtrip1和Vtrip2)。V1和V2之间的差异越大，得到的第二个二极管钳位反相器的输出就更接近Vdd或地。然后，再采用V1和V2作为最后两个二极管钳位反相器的偏置电压，进一步放大差别，最终得到数字化的二进制输出。
ΔVinv是二极管钳位比较器在制造过程中产生的内部工艺误差可正可负，和电压基准源输出电压的差异一起构成了整个电路的熵源。值得注意的是Vout表达式中不包含与温度和电源电压相关的项，意味着它在面对不同电压以及温度时具有非常优越的可靠性。
本发明提出了一种基于二管结构电压基准源的高可靠性物理不可克隆函数电路，电压基准源在宽温度以及电压范围内具有极强的稳定性，这些特性可极大提高PUF的可靠性。并且，双MOS管电压基准源很好的兼顾了可靠性以及单位面积(亦称面积效率)。整个电压基准源阵列都工作在亚阈值区域，总功耗也在很大程度上得到了优化。同时，二极管钳位比较器通过对两个电压基准源的输出电压对比来产生PUF的输出。此外，该PUF的优越的唯一性来源于所采用的对称性设计。
同时本发明从以下三个方面：可靠性、唯一性、不可预测性进一步阐述。
可靠性：可靠性是一项衡量PUF性能的重要因素，它表示了PUF抗环境干扰的能力(例如工作温度，电源电压的变化)。在实际应用中，环境因素可能对输出稳定性造成极大影响。在极端情况下，输出可被翻转，这也被称为一个错误位。错误位在所有输出中所占的比率也被称为误码率(BER)。根据方程(7)，可靠性可以由片内汉明距离进行评估，等同于同一块芯片在不同的环境下，输出发生变化的比率。
其中Ri是芯片在正常工作条件下受激励C而产生的N位响应。然后对同一PUF芯片在不同环境下施加相同的激励k次，获得响应Ri,j(j＝1,2,……k)。以1.2V工作电压以及27℃工作温度作为参考，温度及电压分别在-40℃至120℃和0.8V至1.8V之间调整。如图4所示，工作条件范围内的平均可靠性大于99.7％。在极端条件下(-40℃，0.8V和120℃，0.8V)最差的可靠性为97.8％。
唯一性：唯一性被定义为两个不同的PUF芯片在参考状态下输出的区分程度，也被称片间汉明距离。如上文所述，汉明距离实际上计算了两个比特流间的不同比特数。假设Ru和Rv是两个不同芯片产生的N位响应，独特性可以由以下公式计算得出。
本发明在相同的工作温度，电压，激励设定下，进行了测试。如图5所示，根据1000蒙特卡洛仿真的结果计算出了片间汉明距离的分布。据统计，平均值μ和标准差σ分别为50.01％和3.14％。
不可预测性：为了评估此PUF方案的不可预测性(亦称随机性)，采用了自相关函数测量(ACF)以及NIST测试进行测量。ACF结果体现了不同时间点的数据流的相关性。如图6所示，测试了5120位(20x256位)的数据流，结果为0.0123对应为95％的置信区间，得到的结果表明了此PUF对相关分析攻击抵抗力较强。
此外还采用了NIST测试，以进一步验证此PUF方案的随机性。每项测试中的P值应该大于0.01才表明通过了测试。如图7的表中所示，本次测试通过了NIST测试。
对比：
图8的表中对比了其他最先进的PUF设计方案。此方案拥有低达3.1μW的功耗，在宽温度和电压范围中体现了高可靠性。
凡是属于本发明原理的技术方案均属于本发明的保护范围。对于本领域的技术人员而言，在不脱离本发明的原理的前提下进行的若干改进，这些改进也应视为本发明的保护范围。
参考文献
文献1：A.Alvarez,W.Zhao,and M.Alioto,“15 fJ/b static physicallyUnclonable functions for secure chip identification with<2％native bitinstability and 140 inter/intra PUF hamming distance separation in 65nm,”inProc.IEEE Int.Solid-State Circuits Conf.,Feb.2015,pp.256-257..
文献2：J.Li and M.Seok,“Ultra-compact and robust physically unclonablefunction based on voltage-compensated proportional-to-absolutetemperaturevoltage generators,”IEEE J.Solid-State Circuits,vol.51,no.9,pp.2192-2202,Sep.2016.
文献3：K.Yang,Q.Dong,D.Blaauw and D.Sylvester,“A 553F2 2-transistoramplifier-based Physically Unclonable Function(PUF)with 1.67％nativeinstability,”in Proc.IEEE Int.Solid-State Circuits Conf.,Feb.2017,pp.146-147.
文献4：Y.Cao,C.H.Chang,W.Zheng and X.Zhao,“A Sub-pico Joules Per BitRobust Physical Unclonable Function Based on Subthreshold VoltageReferences,”in 2018 IEEE International Symposium on Circuits and Systems(ISCAS),pp.1-5,2018.

Claims (6)

1.一种基于二管结构电压基准源的高可靠性物理不可克隆函数电路，包括列译码器、行译码器、16个列单、模拟多路选择器、反相器，所述每个列单元包括16个基本单元，所述16个列单元组成一个16x16大小的单元阵列，每个基本单元包括两个电压基准源以及一个二极管钳位比较器，每一列16个基本单元的输出端通过同一条读出线与模拟多路选择器的输入端连接，所有单元都工作在亚阈值区，模拟多路选择器的输出端与反相器的输入端连接，最终通过反相器的跳变电压点进行比较后转换成数字信号输出。
2.根据权利要求1所述的高可靠性物理不可克隆函数电路，其特征在于，所述电压基准源由双MOS管组成，通过本征NMOS(NVT)和普通PMOS(RVT)串联组成，本征NMOS的栅极接地，使整个结构均工作在亚阈值区。
3.根据权利要求1所述的高可靠性物理不可克隆函数电路，其特征在于，二极管钳位比较器由4个二极管钳位反相器以及一个普通反相器组成，4个反相器底部NMOS的栅极与两个电压基准源的输出相连。
4.根据权利要求1所述的高可靠性物理不可克隆函数电路，其特征在于，所述一对电压基准源完全相同，对电压基准源输出电压差通过二极管钳位比较器进行放大。
5.根据权利要求1所述的高可靠性物理不可克隆函数电路，其特征在于，16x16阵列的单元均被相互隔开，数字化的输出只通过列总线耦合，以降低不同单元相互影响。
6.根据权利要求1所述的高可靠性物理不可克隆函数电路，其特征在于，所述基本单元与行译码器相连，所述行列译码器作行列选，从阵列中选出基本单元产生输出。
CN201910378115.7A 2019-04-22 2019-05-08 一种基于二管结构电压基准源的高可靠性物理不可克隆函数电路 Active CN110210257B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910321589 2019-04-22
CN2019103215898 2019-04-22

Publications (2)

Publication Number Publication Date
CN110210257A true CN110210257A (zh) 2019-09-06
CN110210257B CN110210257B (zh) 2023-06-27

Family

ID=67786950

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910378115.7A Active CN110210257B (zh) 2019-04-22 2019-05-08 一种基于二管结构电压基准源的高可靠性物理不可克隆函数电路

Country Status (1)

Country Link
CN (1) CN110210257B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112417523A (zh) * 2020-11-19 2021-02-26 深圳大学 基于去硅化物接触孔的物理不可克隆函数电路结构
CN112511308A (zh) * 2020-11-19 2021-03-16 深圳大学 基于栅极外悬量调制的物理不可克隆函数电路结构
CN112953507A (zh) * 2021-03-19 2021-06-11 常州市沃尔森电子研究院有限公司 基于电平转换器的物理不可克隆函数电路及其控制方法
CN113515783A (zh) * 2021-09-13 2021-10-19 南京航空航天大学 多模态可重构物理不可克隆函数电路及其方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160148664A1 (en) * 2014-11-21 2016-05-26 Panasonic Intellectual Property Management Co., Ltd. Tamper-resistant non-volatile memory device
CN107766750A (zh) * 2017-11-22 2018-03-06 河海大学常州校区 一种基于阈值电压基准的puf电路
WO2018135142A1 (en) * 2017-01-23 2018-07-26 Sony Semiconductor Solutions Corporation Solid-state imaging device and information processing method of solid-state imaging device
CN108694336A (zh) * 2018-04-28 2018-10-23 深圳大学 一种基于电流比较器的低码率低能耗物理不可克隆技术
CN108763977A (zh) * 2018-05-04 2018-11-06 河海大学常州校区 一种钳位反相器puf的电路、电子装置及实现方法
CN109547207A (zh) * 2018-11-08 2019-03-29 宁波大学 一种采用2t2r混合结构的物理不可克隆函数电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160148664A1 (en) * 2014-11-21 2016-05-26 Panasonic Intellectual Property Management Co., Ltd. Tamper-resistant non-volatile memory device
CN105632543A (zh) * 2014-11-21 2016-06-01 松下知识产权经营株式会社 具有防篡改性的非易失性存储装置及集成电路卡
WO2018135142A1 (en) * 2017-01-23 2018-07-26 Sony Semiconductor Solutions Corporation Solid-state imaging device and information processing method of solid-state imaging device
CN107766750A (zh) * 2017-11-22 2018-03-06 河海大学常州校区 一种基于阈值电压基准的puf电路
CN108694336A (zh) * 2018-04-28 2018-10-23 深圳大学 一种基于电流比较器的低码率低能耗物理不可克隆技术
CN108763977A (zh) * 2018-05-04 2018-11-06 河海大学常州校区 一种钳位反相器puf的电路、电子装置及实现方法
CN109547207A (zh) * 2018-11-08 2019-03-29 宁波大学 一种采用2t2r混合结构的物理不可克隆函数电路

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
YUAN CAO ET: "A Low Power Diode-Clamped Inverter-Based Strong Physical Unclonable Function for Robust and Lightweight Authentication", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS–I: REGULAR PAPERS》 *
YUAN CAO ET: "A Sub-pico Joules Per Bit Robust Physical Unclonable Function Based on Subthreshold Voltage References", 《2018 IEEE SYMP. CIRCUITS AND SYST》 *
李刚等: "基于65nm工艺的多端口可配置PUF电路设计", 《电子与信息学报》 *
钱浩宇 等: "基于单稳态定时偏差的高识别性PUF电路设计", 《浙江大学学报（理学版）》 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112417523A (zh) * 2020-11-19 2021-02-26 深圳大学 基于去硅化物接触孔的物理不可克隆函数电路结构
CN112511308A (zh) * 2020-11-19 2021-03-16 深圳大学 基于栅极外悬量调制的物理不可克隆函数电路结构
CN112417523B (zh) * 2020-11-19 2022-06-10 深圳大学 基于去硅化物接触孔的物理不可克隆函数电路结构
CN112511308B (zh) * 2020-11-19 2022-12-16 深圳大学 基于栅极外悬量调制的物理不可克隆函数电路结构
CN112953507A (zh) * 2021-03-19 2021-06-11 常州市沃尔森电子研究院有限公司 基于电平转换器的物理不可克隆函数电路及其控制方法
CN113515783A (zh) * 2021-09-13 2021-10-19 南京航空航天大学 多模态可重构物理不可克隆函数电路及其方法
CN113515783B (zh) * 2021-09-13 2021-12-14 南京航空航天大学 多模态可重构物理不可克隆函数电路及其方法

Also Published As

Publication number Publication date
CN110210257B (zh) 2023-06-27

Similar Documents

Publication Publication Date Title
CN110210257A (zh) 一种基于二管结构电压基准源的高可靠性物理不可克隆函数电路
Shifman et al. A method to improve reliability in a 65-nm SRAM PUF array
Taneja et al. Fully synthesizable PUF featuring hysteresis and temperature compensation for 3.2% native BER and 1.02 fJ/b in 40 nm
Böhm et al. A microcontroller sram-puf
Holcomb et al. Power-up SRAM state as an identifying fingerprint and source of true random numbers
CN109241782B (zh) 一种利用pmos工艺偏差的弱物理不可克隆函数电路
CN108694336B (zh) 一种基于电流比较器的低码率低能耗物理不可克隆技术
Miller et al. A highly reliable SRAM PUF with a capacitive preselection mechanism and pre-ECC BER of 7.4 E-10
Li et al. An area-efficient microprocessor-based SoC with an instruction-cache transformable to an ambient temperature sensor and a physically unclonable function
Zhao et al. A 124 fJ/bit cascode current mirror array based PUF with 1.50% native unstable bit ratio
Liang et al. A wide-range variation-resilient physically unclonable function in 28 nm
Zhao et al. A 1036-F 2/bit high reliability temperature compensated cross-coupled comparator-based PUF
Li et al. A 3.07 μm 2/bitcell physically unclonable function with 3.5% and 1% bit-instability across 0 to 80° C and 0.6 to 1.2 V in a 65nm CMOS
Shifman et al. An SRAM PUF with 2 independent bits/cell in 65nm
Bai et al. A novel thyristor-based silicon physical unclonable function
CN109067552A (zh) 一种利用nmos工艺偏差的弱物理不可克隆函数电路
CN110224831A (zh) 一种基于四管电压基准源的高可靠性物理不可克隆函数电路
Golanbari et al. Reliable memory PUF design for low-power applications
Tao et al. MVL‐PUFs: multiple‐valued logic physical unclonable functions
Huang et al. A highly reliable and energy-efficient schmitt trigger puf featuring ultra-wide supply voltage range
Ganta et al. A highly stable leakage-based silicon physical unclonable functions
Xie et al. A compact weak PUF circuit based on MOSFET subthreshold leakage current
Lin et al. An ultra-low power common-source-amplifier-based physical unclonable function
Lee et al. Power-up control techniques for reliable SRAM PUF
Zhao et al. A current comparator based physical unclonable function with high reliability and energy efficiency

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant