TWI770265B - 靜電放電偵測裝置 - Google Patents
靜電放電偵測裝置 Download PDFInfo
- Publication number
- TWI770265B TWI770265B TW107131019A TW107131019A TWI770265B TW I770265 B TWI770265 B TW I770265B TW 107131019 A TW107131019 A TW 107131019A TW 107131019 A TW107131019 A TW 107131019A TW I770265 B TWI770265 B TW I770265B
- Authority
- TW
- Taiwan
- Prior art keywords
- circuit
- signal
- electrostatic discharge
- electrically connected
- detection
- Prior art date
Links
Images
Landscapes
- Elimination Of Static Electricity (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一種靜電放電裝置,設置於積體電路晶片內。靜電放電裝置包含偵測電路、計數器電路及防護電路。偵測電路電性連接至電壓源,用以輸出偵測訊號,且在電壓源發生靜電放電時,偵測電路將偵測訊號控制於第一電位。計數器電路根據偵測訊號輸出觸發訊號。防護電路用以根據觸發訊號,於電壓源發生靜電放電時被啟動。防護電路設置於積體電路晶片內之任一電路單元內,偵測電路則設置於電路單元外。
Description
本揭示內容關於一種靜電放電偵測裝置,特別是一種能在電壓源發生靜電放電時,啟動防護電路之裝置。
靜電放電(electrostatic discharge,簡稱ESD)是一種電子系統在運作時常遇到的問題。當人體、機器或電子元件上累積的靜電接觸到電子設備時,靜電會在電子設備內的電路中朝接地端放電。由於ESD造成的放電電流會在短短幾百奈秒的時間內產生數安培的放電量,故,當放電電流經過電子設備內之積體電路晶片時,很容易毀損積體電路晶片。
目前積體電路晶片中,雖在各電路單元內設置有防護電路(ESD protection circuits),以在判斷出有ESD發生時,導通一放電電流路徑,避免靜電電流流入積體電路內而造成電路毀損。但傳統的防護電路效能並不完善,仍有改良的空間。
本揭示內容之一態樣為一種靜電放電偵測裝置,包含偵測電路、計數器電路及一或複數個防護電路。偵測電路電性連 接至電壓源,用以輸出偵測訊號,其中於電壓源發生靜電放電時,偵測訊號處於第一電位。計數器電路電性連接至偵測電路,用以根據偵測訊號,輸出觸發訊號。防護電路電性連接計數器電路,用以根據觸發訊號,於電壓源發生靜電放電時被啟動。其中靜電放電偵測裝置設置於積體電路晶片內,積體電路晶片包含複數個電路單元,防護電路設置於該些電路單元任一者之內,偵測電路設置於該些電路單元之外。
100‧‧‧靜電放電偵測裝置
110‧‧‧偵測電路
111‧‧‧負極性偵測電路
112‧‧‧正極性偵測電路
120‧‧‧計數器電路
130‧‧‧防護電路
200‧‧‧積體電路晶片
210A‧‧‧電路單元
210B‧‧‧電路單元
210C‧‧‧電路單元
210D‧‧‧電路單元
131‧‧‧箝位電路
300‧‧‧控制電路
400‧‧‧邏輯電路
R1‧‧‧第一電阻
C1‧‧‧第一電容
111a‧‧‧第一反相器
R2‧‧‧第二電阻
C2‧‧‧第二電容
112a‧‧‧第二反相器
112b‧‧‧第三反相器
Vdd‧‧‧電壓源
Sn‧‧‧負極性偵測訊號
Sp‧‧‧正極性偵測訊號
Sd‧‧‧偵測訊號
St‧‧‧觸發訊號
Sc1‧‧‧第一控制訊號
Sc2‧‧‧第二控制訊號
第1圖為根據本揭示內容之部分實施例所繪示的靜電放電偵測裝置的示意圖。
第2圖為根據本揭示內容部分實施例所繪示的積體電路晶片之示意圖。
第3圖為根據本揭示內容之部分實施例所繪示的防護電路的示意圖。
第4圖為根據本揭示內容之部分實施例所繪示的防護電路的示意圖。
以下將以圖式揭露本揭示內容之複數個實施方式,為明確說明起見,許多實務上的細節將在以下敘述中一併說明。然而,應瞭解到,這些實務上的細節不應用以限制本發明。也就是說,在本發明部分實施方式中,這些實務上的細節是非必要的。此 外,為簡化圖式起見,一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
於本文中,當一元件被稱為「連接」或「耦接」時,可指「電性連接」或「電性耦接」。「連接」或「耦接」亦可用以表示二或多個元件間相互搭配操作或互動。此外,雖然本文中使用「第一」、「第二」、…等用語描述不同元件,該用語僅是用以區別以相同技術用語描述的元件或操作。除非上下文清楚指明,否則該用語並非特別指稱或暗示次序或順位,亦非用以限定本發明。
請參閱第1圖,係根據本揭示內容之部分實施例所繪示的靜電放電偵測裝置的示意圖。靜電放電偵測裝置100應用於一電子設備中,包含偵測電路110、計數器電路120及防護電路130。偵測電路110電性連接至電壓源Vdd,用以根據電壓源Vdd之變動,輸出偵測訊號Vd。當電壓源Vdd發生ESD時,偵測電路110將控制輸出之偵測訊號Sd處於一第一電位。在本實施例中,偵測訊號Vdd為高電位之脈衝訊號時,代表偵測電路110偵測出電子設備中發生ESD,偵測訊號Vdd處於低電位時,則代表電子設備處於正常狀態。在部份實施例中,電壓源Vdd為電子設備內之供電單元,用以驅動電子設備內之各電路或電子元件。
計數器電路120電性連接於偵測電路110,用以根據偵測訊號Sd,輸出觸發訊號St。在部分實施例中,計數器電路120用以放大偵測訊號Sd,例如:控制偵測訊號Sd處於第一電位的時間長度。在部分實施例中,計數器電路120用以延長偵測訊號Sd處於第一電位的時間,以輸出觸發訊號St。觸發訊號St第一電位的時間介於5毫秒~10毫秒,以確保啟動防護電路130。
防護電路130電性連接於計數器電路120,以接收觸發訊號St,並根據觸發訊號St被啟動。例如:當電壓源Vdd發生靜電放電時,此時偵測訊號Sd、觸發訊號St皆處於第一電位,防護電路130根據觸發訊號St,保護積體電路晶片內之電路。在部份實施例中,防護電路130的數量可為一個或複數個。
請參閱第1及2圖所示,靜電放電偵測裝置100設置於電子設備之積體電路晶片200內,用以偵測積體電路晶片200內部是否發生ESD。積體電路晶片200包含複數個電路單元210A~210D,防護電路130設於電路單元210A~210D之任一者內,偵測電路110則設置於電路單元210A~210D外。舉例而言,防護電路130係與積體電路晶片200一併設計製作而成,亦即,防護電路130屬於電路單元210A~210D的一部分。
在部份實施例中,偵測電路110設於電路單元210A、210D之間,或積體電路晶片200內任一可能殘留ESD之位置。據此,即便ESD不是直接發生於電路單元210A~210D內,靜電放電偵測裝置100仍舊會在判斷出ESD時,啟動防護電路130,避免積體電路晶片200內因有殘留ESD,而影響到電路單元210A~210D的正常運作。
為進一步說明本揭示內容之實施方式,在此說明偵測電路110之結構如後。在部分實施例中,偵測電路110包含負極性偵測電路111及正極性偵測電路112,用以偵測不同的ESD狀態。負極性偵測電路111用以接收電壓源Vdd傳來之電壓訊號。當電壓源Vdd發生ESD,使電壓訊號產生高電位至低電位的負極性變化時,負極性偵測電路111用以輸出第一電位的負極性偵測訊號Sn。
舉例而言,在部分實施例中,負極性偵測電路111包含第一電阻R1及第一電容C1。第一電阻R1電性連接電壓源Vdd。第一電容C1電性連接第一電阻R1。在電壓源Vdd正常運作時,第一電阻R1與第一電容C1間的節點將保持在高電位。而當該電壓源Vdd發生ESD,導致該電壓訊號產生高電位至低電位的負極性變化時,該第一電容R1之跨壓相應產生高電位至低電位的負極性變化。在部分實施例中,負極性偵測電路111更包含第一反相器111a,第一反相器111a之輸入端電性連接至第一電阻R1及第一電容C1,在第一電容C1之跨壓產生高電位至低電位的負極性變化時,第一反相器111a即輸出負極性偵測訊號Sn。
同理,在部分實施例中,正極性偵測電路112包含第二電容C2及第二電阻R2。第二電容C2電性連接該電壓源Vdd。第二電阻R2則電性連接第二電容C2。在電壓源Vdd正常運作時,第二電容C2及第二電阻R2間的節點將保持在低電位。而當該電壓源Vdd發生ESD,使電壓訊號產生低電位至高電位的正極性變化時,第二電阻R2之跨壓相應產生低電位至高電位的正極性變化。在部分實施例中,負極性偵測電路111更包含第二前反相器112a及第二後反相器112b。第二前反相器112a之輸入端電性連接第二電容C2及第二電阻R2。第二後反相器112b之輸入端電性連接第二前反相器112a之輸出端。當第二電阻R2之跨壓產生低電位至高電位的正極性變化時,第二後反相器112b之輸出端即輸出正極性偵測訊號Sp。
在部分實施例中,偵測電路110更包含加法器電路113。加法器電路113電性連接負極性偵測電路111及正極性偵測電路112,用以於接收到處於第一電位的負極性偵測訊號Sn或處於第 一電位的正極性偵測訊號Sp時,輸出偵測訊號Sd。舉例而言,如第1圖所示,只要負極性偵測訊號Sn或正極性偵測訊號Sp處於高電位,加法器電路113即會控制輸出之偵測訊號Sd處於高電位,並透過計數器電路120,輸出觸發訊號St。
本揭示內容之目的,是透過將偵測電路110設於積體電路晶片200內任一可能殘留ESD之位置,以提升ESD之防護效果。在部分實施例中,防護電路130本身即具備基本的ESD防護功能,而透過偵測電路110及計數器電路120,將能進一步強化防護效果。請參閱第3圖,在部分實施例中,防護電路130包含箝位電路131。箝位電路131用以根據觸發訊號St,泄放靜電放電電流,以排除ESD之干擾。
在其他部分實施例中,箝位電路131包含開關電晶體T1、第三電阻R3、第三電容C3及第三反相器131a。第三電阻R3電性連接電壓源Vdd。第三電容C3電性連接第三電阻R3。第三反相器131a之輸入端電性連接第三電阻R3及第三電容C3。開關電晶體T1之控制端電性連接第三反相器131a之輸出端。開關電晶體T1之第一端電性連接至電壓源Vdd,在電壓源Vdd發生ESD時,由於第三電容C3上之跨壓發生變化,因此第三反相器131a會產生脈衝訊號,導通開關電晶體T1,以泄放靜電放電電流Ie。
由於當ESD並非發生於防護電路130(或箝位電路131)之所在位置時,第三電容C3上之跨壓將不會立即產生明顯改變,造成第三反相器131a不會輸出脈衝訊號以導通開關電晶體T1。因此,在部分實施例中,開關電晶體T1之控制端電性連接至計數器電路120,以接收觸發訊號St。在觸發訊號St處於第一電位時,開 關電晶體T1將被導通,以透過開關電晶體T1之第二端,泄放靜電放電電流Ie。如此,即能作為ESD防護的第二道防線,確保開關電晶體T1能在積體電路晶片200內產生ESD時被導通。
請參閱第4圖,係防護電路130之另一種實施例。在部分實施例中,防護電路130包含邏輯閘132。邏輯閘132電性連接控制電路300、計數器電路120以及邏輯電路400。邏輯閘132用以接收控制電路300輸出之第一控制訊號Sc1,以及接收計數器電路120輸出之觸發訊號St,並相應第一控制訊號Sc1與觸發訊號St輸出第二控制訊號Sc12。第二控制訊號Sc12用以選擇性地控制邏輯電路400。當觸發訊號St處於第一電位時,防護電路130將被啟動,使得邏輯閘132輸出處於第二電位(如:低電位或禁能電位)的第二控制訊號Sc2,以相應控制該邏輯電路400。
在部分實施例中,邏輯閘132為一蘊含非閘(NIMPLY gate)。邏輯閘132之第一輸入端電性連接計數器電路120,用以接收觸發訊號St。邏輯閘132之第二輸入端電性連接控制電路300,用以接收第一控制訊號Sc1。邏輯閘132之輸出端電性連接至邏輯電路400,以根據第一控制訊號Sc1及觸發訊號St輸出第二控制訊號Sc2。蘊含非閘包含反相器及及閘(AND Gate),當觸發訊號St為高準位時,觸發訊號會透過反相器,先被轉變為低準位訊號。因此,無論第一控制訊號Sc1為何,第二控制訊號Sc2皆會被鎖定在低準位,使邏輯電路400不會被啟動。
舉例而言,在部分實施例中,控制電路300包含重置電路,第一控制訊號Sc1為重置訊號,重置電路用以根據重置訊號對邏輯電路400進行重置。
透過本揭示內容,當電壓源Vdd發生ESD時,將輸出位於第一準位之觸發訊號St,以啟動防護電路130,使邏輯閘132輸出之第二控制訊號Sc2被鎖定在低準位,據此,即可避免在積體電路晶片200內發生ESD時,控制電路300輸出之第一控制訊號Sc1產生預期之外的變動,導致邏輯電路400誤啟動的問題。在其他實施例中,第一控制訊號Sc1亦可為中斷訊號、警示訊號或切換訊號。
雖然本揭示內容已以實施方式揭露如上,然其並非用以限定本揭示內容,任何熟習此技藝者,在不脫離本揭示內容之精神和範圍內,當可作各種更動與潤飾,因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧靜電放電偵測裝置
110‧‧‧偵測電路
111‧‧‧負極性偵測電路
112‧‧‧正極性偵測電路
120‧‧‧計數器電路
130‧‧‧防護電路
R1‧‧‧第一電阻
C1‧‧‧第一電容
111a‧‧‧第一反相器
R2‧‧‧第二電阻
C2‧‧‧第二電容
112a‧‧‧第二反相器
112b‧‧‧第三反相器
Vdd‧‧‧電壓源
Sn‧‧‧負極性偵測訊號
Sp‧‧‧正極性偵測訊號
Sd‧‧‧偵測訊號
St‧‧‧觸發訊號
Claims (15)
- 一種靜電放電偵測裝置,包含:一偵測電路,電性連接至一電壓源,用以輸出一偵測訊號,其中於該電壓源發生靜電放電時,該偵測訊號處於一第一電位;一計數器電路,電性連接至該偵測電路,用以根據該偵測訊號,輸出一觸發訊號;以及一或複數個防護電路,電性連接該計數器電路,用以根據該觸發訊號,於該電壓源發生靜電放電時被啟動;其中該靜電放電偵測裝置設置於一積體電路晶片內,該積體電路晶片包括複數個電路單元,該防護電路設置於該些電路單元任一者之內,該偵測電路設置於該些電路單元之外,該計數器電路用以接收並控制該偵測訊號處於該第一電位的時間長度,以輸出該觸發訊號。
- 如請求項1所述之靜電放電偵測裝置,其中該觸發訊號處於該第一電位的時間介於5毫秒~10毫秒之間。
- 如請求項1所述之靜電放電偵測裝置,其中該偵測電路包含:一負極性偵測電路,用以接收該電壓源傳來之一電壓訊號,當該電壓源發生靜電放電,使該電壓訊號產生高電位至低電位的負極性 變化時,該負極性偵測電路用以輸出該第一電位的一負極性偵測訊號;以及一正極性偵測電路,用以接收該電壓源傳來之該電壓訊號,當該電壓源發生靜電放電,使該電壓訊號產生低電位至高電位的正極性變化時,該正極性偵測電路用以輸出該第一電位的一正極性偵測訊號。
- 如請求項3所述之靜電放電偵測裝置,其中該偵測電路更包含:一加法器電路,電性連接該負極性偵測電路及該正極性偵測電路,該加法器電路用以於接收到該第一電位的該負極性偵測訊號或該第一電位的該正極性偵測訊號時,輸出處於該第一電位的該偵測訊號。
- 如請求項3所述之靜電放電偵測裝置,其中該負極性偵測電路包含:一第一電阻,電性連接該電壓源;以及一第一電容,電性連接該第一電阻,在該電壓源發生靜電放電,使該電壓訊號產生高電位至低電位的負極性變化時,該第一電容之跨壓相應產生高電位至低電位的負極性變化。
- 如請求項5所述之靜電放電偵測裝置,其中該負極性偵測電路更包含:一第一反相器,該第一反相器之一輸入端電性連接至該第一電阻及該第一電容,在該第一電容之跨壓產生高電位至低電位的負極性變化時,該第一反相器輸出該第一電位的該負極性偵測訊號。
- 如請求項3所述之靜電放電偵測裝置,其中該正極性偵測電路更包含:一第二電容,電性連接該電壓源;以及一第二電阻,電性連接該第二電容,在該電壓源發生靜電放電,使該電壓訊號產生低電位至高電位的正極性變化時,該第二電阻之跨壓相應產生低電位至高電位的正極性變化。
- 如請求項7所述之靜電放電偵測裝置,其中該正極性偵測電路更包含:一第二前反相器,該第二前反相器之一輸入端電性連接該第二電容及該第二電阻;以及一第二後反相器,該第二後反相器之一輸入端電性連接該第二前反相器之一輸出端,在該第二電阻之跨壓產生低電位至高電位的正極性變化時,該第二後反相器之一輸出端輸出該第一電位的該正極性偵測訊號。
- 如請求項1所述之靜電放電偵測裝置,其中該防護電路包含一箝位電路,用以根據該觸發訊號,泄放一靜電放電電流。
- 如請求項9所述之靜電放電偵測裝置,其中該箝位電路包含:一開關電晶體,該開關電晶體之一控制端電性連接至該計數器電路,該開關電晶體之一第一端電性連接至該電壓源,該開關電晶體用以根據該觸發訊號導通,以透過該開關電晶體之一第二端泄放該靜電放電電流。
- 如請求項10所述之靜電放電偵測裝置,其中該箝位電路更包含:一第三電阻,電性連接該電壓源;一第三電容,電性連接該第三電阻;以及一第三反相器,該第三反相器之一輸入端電性連接該第三電阻及該第三電容,該第三反相器之一輸出端電性連接該開關電晶體之該控制端。
- 如請求項1所述之靜電放電偵測裝置,其中該防護電路包含:一邏輯閘,電性連接一控制電路、該計數器電路以及一邏輯電路,用以接收該控制電路輸出之一第一控制訊號,與該計數器電路 輸出之該觸發訊號,並相應該第一控制訊號與該觸發訊號輸出一第二控制訊號,以選擇性地控制該邏輯電路,其中當該觸發訊號處於該第一電位時,該邏輯閘輸出處於一低電位的該第二控制訊號,以相應控制該邏輯電路。
- 如請求項12所述之靜電放電偵測裝置,其中,該邏輯閘之一第一輸入端電性連接該計數器電路,用以接收該觸發訊號,該邏輯閘之一第二輸入端電性連接該控制電路,用以接收該第一控制訊號,該邏輯閘之一輸出端電性連接至該邏輯電路。
- 如請求項12所述之靜電放電偵測裝置,其中,該邏輯閘為一蘊含非閘。
- 如請求項13所述之靜電放電偵測裝置,其中,該控制電路包含一重置電路,該第一控制訊號為一重置訊號,該重置電路用以根據該重置訊號對該邏輯電路進行重置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107131019A TWI770265B (zh) | 2018-09-04 | 2018-09-04 | 靜電放電偵測裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107131019A TWI770265B (zh) | 2018-09-04 | 2018-09-04 | 靜電放電偵測裝置 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202011490A TW202011490A (zh) | 2020-03-16 |
TWI770265B true TWI770265B (zh) | 2022-07-11 |
Family
ID=70766741
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107131019A TWI770265B (zh) | 2018-09-04 | 2018-09-04 | 靜電放電偵測裝置 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI770265B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200305989A (en) * | 2002-04-24 | 2003-11-01 | Intel Corp | Electrostatic discharge protection circuit having a ring oscillator timer circuit |
US20080048215A1 (en) * | 2006-08-25 | 2008-02-28 | Robert Bruce Davies | Electrical stress protection apparatus and method of manufacture |
CN100481667C (zh) * | 2001-10-23 | 2009-04-22 | 联华电子股份有限公司 | 使用基底触发硅控整流器的静电放电防护电路 |
TW200929443A (en) * | 2007-12-31 | 2009-07-01 | Alpha & Omega Semiconductor | Reduced mask configuration for power MOSFETs with electrostatic discharge (ESD) circuit protection |
US20150124360A1 (en) * | 2013-11-01 | 2015-05-07 | Nathan D. Jack | Inverter-embedded silicon controlled rectifier |
US20160268251A1 (en) * | 2015-03-13 | 2016-09-15 | Magnachip Semiconductor, Ltd. | Semiconductor device in a level shifter with electrostatic discharge (esd) protection circuit and semiconductor chip |
US20160300827A1 (en) * | 2015-04-13 | 2016-10-13 | Infineon Technologies Ag | Protection Devices with Trigger Devices and Methods of Formation Thereof |
-
2018
- 2018-09-04 TW TW107131019A patent/TWI770265B/zh active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100481667C (zh) * | 2001-10-23 | 2009-04-22 | 联华电子股份有限公司 | 使用基底触发硅控整流器的静电放电防护电路 |
TW200305989A (en) * | 2002-04-24 | 2003-11-01 | Intel Corp | Electrostatic discharge protection circuit having a ring oscillator timer circuit |
US20080048215A1 (en) * | 2006-08-25 | 2008-02-28 | Robert Bruce Davies | Electrical stress protection apparatus and method of manufacture |
US7656003B2 (en) * | 2006-08-25 | 2010-02-02 | Hvvi Semiconductors, Inc | Electrical stress protection apparatus and method of manufacture |
TW200929443A (en) * | 2007-12-31 | 2009-07-01 | Alpha & Omega Semiconductor | Reduced mask configuration for power MOSFETs with electrostatic discharge (ESD) circuit protection |
CN104681480A (zh) * | 2007-12-31 | 2015-06-03 | 万国半导体股份有限公司 | 可减少掩膜数目的具有静电放电电路保护的半导体功率组件 |
US20150124360A1 (en) * | 2013-11-01 | 2015-05-07 | Nathan D. Jack | Inverter-embedded silicon controlled rectifier |
US20160268251A1 (en) * | 2015-03-13 | 2016-09-15 | Magnachip Semiconductor, Ltd. | Semiconductor device in a level shifter with electrostatic discharge (esd) protection circuit and semiconductor chip |
US9721941B2 (en) * | 2015-03-13 | 2017-08-01 | Magnachip Semiconductor, Ltd. | Semiconductor device in a level shifter with electrostatic discharge (ESD) protection circuit and semiconductor chip |
US20160300827A1 (en) * | 2015-04-13 | 2016-10-13 | Infineon Technologies Ag | Protection Devices with Trigger Devices and Methods of Formation Thereof |
Also Published As
Publication number | Publication date |
---|---|
TW202011490A (zh) | 2020-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8116047B2 (en) | Electrostatic discharge protective circuit having rise time detector and discharge sustaining circuitry | |
CN109841607B (zh) | 具有控制钳位超时行为的电路的用于静电放电(esd)保护的电源钳位 | |
US20140211349A1 (en) | Electrostatic discharge protection circuit and method thereof | |
CN103378587B (zh) | 一种静电释放保护电路和方法、驱动电路、集成电路 | |
KR20070052185A (ko) | Esd 보호를 제공하기 위한 rc-트리거 esd 파워클램프 회로 및 방법 | |
KR101089469B1 (ko) | 능동적 보호 회로 장치 | |
KR100898584B1 (ko) | 정전기 방전 회로 | |
US10158225B2 (en) | ESD protection system utilizing gate-floating scheme and control circuit thereof | |
US10644501B2 (en) | Driving circuit | |
KR20080090725A (ko) | 정전기 보호 회로 | |
CN110967568B (zh) | 静电放电检测装置 | |
EP2919347B1 (en) | Surge-protection circuit and surge-protection method | |
US8243404B2 (en) | ESD protection circuit with merged triggering mechanism | |
JP5726583B2 (ja) | Esd保護回路 | |
TWI770265B (zh) | 靜電放電偵測裝置 | |
KR100967107B1 (ko) | 데이타 출력 드라이버 손상을 방지하는 정전기 방전 보호회로 | |
JP2010183168A (ja) | 集積回路装置、及び電子機器 | |
TWI559492B (zh) | 靜電放電保護電路與積體電路 | |
US9263882B2 (en) | Output circuits with electrostatic discharge protection | |
US8411398B2 (en) | Electrostatic discharge protection | |
CA2992216A1 (en) | Auto-monitoring circuit and circuit interrupter including the same | |
CN110794942B (zh) | 一种复位芯片电路 | |
CN202797929U (zh) | 一种静电释放保护电路和驱动电路、集成电路 | |
KR101102452B1 (ko) | 로우 사이드 구동회로의 이상 검출장치 | |
KR102258763B1 (ko) | 충돌 센서 보호용 회로 |