KR101089469B1 - 능동적 보호 회로 장치 - Google Patents

능동적 보호 회로 장치 Download PDF

Info

Publication number
KR101089469B1
KR101089469B1 KR1020067007574A KR20067007574A KR101089469B1 KR 101089469 B1 KR101089469 B1 KR 101089469B1 KR 1020067007574 A KR1020067007574 A KR 1020067007574A KR 20067007574 A KR20067007574 A KR 20067007574A KR 101089469 B1 KR101089469 B1 KR 101089469B1
Authority
KR
South Korea
Prior art keywords
resistor
circuit arrangement
circuit
capacitor
resistors
Prior art date
Application number
KR1020067007574A
Other languages
English (en)
Other versions
KR20060120664A (ko
Inventor
베른트 팡크하우저
미하엘 마이어호퍼
Original Assignee
오스트리아마이크로시스템즈 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오스트리아마이크로시스템즈 아게 filed Critical 오스트리아마이크로시스템즈 아게
Publication of KR20060120664A publication Critical patent/KR20060120664A/ko
Application granted granted Critical
Publication of KR101089469B1 publication Critical patent/KR101089469B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 집적 반도체 회로들을 전기 펄스 또는 전기 과전압에 대해서 보호하기 위한 회로 장치에 관한 것이며, 이는 제1 저항(R1; R10)과 커패시터(C1; C10)의 직렬 회로로 이루어지며 2개의 공급 전위 라인들(VDD, VSS) 사이에 접속된 RC 소자와, 일렬로 직렬 접속된 인버터들(I10 내지 I12)로 이루어지고 입력측이 제1 저항(R1; R10)과 커패시터(C1; C10)의 연결점에 연결되는 체인과, 그 제어 입력부가 인버터 체인의 출력부에 연결되고 출력측은 2개의 공급 전위 라인들(VDD, VSS)에 연결되는 보호 트랜지스터(ST)를 갖는다.
공급 전위 라인, 인버터 체인, 커패시터, 보호 트랜지스터, 저항

Description

능동적 보호 회로 장치{ACTIVE PROTECTION CIRCUIT ARRANGEMENT}
본 발명은 집적 반도체 회로들을 전기 펄스 또는 전기 과전압에 대해서 보호하기 위한 회로 장치에 관한 것이다.
상기 유형의 펄스 또는 과전압은 예컨대 정전기적 방전(ESD, Electrostatic Discharge) 시에 발생할 수 있다. 정전기적 방전은 집적 전자 회로가 완전히 파괴될 때까지 이를 손상시킬 수 있다.
다양한 적용예들에 대한 능동적 ESD-보호 회로들은 예컨대 자동차 기술에서 점차 중요한 의미를 얻고 있다. 이 경우, 종래보다 분명 더 높은 ESD-레벨에 대해서도 상기 유형의 회로들을 설계해야 하는 요건이 있다. 능동적 ESD-보호 회로들은 대부분 ESD-신호의 상승에 의해 트리거링된다. 이 경우, 단위 시간 당 전압 상승이 검출되며, 구동 회로를 통해서 보호 트랜지스터가 스위칭된다.
미국 특허 제6,465,768호로부터는 n-채널 MOS-전계 효과 트랜지스터와, 상기 NMOS-트랜지스터에 대해 병렬 접속된 콜렉터-이미터-경로를 가진 기생 npn-바이폴라 트랜지스터를 구비한, 집적 회로 기술을 이용한 ESD-보호 수단이 공지되어 있다. 또한 ESD 펄스의 발생 시 트리거링 기판 전류를 트리거링하는 바이어스-회로를 갖는 p-트로프가 제공되며, 기판 전류가 다시 기생 바이폴라-접합-트랜지스터를 스위칭시킴에 따라, 회로의 I/O-핀에서 ESD-과전압이 빠르게 방전된다. 종종, ESD 작용에 대해서 별도의 I/O-패드를 보호할 뿐만 아니라 공급 라인 자체도 보호하는 것이 바람직하다.
미국 특허 US 제5,559,659호에는, 보호 트랜지스터를 구동하며 하류에 연결된 인버터 체인을 트리거링하는 RC 소자를 포함하는 능동적 보호 회로 장치가 공지되어 있다. 허용되지 않는 높은 전압이 제공되는 경우와 같은 결함 발생 시에, 이러한 과전압은 보호 트랜지스터를 통해 접지로 유도되므로, 하류 접속 부품들이 높은 전압에 대해서 보호된다. 따라서 트랜지스터는 능동적으로 트리거링된 과전압 어레스터로서 이해될 수 있다.
ESD-회로에서는 다양한 문제들이 발생할 수 있다. 한편으로는, 회로의 전압이 상승할 때(파워-온) 보호 트랜지스터가 활성화되는 것은 바람직하지 않다. 이러한 상황은 ESD-회로가 상응하는 크기를 가질 때, 예컨대 경우에 따라 발생하는, 공급 전압의 급격한 신호 에지로 인해 발생할 수 있는데, 이는 공급 라인 상의 전압의 상승 시간이 ESD 펄스의 상승 시간보다 충분하게 느리지 않기 때문이다. 이 경우 상승 시간 동안 능동적 보호 회로를 다시 차단하기 위해 더 큰 전류가 필요하다.
추가의 문제점은, 회로의 전압이 상승할 때(파워-업) ESD-회로의 바람직하지 않은 반응의 경우, 이러한 방식으로 활성화된 보호 트랜지스터에 의해 공급 전압이 바람직하지 않게 급강하하거나 적어도 상승 시간이 느려짐으로써 발생할 수 있다. 따라서 보호 트랜지스터는 다시 하이 임피던스를 갖게 되고, 완전히 차단될 수 있다. 이에 뒤따르는 공급 전압의 신속한 상승은, 쉽게 예상할 수 있는 바와 같이, 공급 라인에서 진동 효과 또는 플립플롭 효과가 발생하도록 한다. 공급 전압이 공급될 때의 이와 같은 불리한 거동은, 표준 작동일 때에도 전자기적 기생 유도(parastic induction)에 의해서 트리거링될 수 있다. 이 진동 또는 플립플롭 효과에 의해 다시 집적 회로의 스위치-온 시간이 길어지며, 이는 바람직하지 못하다. 왜냐하면 짧은 접속 시간은 제품 특성의 중요한 양태이며, 따라서 경쟁 우위를 나타내기 때문이다. 또한 진동 또는 플립플롭 효과에 의해 제품의 EMC-성능이 낮아진다.
회로의 작동 시 "리플" 즉, 공급 전압의 짧은 간섭은 ESD-이벤트로서 평가될 수 있으며 보호 트랜지스터의 스위치-온을 유발한다. 따라서 단시간 동안 전류가 보호 트랜지스터를 통해 VDD-라인으로부터 멀리 흐르므로, 리플은 더 큰 간섭이 된다. 외부 전류 공급에 의한 해결책은 복잡도를 증가시킨다.
또한 전자기적 호환성(EMV 또는 EMC(Electromagnetic Compatibility))에 대해 보호할 회로들의 기능을 테스트할 때 EMC-테스트 신호를 간섭 신호로서 사용할 수 있다. 보호 회로 장치가 빠른 간섭 신호에 대해서 민감하게 반응하면, 보호 회로가 활성화될 수 있으며 공급 전압의 재상승(파워-온-리셋)이 트리거링될 수 있다. 이는 EMC-특성화의 에러 상태를 의미한다.
본 발명의 목적은, 전술한 종래 기술에 비해 개선된 반응 거동을 나타내는 능동적 보호 회로를 제공하는 것이다.
상기 목적은 청구항 1항의 특징들을 갖는 본 발명에 의해 해결된다. 본 발명의 바람직한 실시예 및 개선예는 종속항들의 대상이다.
본 발명은 이하에서 도1, 2와 관련한 실시예들에 의해 더 자세히 설명된다.
도1은 이미 언급한, 종래 기술에 따른 보호 회로 장치의 개략적 도면이다.
도2는 개선된 특성을 갖는, 개략적으로 도시된 보호 회로 장치의 도면이다.
도3은 CMOS-인버터를 갖는, 도2에 따른 보호 회로 장치의 도면이다.
동일한 또는 동일하게 작용하는 요소들에는 도면에서 동일한 도면 부호가 제공된다.
도1에 따라, 공지된 능동적 보호 회로(1)는 공급 전위를 갖는 라인(VDD) 및 기준 전위를 갖는 라인(VSS)에 접속된다. 이로써 VDD와 VSS 사이에는 공급 전압이 있다. 이 보호 회로에 병렬로, 한편으로 입력 회로 및/또는 다른 한편으로는 보호될 유효 회로가 접속될 수 있다. 입력 회로는 VDD에 연결된 연결부(패드)일 수도 있다.
저항(R1)은 커패시터(C1)와 함께 RC 소자를 형성한다. 바람직하게 저항(R1)은 확산 저항으로서, 커패시터(C1)는 산화물 커패시터 또는 게이트 산화물 커패시터로서 형성된다.
ESD 펄스 또는 EMC 간섭이 발생할 때, R1 및 C1으로 이루어진 RC 소자는, 연속적으로 직렬 접속된 인버터들(I1, I2, I3)로 이루어지며 하류에 접속된 인버터 체인을 트리거링한다. 하나의 인버터는 그 입력부에 인가된 신호를 반전시키며 이를 그 출력부에 제공한다. I3의 출력부는 보호 트랜지스터(ST)의 제어 입력부에 연결되어, 라인(VDD) 상의 간섭 신호를 기준 전위(VSS)로 유도하기 위해서 인버터가 보호 트랜지스터(ST)를 스위칭할 수 있다. 이 경우 인버터의 수는 무엇보다, 보호 트랜지스터가 ESD 펄스 또는 EMC 간섭일 때 스위칭되는 방식으로 보호 트랜지스터(ST)의 채널 타입에 맞게 조정된다. 보호 트랜지스터(ST)의 크기는 VDD에서 발생하는 간섭 신호를 유도할 수 있을 정도의 크기로 설계된다.
대략적인 크기 제어로서, 라인(VDD)에서, 예컨대 전압 상승의 스위치-온 과정 시에 공급 전압의 유효 신호의 최대 상승 시간이 ESD 펄스 또는 EMC-펄스의 상승 시간보다 대략 1000배 더 느리도록, 회로(1)가 설계되어야 한다.
도1에 따른 회로에서, 서두에 언급한 보호 회로의 바람직하지 못한 스위치-온의 문제점들 또는, 진동 효과 내지 플립플롭 효과가 발생하면, 상기 회로는 도2에서 설명하고 도시한 바와 같이 개선될 수 있다.
도2에 따라 보호 회로 장치(10)는 마찬가지로, 저항(R10)과 커패시터(C10)로 이루어진 RC 소자를 입력측에 포함한다. R1 및 C1과 같은 2개의 소자들은 모두 확산 저항 또는 산화물 커패시터로서 형성될 수 있다. R10과 C10으로 이루어진 RC 소자에 의해 트리거링되며, 직렬로 접속된 인버터들(I10, I11)로 이루어진 인버터 체인은유도 트랜지스터인 보호 트랜지스터(ST)를 출력측에서 구동한다.
본 발명에 따라, 목적에 상응하게 설계된 그리고 앞서 설명한 ESD-보호 회로, 특히 인버터 체인의 적절한 지점에 배치된 풀-업-저항들 및 풀-다운-저항들에 의해 진동 경향 및 EMC-과민성과 같은 언급한 문제점들이 제거될 수 있다. 상기 풀-업-저항들 및 풀-다운-저항들은 공급 전위 및/또는 기준 전위로 접속된다. 따라서 보호된 회로의 스위치-온 속도는 공급 전압의 상승과 관련해서 증가할 수 있다.
도2의 구체적인 실시예에서, 저항(R11)은 I11과 I12의 연결점과 VDD 사이에 접속된다. 다른 한편으로 저항(R12)은 I10과 I11의 연결점과 VSS 사이에 접속되는 반면, 저항(R13)은 I12와 보호 트랜지스터(ST)의 게이트의 연결점과 VSS 사이에 접속된다. R10이 대략 1 MOhm의 크기로 설계되면, 상기 실시예에서 R11 내지 R13의 저항값은 각각 대략 5 kOhm에 이른다.
도2에 따라 배치된 풀-업-저항들 및 풀-다운-저항들(R11, R12 및 R13)은 도1에 따른 회로의 진동 경향 또는 플립플롭 경향을 크게 줄이며, 회로의 EMC-성능을 현저히 개선시킨다. 이는 보호 회로 장치(10)의 안전한 작동을 위해, 파워-온일 때 공급 전압의 상승 시간이 ESD 펄스 또는 EMC 간섭 신호의 상승 시간보다 대략 100배만 더 느리면 되는 것을 의미한다. 이는 도1의 회로(1)와 비교할 때, 유효 회로의 스위치-온 시 10배 더 신속한, 파워-온-유효 신호의 허용된 상승 시간을 의미한다. 이와 같이 개선됨으로써, 제품의 유효 회로의 디자인과 사양이 동시에 개선될 수 있다.
도3의 특수한 실시예에 따라, 인버터는 각각 하나의 p-채널-트랜지스터와 n-채널-트랜지스터를 갖는 CMOS-인버터로서 형성된다. p-채널-트랜지스터(P10)는 n-채널-트랜지스터(N10)와 함께 제1 인버터를 형성한다. 이는 P11과 N11로 이루어진 인버터 및 P12와 N12로 이루어진 인버터에도 상응하게 적용된다. 저항들(R11 내지 R13)은 도2에 도시된 바와 같이 바람직하게는 확산 저항으로서 형성될 수 있다.
CMOS-인버터의 스위치-온은 실질적으로 각각의 트랜지스터-쌍의 임계값에 의해 결정된다. 이 임계값은 CMOS-인버터의 경우 통상적으로 절반 공급 전압에 놓이므로 비교적 높다. 따라서 회로는 리플과 같은 공급 변동에 대해서 민감하지 않게 된다. 반대로, 보호 트랜지스터를 스위칭하기 위해서는 뚜렷한 리플 간섭이 요구된다.
도3에는 보호 트랜지스터(ST)의 기생 드레인-투-게이트-커패시터(CDG)가 도시된다. 이 커패시터에 의해 간섭이 보호 트랜지스터(ST)의 게이트로 직접 커플링된다. 본 실시예에서는 -일반적으로 킬로옴의 값을 갖는- 저항(R13)에 병렬로 놓인 스위치-온된 트랜지스터(N12)가 로우 임피던스 병렬 경로를 제공하고, 이 병렬 경로는 CDG를 통해 커플링된 보호 트랜지스터(ST)의 게이트로의 간섭을 VSS로 유도함으로써 보호 트랜지스터(ST)를 스위치-오프 상태로 유지시킨다.
비선형 전압-전류-특성 곡선을 갖는 확산 저항들인 저항들(R11 내지 R13)의 실시예에서, 저항은 전류가 증가함에 따라 증가한다. 느린 간섭 의 경우, 또한 CDG를 통한 보호 트랜지스터(ST) 게이트로의 용량성 전류 커플링의 경우, 스위칭된 상태일 때 로우 임피던스성 트랜지스터 분기는 전류가 증가함에 따라 N12를 통해 더 많은 영향을 받으며 간섭 억제를 촉진한다.
느린 간섭의 경우와는 반대로, 빠른 ESD 간섭의 경우 CDG를 통한 보호 트랜지스터(ST) 게이트로의 커플링에 추가로, 간섭 성분이 보호 트랜지스터(ST)의 게이트에 직접 커플링될 수 있다. 이 경우, P12와 N12로 이루어진 인버터가 전환되기 전에, 우선 로우 임피던스 트랜지스터(N12)가 보호 트랜지스터(ST)의 게이트를 더 이상 안정화하지 않고 VSS에 유지시킬 수 있다. 그러나 이는, 인버터를 전환시키는 구동 회로의 ESD 검출에 의해서 보호 트랜지스터(ST)가 활성화되기 전에, 이러한 기생 효과를 통해서 효과적으로 바이어스되기 때문에 바람직하다. 따라서 확산 저항들의 사용은, 보호 회로의 작용을 가속화하며 추가적으로 개선시킨다.
파워-온일 때, 도2에 따른, 특히 도3에 따른 회로 장치는 저항들(R11 내지 R13)이 파워-온이 시작될 때 인버터들과 함께 보호 트랜지스터(ST)를 차단시킬 수 있는 규정된 "오프(off)"-상태들을 제공하는 장점을 가진다. 그럼으로써, 공지된 회로에서 규정되지 않은 상태들을 통해서 발생할 수 있는, 신속하게 접속되는 보호 트랜지스터(ST)에 의한 진동이 방지될 수 있다. 따라서 도3에 따라 더 신속한 파워-온이 실행되며, 회로 장치는 더 확장된 적용을 가능하게 한다.

Claims (7)

  1. 집적 반도체 회로들을 전기 펄스 또는 전기 과전압에 대해서 보호하기 위한 회로 장치로서,
    제1 저항 및 커패시터로 이루어지며 2개의 공급 전위 라인들 사이에 접속된 RC 소자와,
    직렬 접속된 인버터들로 이루어지고 입력측이 상기 제1 저항과 상기 커패시터의 연결점에 연결되는 인버터 체인과,
    보호 트랜지스터 - 상기 보호 트랜지스터의 제어 입력부는 상기 인버터 체인의 출력부에 연결되고 상기 보호 트랜지스터의 출력부는 2개의 공급 전위 라인들에 연결됨 -
    를 포함하며,
    상기 인버터들 서로간의 연결점들, 및 상기 인버터들과 상기 보호 트랜지스터 간의 연결점들은 각각 하나의 저항에 연결되며, 저항들의 각각의 다른 연결부는 상기 공급 전위 라인들 중 하나에 연결되는 것을 특징으로 하는 회로 장치.
  2. 제1항에 있어서, 상기 저항들은 상기 공급 전위 라인들의 각각에 교대로 연결되는 것을 특징으로 하는 회로 장치.
  3. 제1항 또는 제2항에 있어서, 상기 인버터 체인의 마지막 인버터의 입력부는 상기 저항들 중 하나의 저항에 의해서 하나의 공급 전위 라인에 연결되며, 상기 인버터 체인의 마지막 인버터의 출력부는 상기 저항들 중 다른 하나의 저항에 의해서 다른 공급 전위 라인에 연결되고, 또한 상기 보호 트랜지스터의 제어 입력부에 연결되는 것을 특징으로 하는 회로 장치.
  4. 제1항 또는 제2항에 있어서, 상기 인버터들은 CMOS-인버터들로서 형성되는 것을 특징으로 하는 회로 장치.
  5. 제1항 또는 제2항에 있어서, 상기 저항들은 확산 저항들로서 구현되는 것을 특징으로 하는 회로 장치.
  6. 제1항 또는 제2항에 있어서, 상기 제1 저항은 확산 저항인 것을 특징으로 하는 회로 장치.
  7. 제1항 또는 제2항에 있어서, 상기 커패시터는 산화물 커패시터인 것을 특징으로 하는 회로 장치.
KR1020067007574A 2003-10-21 2004-10-21 능동적 보호 회로 장치 KR101089469B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE10349405.7 2003-10-21
DE10349405A DE10349405A1 (de) 2003-10-21 2003-10-21 Aktive Schutzschaltungsanordnung
PCT/EP2004/011925 WO2005041375A2 (de) 2003-10-21 2004-10-21 Aktive schutzschaltungsanordnung

Publications (2)

Publication Number Publication Date
KR20060120664A KR20060120664A (ko) 2006-11-27
KR101089469B1 true KR101089469B1 (ko) 2011-12-07

Family

ID=34484955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067007574A KR101089469B1 (ko) 2003-10-21 2004-10-21 능동적 보호 회로 장치

Country Status (6)

Country Link
US (1) US7423855B2 (ko)
EP (1) EP1676350B1 (ko)
JP (1) JP4723505B2 (ko)
KR (1) KR101089469B1 (ko)
DE (2) DE10349405A1 (ko)
WO (1) WO2005041375A2 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4942007B2 (ja) * 2004-10-25 2012-05-30 ルネサスエレクトロニクス株式会社 半導体集積回路
JP4712451B2 (ja) * 2005-06-13 2011-06-29 Ｈｏｙａ株式会社 電圧固定用回路
KR100651579B1 (ko) * 2005-11-15 2006-11-29 매그나칩 반도체 유한회사 이에스디 보호회로
WO2009023099A2 (en) * 2007-08-10 2009-02-19 Skyworks Solutions, Inc. Power clamp for on-chip esd protection
DE102007042103A1 (de) 2007-09-05 2009-03-26 Austriamicrosystems Ag Schaltungsanordnung zum Schutz vor elektrostatischen Entladungen und Verfahren zur Ableitung von elektrostatischen Entladungen
JP5562246B2 (ja) * 2007-10-30 2014-07-30 アギア システムズ インコーポレーテッド 静電気放電保護回路
US7881028B2 (en) * 2008-03-04 2011-02-01 International Business Machines Corporation E-fuse used to disable a triggering network
US7969699B2 (en) * 2008-08-05 2011-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection trigger circuit
US8339756B2 (en) * 2009-12-17 2012-12-25 Intel Corporation Control circuit having a delay-reduced inverter
US8369054B2 (en) * 2010-06-08 2013-02-05 Hong Kong Applied Science And Technology Research Institute Co., Ltd. NMOS-based feedback power-clamp for on-chip ESD protection
EP2405236B1 (de) 2010-07-07 2012-10-31 Leica Geosystems AG Geodätisches Vermessungsgerät mit automatischer hochpräziser Zielpunkt-Anzielfunktionalität
JP5656658B2 (ja) * 2011-01-14 2015-01-21 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
CN102723702A (zh) * 2012-06-20 2012-10-10 上海华力微电子有限公司 一种用于片上静电释放保护的双反馈的电源钳位
US9112351B2 (en) * 2013-02-05 2015-08-18 Freescale Semiconductor Inc. Electrostatic discharge circuit
CN103515944B (zh) * 2013-10-14 2017-03-29 辽宁大学 采用双通道技术的用于电源和地之间ESD保护的Power Clamp
JP6342305B2 (ja) * 2014-11-12 2018-06-13 株式会社メガチップス Ｅｓｄ保護回路
DE102020104129A1 (de) * 2019-05-03 2020-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Logikpufferschaltung und verfahren
US10979049B2 (en) * 2019-05-03 2021-04-13 Taiwan Semiconductor Manufacturing Company Ltd. Logic buffer circuit and method
CN112350709B (zh) * 2020-11-03 2023-08-11 中国北方发动机研究所(天津) 一种多保护电流输入接口电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190727A (ja) * 2000-12-21 2002-07-05 Toshiba Microelectronics Corp 半導体保護回路
JP2003037493A (ja) * 2001-07-23 2003-02-07 Denso Corp インターフェイス回路

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5237395A (en) * 1991-05-28 1993-08-17 Western Digital Corporation Power rail ESD protection circuit
US5345356A (en) * 1992-06-05 1994-09-06 At&T Bell Laboratories ESD protection of output buffers
US5452171A (en) 1992-06-15 1995-09-19 Hewlett-Packard Company Electrostatic discharge protection circuit for integrated circuits
US5430595A (en) 1993-10-15 1995-07-04 Intel Corporation Electrostatic discharge protection circuit
CN1103121A (zh) 1993-12-18 1995-05-31 胥德恩 燃气燃煤民用多功能烘干箱
US5455436A (en) * 1994-05-19 1995-10-03 Industrial Technology Research Institute Protection circuit against electrostatic discharge using SCR structure
US5617283A (en) * 1994-07-01 1997-04-01 Digital Equipment Corporation Self-referencing modulation circuit for CMOS integrated circuit electrostatic discharge protection clamps
US5559659A (en) * 1995-03-23 1996-09-24 Lucent Technologies Inc. Enhanced RC coupled electrostatic discharge protection
EP0851552A1 (en) * 1996-12-31 1998-07-01 STMicroelectronics S.r.l. Protection ciruit for an electric supply line in a semiconductor integrated device
US6118323A (en) * 1997-01-10 2000-09-12 Texas Instruments Incorporated Electrostatic discharge protection circuit and method
US5754381A (en) * 1997-02-04 1998-05-19 Industrial Technology Research Institute Output ESD protection with high-current-triggered lateral SCR
TW421874B (en) * 1998-01-09 2001-02-11 Winbond Electronics Corp Integrated structure for output buffer and silicon controlled rectifier
JP3883697B2 (ja) * 1998-05-15 2007-02-21 旭化成マイクロシステム株式会社 過電圧の保護回路
TW445627B (en) 1999-10-04 2001-07-11 Winbond Electronics Corp Electrostatic discharge buffer apparatus
US6385021B1 (en) * 2000-04-10 2002-05-07 Motorola, Inc. Electrostatic discharge (ESD) protection circuit
TW449968B (en) 2000-08-03 2001-08-11 Taiwan Semiconductor Mfg Input/output buffer with high voltage endurance and good electrostatic discharge endurance
US6643109B1 (en) * 2000-09-27 2003-11-04 Conexant Systems, Inc. Fully synthesisable and highly area efficient very large scale integration (VLSI) electrostatic discharge (ESD) protection circuit
US6624992B1 (en) * 2000-10-06 2003-09-23 Qualcomm, Incorporated Electro-static discharge protection circuit
TW475250B (en) * 2001-03-14 2002-02-01 Taiwan Semiconductor Mfg ESD protection circuit to be used in high-frequency input/output port with low capacitance load
US6465768B1 (en) * 2001-08-22 2002-10-15 United Microelectronics Corp. MOS structure with improved substrate-triggered effect for on-chip ESD protection
TWI264106B (en) * 2002-04-30 2006-10-11 Winbond Electronics Corp Static charge protection circuit of adopting gate-coupled MOSFET (metal-oxide-semiconductor field effect transistor)
US7027275B2 (en) * 2003-01-10 2006-04-11 Texas Instruments Incorporated Electrostatic discharge protection circuit with feedback enhanced triggering
TWI281740B (en) * 2004-09-08 2007-05-21 Winbond Electronics Corp Electrostatic discharge protection circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190727A (ja) * 2000-12-21 2002-07-05 Toshiba Microelectronics Corp 半導体保護回路
JP2003037493A (ja) * 2001-07-23 2003-02-07 Denso Corp インターフェイス回路

Also Published As

Publication number Publication date
JP4723505B2 (ja) 2011-07-13
EP1676350A2 (de) 2006-07-05
JP2007511901A (ja) 2007-05-10
DE502004010498D1 (de) 2010-01-21
US7423855B2 (en) 2008-09-09
KR20060120664A (ko) 2006-11-27
EP1676350B1 (de) 2009-12-09
US20070146950A1 (en) 2007-06-28
DE10349405A1 (de) 2005-05-25
WO2005041375A3 (de) 2007-05-03
WO2005041375A2 (de) 2005-05-06

Similar Documents

Publication Publication Date Title
KR101089469B1 (ko) 능동적 보호 회로 장치
US5946175A (en) Secondary ESD/EOS protection circuit
JP5650659B2 (ja) 立ち上がり時間検出器および放電継続回路を有する静電放電保護回路
CN109841607B (zh) 具有控制钳位超时行为的电路的用于静电放电（esd）保护的电源钳位
KR100639231B1 (ko) 정전기 방전 보호 회로
US7440248B2 (en) Semiconductor integrated circuit device
US7245468B2 (en) Electro-static discharge (ESD) power clamp with power up detection
JP4806540B2 (ja) 半導体集積回路装置
US7551413B2 (en) Transient triggered protection of IC components
US8315025B2 (en) Circuit arrangement for protection against electrostatic charges and method for dissipation thereof
US10354991B2 (en) Integrated circuit with protection from transient electrical stress events and method therefor
KR20030038797A (ko) 정전기 방전 보호 회로
KR100898584B1 (ko) 정전기 방전 회로
US10965118B2 (en) Over voltage/energy protection apparatus
US10320185B2 (en) Integrated circuit with protection from transient electrical stress events and method therefor
KR101006098B1 (ko) 정전기 방전 회로
KR950007572B1 (ko) Esd 보호장치
EP2919347B1 (en) Surge-protection circuit and surge-protection method
US20120281322A1 (en) Electrostatic Discharge Protection
US5990723A (en) Filter circuits for protecting against transient electrical pulses
CN110967568B (zh) 静电放电检测装置
US9263882B2 (en) Output circuits with electrostatic discharge protection
TWI449158B (zh) 具有多重電源區域積體電路之靜電放電防護電路
JP2006261233A (ja) 入力保護回路
TWI770265B (zh) 靜電放電偵測裝置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151123

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161124

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171121

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181121

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191114

Year of fee payment: 9