JP3725696B2

JP3725696B2 - 自己破壊型半導体装置

Info

Publication number: JP3725696B2
Application number: JP17459698A
Authority: JP
Inventors: 重男小川; 正美浦野; 一生青山; 信太郎柴田
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1998-06-22
Filing date: 1998-06-22
Publication date: 2005-12-14
Anticipated expiration: 2018-06-22
Also published as: JP2000012793A

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関するもので、機密性の高い重要な情報を記憶および処理する半導体集積回路を傭えた半導体装置に係わり、特に半導体集積回路のメモリ内容の改ざんに対するセキュリティー技術に関するものである。
【０００２】
【従来の技術】
半導体集積回路（Large-Scale Integrated Circuit;LSI）が形成されている半導体装置のその集積回路の機能、動作方法、回路方式、回路パタン、記憶データなどを解析するため、従来より、図７に示すように、半導体装置に設けられている外部接続用の電極パッド７（７−１〜７−８）に探査用電源を接続し、電気信号を供給してＬＳＩテスター等で端子の信号の入出力を測定する方法がある。
【０００３】
また、それらの解析のため、半導体装置表面より光学顕微鏡などの形状認識装置を用いて、回路ブロック構成や、回路パタンそのものを観察し、さらに一歩進んで、電子ビームテスター等を用いて電極パッド７に現れない電位信号を集積回路内部の配線上で観測する方法がある。
したがって、現行のＩＣカード１３においては、ＩＣモジュール１１を開放・解剖し、ＩＣチップ１２内部の情報を読み出し、さらにメモリ内容を解析して改ざんすることが可能であり、セキュリテイーの観点から問題である。
【０００４】
図７は、現行のＩＣカード１３におけるＩＣモジュール１１の構成例を示しており、同図において、（ａ）はＩＣカード１３に搭載された半導体集積回路における回路ブロック配置を示す平面図、（ｂ）は断面図、（ｃ）はＩＣモジュール搭載例を示す断面図である。図７（ｃ）に示すように、カード厚０．７６ｍｍのＩＣカード１３には、ホットメルト接着剤３４により、ＩＣモジュール１１が搭載されている。この場合、ＩＣモジュール１１は、接触型ＩＣカードの電極に当たるコンタクトパターン３５を形成したガラスエポキシ基板３６に、ＩＣチップ１２がダイボンディングされ、金ワイヤ３７によって、引き出し電極パッド７と各コンタクトパターン３５とがワイヤーボンディングされた後、モールド樹脂３８により封止された構造をしている。
【０００５】
図７（ａ）に示すように、ＩＣチップ１２の上には、暗号コードや認証コードなど、特に重要な情報を記憶しているデータメモリ（ＥＥＰＲＯＭあるいは強誘電体メモリ素子などで構成）１４、およびその書込・消去のための電圧昇圧回路を始めとする周辺回路１５、読み出し専用のプログラムメモリ（ＲＯＭなどで構成）１６、演算や制御を行う中央演算処理部（ＣＰＵ）１７、一時蓄え用のメモリとしてのランダムアクセスメモリ（ＲＡＭ）１８、セキュリティー認証用マイクロプロセッサ（ＭＰＵ）１９が形成されている。そして、これら周辺には、データバスおよび電源供給用の電極配線（図示せず）が施されている。
【０００６】
また、ＩＣチップ１２の対向する二辺の端部近傍には、アルミニウムなどの金属からなる合計８個の外部接続用電極パッド７（７−１〜７−８）が形成されている。電極パッド７は、金ワイヤ３７によってカード表面のコンタクトパターン３５（３５−１〜３５−８）にそれぞれ接続される。ＩＣチップ１２への電源電圧の供給や外部との信号のやり取りは、電極パッド７を経由して行われる。
【０００７】
図８にＩＣチップ１２の典型的なシステムアーキテクチャを示す。この例では、８つ設けられた外部接続用電極パッド７のうち、実際に用いられているのは電極パッド７−１，７−２，７−３，７−５，７−７の５つである。電極パッド７−１は電源端子、電極パッド７−２はリセット信号（ＲＳＴ）端子、電極パッド７−３はクロック信号（ＣＬＫ）端子、電極パッド７−５はグランド（ＧＮＤ）端子、電極パッド７−７はデータ伝送端子として用いられる。また、電極パッド７−４，７−８は予備端子とされ、電極パッド７−６は未使用端子とされる。
【０００８】
従来型のＩＣカードのシステムアーキテクチャでは、リーダ／ライターと接続された電極パッド７−１と７−５より電源電圧ＶｃｃとＧＮＤが提供され、さらに電極パッド７−３よりＣＰＵ１７を同期させるクロック信号ＣＬＫが入力される。ＣＰＵ１７が起動すると、プログラムメモリ１６に記憶されたオペレーティングシステムがロードされる。ＣＰＵ１７は、ＲＡＭ１８にデータを展開しつつ、電極パッド７−７から入力される転送データに応じて様々な演算処理を行い、最終的な演算結果を不揮発性のデータメモリ１４に記憶させる。このようなＩＣカード１３に搭載されたデータメモリ１４やプログラムメモリ１６及び認証用ＭＰＵ１９には、通信の際に必要なプロトコル、認証用の番号コード、使用金額、残り度数等の種々の重要情報がそのままの形態で格納されている。
【０００９】
次に、図８の構成に対してセキュリティーを向上させたＩＣチップのシステムアーキテクチャを図９に示す。この構成では、データメモリ１４やプログラムメモリ１６に記憶されるデータは、一度暗号処理用のコプロセッサ３により暗号化された後、各メモリに記憶される。この場合、暗号化するためあるいは解読するための秘密鍵情報も不揮発性メモリであるデータメモリ１４に記憶されている。ところで、セキュリティーを向上させるために導入されている秘密鍵暗号方式、公開鍵暗号方式の何れにおいても、秘密鍵情報が第三者により解明されると、暗号方式及びそれに基づくシステムそのものが破綻する。そのため、これらのコードやデータ類、さらには、半導体装置を構成する回路ブロック、回路パタン等の情報は、ＩＣカードの偽造・改ざんを防止する観点から、第三者によって読み出されることを阻止する必要がある。
【００１０】
しかしながら、図７に示すようなＩＣカードにおいては、上部からの観測によって回路構成ブロックを始め、機能素子回路、データメモリ１４やプログラムメモリ１６、認証用マイクロプロセッサ１９、コプロセッサ３（図７では不図示）の配置を見ることができ、その上、電子ビームを用いたプロービング測定により、メモリ素子の内容を容易に読み出したり、認証用マイクロプロセッサ１９をトリガー暴走させて誤動作させ、認証プロセスそのものをスキップさせたりすることが可能であった。
【００１１】
そこで、従来、本体ケースの開放を検出するセンサー（光センサー、太陽電池など）と、これらのセンサー検出信号に応答してオン動作するスイッチング回路と、半導体集積回路に対して前記スイッチング回路を介して逆極性に接続された集積回踏破壊用電池とを傭えた自己破壊型ＩＣモジュールが提案された（特開平２−７１３４５号公報）。上記構成によれば、原理的には、集積回路のメモリ内容を改ざんしようとして本体ケースを開けると、これがセンサーにより検出され、この検出信号によりスイッチング回路がオン動作する。これに伴って、集積回路破壊用電池から集積回路に逆バイアスが印加され、集積回路が破壊されることになり、改ざんを不可能とするものとなっていた。
【００１２】
【発明が解決しようとする課題】
しかしながら、このような従来の半導体装置では、光センサーや太陽電池などをセンサーとして用いた場合、これらセンサーが反応しない波長領域の光源しかない（写真現像の場合のような）暗室で開放の作業を行えば、センサーの機能を実質的に停止させることが可能であり、改ざんを確実に阻止できないという問題点があった。なお、解剖を検出するセンサーとしては、他にＩＣモジュールを構成する容器内壁に微細な導電路を巻き線構造で設け、容器の破壊・貫入による断線を検出する形態も提案されているが（特開昭６３−７８２５０号公報等）、このようなセンサーでは常に電流を流し続ける必要があり、ＩＣカードに搭載可能な薄型電池の容量密度では長時間動作させることが困難である。
【００１３】
また、薄型の破壊用電力供給源をステープラー（ホッチキス）貫通などにより予め短絡させてしまえば、半導体集積回路部分の破壊無しに解剖を行うことが可能である。しかも、相補型ＭＯＳ回路技術で集積回路、特にメモリを構成した場合は、逆極性電圧を印加しても必ずしもＩＣの破壊は起こらない。というのは、破壊が起こるのは、比較的面積の大きな入出Ｉ／Ｏ関係のトランジスタに限られ、小面積セルで構成されるメモリ部分は、殆ど破壊されない。
【００１４】
さらに、ＩＣカードに搭載可能な薄型リチウム電池を用いた場合、リチウム電池の内部抵抗が非常に高いため、一時に大電流を流して集積回路を破壊しようとしても、電池の内部抵抗による電圧降下により必要電圧が得られないという問題もあった。
本発明は、上記課題を解決するためになされたもので、半導体集積回路の特に重要なメモリ内容の解析・改ざん行為を確実に防止できる自己破壊型半導体装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明の自己破壊型半導体装置は、請求項１に記載のように、正極及び負極用の接続リードを備えた電力供給源を有すると共に、重要情報を記憶する揮発性メモリ素子と、検出信号が入力されたときに前記揮発性メモリ素子を初期化する初期化回路と、この初期化回路を駆動するための電荷を蓄積しておくバックアップ用キャパシタと、前記電力供給源の正極及び負極用に設けられた接続端子と、正極及び負極用の前記接続端子の端子間電圧を監視しその電圧低下に応じて前記検出信号を出力する電圧変化検出回路と、通常動作時は、前記揮発性メモリ素子に電力を供給すると共に前記バックアップ用キャパシタに電荷を蓄積するために、上記接続端子を介して前記揮発性メモリ素子及び前記バックアップ用キャパシタと前記電力供給源とを接続し、前記電圧変化検出回路から前記検出信号が出力されたときは上記接続を遮断する制御回路乃至素子とを、それぞれ上記半導体基板上に有し、上記接続端子に前記電力供給源を接続して配置するようにしたものである。電源供給源は、例えば正極集電体、正極、固体電解質、負極、負極集電体を積層して構成する薄型の電力供給源である。制御回路乃至素子は、容量終端された１つ以上の半導体素子あるいはマイクロメカニカルスイッチから構成される。電圧変化検出回路は、第１の容量、第２の容量、および第１の抵抗の直列接続からなり、この両端に印加された接続端子電圧を第１および第２の容量の接続点から分圧出力する電圧分圧部と、この電圧分圧部の分圧出力がゲート電極に接続されるとともにソース電極に駆動用キャパシタが接続された電界効果型トランジスタ、およびこの電界効果型トランジスタのドレイン電極に接続された第２の抵抗からなる電圧変化検出部とから構成され、定常状態では、電圧分圧部から電界効果型トランジスタがオフする電圧を分圧出力し、接続端子電圧の低下に応じて、電圧分圧出力から電界効果型トランジスタがオンする電圧を分圧出力し、電界効果型トランジスタのオンに応じて駆動用キャパシタからの電荷を第２の抵抗に供給し、第２の抵抗の両端電圧の上昇に応じて検出信号を出力する。
そして、本発明では、特に重要な情報を揮発性メモリに記憶させる構成とし、揮発性メモリのメモリ内容を電力供給源からの電力により保持させる。また、揮発性メモリの書換時の電流による電力供給源の内部抵抗に起因する電圧降下を回避するためと初期化回路を駆動するために、大容量のバックアップ用キャパシタを設けている。半導体集積回路のメモリ内容を読み出し、解析し、改ざんしようとして、電力供給源を外そうとすると、電圧変化検出回路により電圧低下が検出される。この検出信号により制御回路乃至素子がオフとなり、電力供給源と揮発性メモリが切り離されると共に、初期化回路によって揮発性メモリの初期化が行われる。そのため、解析・解剖・改ざんしようとする集積回路の揮発性メモリに記憶された特に重要な情報が確実に破壊されるので、改ざんは不可能となる。
【００１６】
また、請求項２に記載のように、上記電力供給源は、前記半導体集積回路の重要部分を光学的に遮蔽するように、上記半導体集積回路上に形成された層間絶縁膜上に配置されるようにしたものである。
【００１７】
【発明の実施の形態】
［実施の形態の１］
次に、本発明の実施の形態について図面を参照して詳細に説明する。図１は本発明の第１の実施の形態を示す自己破壊型半導体装置の回路ブロック構成図、図２（ａ）は図１の自己破壊型半導体装置の配置構成例を示す平面図、図２（ｂ）はこの自己破壊型半導体装置の断面図であり、図７と同等の構成には同一の符号を付してある。
【００１８】
半導体基板９上には、本来のＩＣカード機能に必要な半導体集積回路１として、不揮発性のデータメモリ（ＥＥＰＲＯＭあるいは強誘電体メモリ素子などで構成）１４、およびその書込・消去のための電圧昇圧回路を始めとする周辺回路１５、読み出し専用のプログラムメモリ（ＲＯＭなどで構成）１６、演算や制御を行う中央演算処理部（ＣＰＵ）１７、データ処理中の一時蓄え用のメモリとしてのランダムアクセスメモリ（ＲＡＭ）１８、セキュリティー認証用マイクロプロセッサ（ＭＰＵ）１９が形成されている。
【００１９】
本発明では、以上の構成に加えて、重要情報（暗号コードや認証コード、あるいは公開鍵暗号方式や秘密鍵暗号方式で重要な秘密鍵情報など）を記憶する、相補型ＭＯＳスタティックＲＡＭ等から構成される揮発性メモリ２と、秘密鍵情報に基づいて暗号を解読するための演算処理を行うコプロセッサ（Ｃｏ−Ｐｒｏ）３と、揮発性メモリ２のメモリ情報を初期化するための初期化回路８が半導体集積回路１に付加されている。
さらに、半導体基板９上には、制御回路乃至素子４、電圧変化検出回路５及びバックアップ用キャパシタ３０が形成されている。
【００２０】
揮発性メモリ２のバックアップを行うための薄型の電力供給源６は、図２（ｂ）に示すように、正極集電体兼端子板２１、正極２２、固体電解質２３、負極２４、負極集電体兼端子板２５の積層構造により形成され、周辺を封止材２６により熱溶着封止されている。そして、電力供給源６には、正極及び負極用の接続リード２８が設けられている。
【００２１】
これに対して半導体基板９には、ＩＣカードとしての動作に必要な８つの外部接続用電極パッド７に加え、電力供給源６と接続するための正極及び負極用の電極パッド１０が新たに２つ（コンタクトペア）追加されている。
【００２２】
本発明では、電力供給源６の内部抵抗に起因する電圧降下を回避するためと初期化回路８を駆動するために、半導体基板９上に大容量のバックアップ用キャパシタ３０を形成している。
通常動作状態において、電力供給源６の電力は、バックアップ用キャパシタ３０に電荷を蓄積すると共に、揮発性メモリ２に格納されたビット情報を保持するために費やされる。このときの揮発性メモリ２のスタンバイ電流は、後述のように極めて少なく、電力供給源６の電池容量で充分に供給することが可能である。
【００２３】
ただし、ＩＣカードの出荷前に１回だけ行われる重要情報の揮発性メモリ２への書き込み時には、比較的大きな電流が流れるので、このときの電力供給源６の内部抵抗に起因する電圧降下を回避するために、揮発性メモリ２及び初期化回路８の電源ラインとグランドライン間にキャパシタ３０を接続しておく。
【００２４】
電圧変化検出回路５は、正極及び負極用各々１つずつの電極パッド１０からなる電極パッド対の電圧、すなわち電力供給源６の出力電圧を随時監視している。
そして、制御回路乃至素子４は、電圧変化検出回路５から出力される検出信号を制御入力とするスイッチを有しており、このスイッチは、電圧変化検出回路５からの検出信号出力がない通常動作状態においてオン状態となる。
【００２５】
これにより、電力供給源６の正極は、通常動作状態において、正極用の電極パッド１０、制御回路乃至素子４を介して揮発性メモリ２の電源ライン及びキャパシタ３０の一端と接続される。また、電力供給源６の負極は、負極用の電極パッド１０を介して揮発性メモリ２のグランドライン及びキャパシタ３０の他端と常時接続されている。
【００２６】
以上のようなＩＣチップ１２ａは、図７と同様に、ガラスエポキシ基板上に実装される。電力供給源６は、ＩＣチップ１２ａの光学的な表面観察を阻止するために、ＩＣチップ１２ａ（半導体基板９）の素子形成側表面上に接着フィルム２０によって搭載される。そして、電力供給源６の接続リード２８とＩＣチップ１２ａの電力供給源接続用電極パッド１０は、バンプ２７により接続される。
【００２７】
そして、ＩＣチップ１２ａの外部接続用電極パッド７は、図７と同様に、金ワイヤによりＩＣカードの電極端子に当たるコンタクトパターンと接続される。こうして、実装されたＩＣモジュールはモールド樹脂により封止され、ホットメルト接着剤によりＩＣカードのプラスティックケースに搭載される。
【００２８】
なお、電力供給源６は、揮発性メモリ２、制御回路乃至素子４、電圧変化検出回路５、バックアップ用キャパシタ３０に電力を供給するものであって、揮発性メモリ２及び初期化回路８を除く半導体集積回路１には、外部接続用電極パッド７のうちの電力供給端子を介して外部から電力が供給される。
【００２９】
ＩＣチップ１２ａの改ざんを目的とする第三者は、まずプラスティックケースよりＩＣモジュールを外し、次に化学薬品を用いてモールド樹脂を除去する。そして、電力供給源６を取り外しにかかると、電圧変化検出回路５によりその電圧変化が検出される。
電圧変化検出回路５が電圧変化を検出して検出信号を出力すると、この検出信号は制御回路乃至素子４のスイッチの制御入力に与えられる。これにより、スイッチがオフ状態となり、揮発性メモリ素子２及びバックアップ用キャパシタ３０と電力供給源６との接続が遮断される。
【００３０】
一方、バックアップ用キャパシタ３０に蓄えられた電力により駆動される初期化回路８は、電圧変化検出回路５からの検出信号出力に応じて初期化動作を開始し、揮発性メモリ２の全ビットを「１」又は「０」に書き換える。
こうして、自己破壊メカニズムが起動し、半導体集積回路１のメモリ情報、特に揮発性メモリ２に記憶された重要情報が消去され、破壊される。
【００３１】
本発明の構成を採ったときのＩＣチップ１２ａのシステムアーキテクチャを図３に示す。８つ設けられた外部接続用電極パッド７のうち、実際に用いられているのは電極パッド７−１，７−２，７−３，７−５，７−７の５つである。
リーダ／ライターと接続された電極パッド７−１と７−５より電源電圧ＶｃｃとＧＮＤが提供され、さらに電極パッド７−３よりＣＰＵ１７を同期させるクロック信号ＣＬＫが入力される。
【００３２】
ＣＰＵ１７が起動すると、プログラムメモリ１６に記憶されたオペレーティングシステムがロードされる。ＣＰＵ１７は、ＲＡＭ１８にデータを展開しつつ、電極パッド７−７から入力される転送データに応じて様々な演算処理を行い、最終的な演算結果を不揮発性のデータメモリ１４に記憶させる。
この構成では、データメモリ１４やプログラムメモリ１６に記憶されるデータは、一度暗号処理用のコプロセッサ３により暗号化された後に記憶される。
【００３３】
しかも、この場合、暗号化するためあるいは解読するための秘密鍵情報は電力供給源６によりバックアップされた揮発性メモリ２に記憶されており、第三者がその内容を解読するために、揮発性メモリ２上を遮蔽している電力供給源６を外すと、揮発性メモリ２への給電が断たれると同時に、初期化回路８によって揮発性メモリ２の全ビットが初期化されるので、揮発性メモリ２に記憶された秘密鍵情報は消去される。
【００３４】
なお、初期化回路８がない状態で、電力供給源６の取り外しが常温で行われた場合は、揮発性メモリ２への給電停止に伴ってメモリ２の情報が瞬時に消えるので、これを読み出すことはできないが、電力供給源６の取り外しが低温で行われた場合は、揮発性メモリ２の情報が数時間保たれるので、メモリ２の情報を読み出すことが可能となる。このような不正な読み出しを防ぐために、制御回路乃至素子４は、電圧変化検出回路５で電圧変化を読み取ったと同時に、電極パッド１０と揮発性メモリ２の接続を切り離し、初期化回路８は、キャパシタ３０の電力を使用して揮発性メモリ２の全ビットを「１」又は「０」に書き換える。
【００３５】
ここで、本発明の実現可能性について概説する。公開鍵暗号方式あるいは秘密鍵暗号方式の何れの暗号方式においても、秘密鍵情報が第三者により解読されてしまうと、暗号方式そのものが破綻してしまう。現在用いられている暗号方式では、鍵のデータ長は高々１ｋ〜２ｋビット程度である。
ＣＭＯＳスタティックＲＡＭからなる揮発性メモリ２を現行の０．５μｍＣＭＯＳ技術で形成した場合、そのデータ保持時の消費電力は、３．３Ｖ動作の６４ｋビットＳＲＡＭで高々３μＡ程度である。したがって、１ｋ〜２ｋビット換算では、そのデータ保持時のスタンバイ電流は高々１００ｎＡ程度である。
【００３６】
また、現行の０．５μｍＣＭＯＳ技術で２ｋビットスタティックＲＡＭを構成した場合、その占有面積は、約６２０μｍ² となる。ＩＣチップには、一時蓄え用の作業用メモリ領域として、２ｋ〜４ｋビット程度のＲＡＭ１８が元から載っており、これが揮発性メモリ２と同程度の面積を占有している。したがって、秘密鍵情報を電力供給源６によりバックアップされた揮発性メモリ２に記憶させる本発明の構成を用いても、その追加分のメモリ２の面積は、元からあるＲＡＭ１８の占有面積とほぼ同等である。
【００３７】
一方、現行の０．３ｍｍ厚の薄型リチウム一次電池を電力供給源６として用いた場合、出力電圧３Ｖで電池容量は３ｍＡｈ／ｃｍ²であるので、２ｋビットの揮発性メモリ２のメモリ保持寿命は、３万時間（＝約３年半）となり、カード寿命の間、情報を保持し続けることは充分に可能である。超薄型の０．１ｍｍ厚の薄型リチウム一次電池を用いた場合には、出力電圧３Ｖで電池容量は０．３ｍｍ厚の場合の約半分の１．５ｍＡｈ／ｃｍ²であるので、同一のメモリ保持寿命を確保するには、電池の面積を約２倍に増積する必要がある。
【００３８】
［実施の形態の２］
実施の形態の１では、電力供給源６を図２（ｂ）のようにＩＣチップ１２ａ（半導体基板９）の素子形成側表面上に搭載したが、図４に示すように、ｌＣチップ１２ａと並列に配置してもよい。ただし、ＩＣチップ１２ａの表面観察を阻止するには実施の形態の１の構造が望ましいことは言うまでもない。
【００３９】
［実施の形態の３］
次に、図５を参照して、本発明の第３の実施の形態について説明する。本発明において、電力供給源６の出力電圧は、電圧変化検出回路５により常時監視されなくてはならない。
しかし、電力供給源６として、薄型リチウム電池を搭載する場合、その容量密度は３ｍＡｈ／ｃｍ²（一段セル、０．３ｍｍ）程度と小さいので、大電流を常時流し続けるような回路構成では、電池寿命が極めて短くなる。
【００４０】
したがって、電圧変化検出回路５の構成については、その動作に係わる電流経路にリーク経路を合まないような、容量結合性の回路構成とすることが必須条件である。
図５に、そのような容量結合性の電圧変化検出回路の一例を示す。本実施の形態では、電圧変化検出用素子にＭＯＳ電界効果型トランジスタを用いている。
【００４１】
電力供給源６の出力電圧は、電圧分圧用容量Ｃ₁，Ｃ₂および抵抗Ｒ₁により分圧され、電圧分圧用容量Ｃ₁，Ｃ₂の接続点から電圧変化検出用トランジスタ３１のゲートへ入力される。
この電圧変化検出用のトランジスタ３１の消費電力は微小であるので、キャパシタ３０とは別個に設けた大容量の駆動用キャパシタに蓄積された電圧をその駆動電圧とすることができる。
【００４２】
ＩＣカードの改ざんを目的とする第三者が、電力供給源６の接続を外すと、トランジスタ３１の閾値電圧近傍に設定されている容量分割された電圧が変動し、これによりトランジスタ３１がオン動作する。
これに応じて、トランジスタ３１のソースとドレインの間に電流が流れ、抵抗Ｒ₂の端子間に電圧降下が生ずる。この電圧降下が、後段増幅回路を介して、制御回路乃至素子４へ検出信号として出力されることになる。
【００４３】
［実施の形態の４］
次に、図６を参照して、本発明の第４の実施の形態について説明する。搭載する薄型の電力供給源６の容量に限りがあることから、制御回路乃至素子４内のスイッチとしては、できる限り消費電力の小さいものが望ましい。
通常、このスイッチは、トランジスタを組み合わせて構成する半導体スイッチが一般的であるが、この場合、オフ時のサブスレッショルド電流リークによる電力消費を低減することが大きな課題である。
【００４４】
本発明では、そのような低消費電力のスイッチとして、可動部を有する微小機械素子の一種で、静電引力を利用して接点の開閉を行うマイクロメカニカルスイッチを用いることも可能である。
図６に、そのような静電引力で接点の開閉を行うマイクロメカニカルスイッチの一例を示す。同図において、（ａ）は断面図、（ｂ）は平面図である。
【００４５】
図６（ａ）に示すように、可動吸引電極４７は、支持梁４８および接続用電極４９ａを通して設置されている。固定吸引電極５０に電圧を印加しない場合、可動接点電極５１は支持梁４８の弾性力（上向き）により、固定接点電極５２ｂ，５２ｃ側に押しつけられている。
【００４６】
この結果、ＣＯＭＭ入力端子５３は、出力２端子５４ｂと導通している。なお、固定接点電極５２ｂ，５２ｃは、接点電極支持部５５により支持され、それぞれ接続用電極４９ｂ，４９ｃを介してＣＯＭＭ入力端子５３および出力２端子５４ｂに電気的に接続されている。
また、可動接点電極５１は、絶縁膜５７により支持梁４８と電気的に絶縁されているとともに、機械的に支持梁４８に固定されている。
【００４７】
可動接点動作用電源端子５６から固定吸引電極５０に電圧を印加すると、固定吸引電極５０と可動吸引電極４７との間に働く静電引力により、支持梁４８は下がる。すると、可動接点電極５１は固定接点電極５２ｂ，５２ｃ側から離れ、反対側の固定接点電極５２ａ，５２ｄ側に押しつけられる。
この結果、可動接点電極５１を介して、ＣＯＭＭ入力端子５３が出力１端子５４ａと導通する。
【００４８】
固定吸引電極５０への電圧印加を停止すると、支持梁４８の弾性力により、可動接点電極５１は上方に移動する。この結果、再び可動接点電極５１は、固定接点電極５２ｂ，５２ｃ側に押しつけられ、ＣＯＭＭ入力端子５３は出力２端子５４ｂと導通する。このようにして、マイクロメカニカルスイッチのオン／オフが行われる。
【００４９】
なお、図６のようなマイクロメカニカルスイッチを制御回路乃至素子４として用いる場合、電圧変化検出回路５の出力を可動接点動作用電源端子５６に接続し、電極パッド１０をＣＯＭＭ入力端子５３に接続し、揮発性メモリ２の電源ライン及びキャパシタ３０の一端を出力２端子５４ｂに接続すればよい。
【００５０】
【発明の効果】
本発明によれば、特に重要な情報を記憶させるための揮発性メモリと初期化回路を半導体集積回路と同じ半導体基板上に設け、揮発性メモリのメモリ内容を電力供給源からの電力により保持させる構成とし、電力供給源が取り外されると、電圧変化検出回路からの検出信号により制御回路乃至素子がオフとなり、揮発性メモリへの給電が断たれると同時に初期化回路によって揮発性メモリの初期化が行われるようにしたので、揮発性メモリに記憶された特に重要な情報を確実に消去することができ、メモリ内容の解読・改ざん行為を確実に防止することができる。
【００５１】
また、電力供給源を半導体集積回路の重要部分を遮蔽するように配置したので、光学的観察を回避することができる。特に、表面観察のためには、遮蔽に用いている電力供給源を半導体集積回路より取り外す必要があるが、そのような行為は、これまで詳しく説明してきたように改ざんしようとする半導体集積回路の揮発性メモリに記憶された重要情報を消去してしまうので、半導体集積回路のメモリ内容の解読・改ざん行為を確実に防止できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す自己破壊型半導体装置の回路ブロック構成図である。
【図２】図１の自己破壊型半導体装置の配置構成例を示す平面図および断面図である。
【図３】ＩＣカードのシステムアーキテクチャの１例を示す図である。
【図４】本発明の第２の実施の形態を示す自己破壊型半導体装置の配置構成例を示す平面図である。
【図５】本発明の第３の実施の形態を示す電圧変化検出回路の構成例を示す回路図である。
【図６】本発明の第４の実施の形態を示す制御回路乃至素子の構成例を示す断面図および平面図である。
【図７】一般的なＩＣカードの構成例を示す説明図である。
【図８】従来のＩＣカードのシステムアーキテクチャを示す図である。
【図９】ハイセキュリティーＩＣカードのシステムアーキテクチャを示す図である。
【符号の説明】
１…半導体集積回路、２…揮発性メモリ、３…コプロセッサ、４…制御回路乃至素子、５…電圧変化検出回路、６…電力供給源、７…外部接続用電極パッド、８…初期化回路、９…半導体基板、１０…電力供給源接続用電極パッド、１２ａ…ＩＣチップ、１４…データメモリ、１５…周辺回路、１６…プログラムメモリ、１７…中央演算処理部、１８…ランダムアクセスメモリ、１９…認証用マイクロプロセッサ、２０…接着フィルム、２１…正極集電体兼端子板、２２…正極、２３…固体電解質、２４…負極、２５…負極集電体兼端子板、２６…封止材、２７…バンプ、２８…接続リード、３０…バックアップ用キャパシタ。

Claims

半導体メモリ素子とこのメモリ素子に記憶されたデータを処理する中央演算処理素子とが同一半導体基板上に形成された半導体集積回路を有する半導体装置において、
正極及び負極用の接続リードを備えた電力供給源を有すると共に、
重要情報を記憶する揮発性メモリ素子と、
検出信号が入力されたときに前記揮発性メモリ素子を初期化する初期化回路と、
この初期化回路を駆動するための電荷を蓄積しておくバックアップ用キャパシタと、
前記電力供給源の正極及び負極用に設けられた接続端子と、
正極及び負極用の前記接続端子の端子間電圧を監視しその電圧低下に応じて前記検出信号を出力する電圧変化検出回路と、
通常動作時は、前記揮発性メモリ素子に電力を供給すると共に前記バックアップ用キャパシタに電荷を蓄積するために、前記接続端子を介して前記揮発性メモリ素子及び前記バックアップ用キャパシタと前記電力供給源とを接続し、前記電圧変化検出回路から前記検出信号が出力されたときは前記接続を遮断する制御回路乃至素子とを、それぞれ前記半導体基板上に有し、
前記接続端子に前記電力供給源を接続して配置することを特徴とする自己破壊型半導体装置。
請求項１記載の自己破壊型半導体装置において、
前記電力供給源は、前記半導体集積回路の重要部分を光学的に遮蔽するように、前記半導体集積回路上に形成された層間絶縁膜上に配置されることを特徴とする自己破壊型半導体装置。