JP3763192B2 - 瞬停電時積算値保存回路 - Google Patents
瞬停電時積算値保存回路 Download PDFInfo
- Publication number
- JP3763192B2 JP3763192B2 JP20876797A JP20876797A JP3763192B2 JP 3763192 B2 JP3763192 B2 JP 3763192B2 JP 20876797 A JP20876797 A JP 20876797A JP 20876797 A JP20876797 A JP 20876797A JP 3763192 B2 JP3763192 B2 JP 3763192B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- microcomputer
- signal
- circuit
- prom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measuring Volume Flow (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【０００１】
【発明の属する技術分野】
導電性の流体が磁界内を通過するとき、その速さに比例した電圧が誘起するというファラデーの法則を用いた電磁流量計等の瞬停電時における積算値の保存に関する。
【０００２】
【従来の技術】
図３は、電磁流量計の全体構成図である。図３において、１は検出部、２は交流増幅器、３は励磁回路、４は安定化電源回路、５は電源トランス、６はＡ／Ｄ変換器、８はマイクロコンピュータ、９は出力回路、１０はＥ2 ＰＲＯＭ、１１は交流電源、１２は定電圧検知回路、１６は励磁コイル、１７は電極、１８は測定管である。測定管１８に施された励磁コイル１６に励磁回路３より交流電流を流し交流磁界を発生させ、測定管１８内を流れる導電性の流体の速さに比例した電圧を電極１７によりピックアップする。この信号を交流増幅器２により増幅し、Ａ／Ｄ変換器６によりデジタル信号に変換して、マイクロコンピュータ８により演算処理し、出力回路９より単位時間当たりの流量信号あるいは積算流量信号を出力する。運転に必要な測定範囲等の設定値はＥ2 ＰＲＯＭ１０に格納されており、必要に応じてマイクロコンピュータ８により読み込まれて使用される。
【０００３】
図４は、従来の電源検知回路周辺の構成を図３より抜粋して示した図である。図４において、定電圧検知回路１２は、安定化電源回路４にて生成されたマイクロコンピュータ８等で用いるデジタル用５Ｖ電源を常時監視しており、瞬停電等により５Ｖ電源が低下し４．３Ｖになると、これを検知してマイクロコンピュータ８をリセットするリセット信号を出力する。
【０００４】
【発明が解決しようとする課題】
上述したように、電磁流量計は単位時間当たりの流量あるいは積算流量を計測するための流量計である。従来の技術では、積算による流量計測において、供給交流電源に瞬停電が発生した場合、マイクロコンピュータをリセットすなわち計測中の積算値を零としていた。
【０００５】
従って本発明の目的は、供給交流電源に瞬停電が発生した場合に積算値を安定して保存する回路を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明は、基本構成として、入力信号を積算処理する機能を有するマイクロコンピュータと、積算処理された信号を記憶するＥ2 ＰＲＯＭと、供給交流電源の瞬停電による内部電源電圧の低下を検出し前記積算処理された信号を前記Ｅ2 ＰＲＯＭに記憶させる処理を前記マイクロコンピュータに行わせるノンマスカブル割り込み信号を発生する電源検知回路と、前記積算処理された信号が前記Ｅ2 ＰＲＯＭに書き込み完了するまで内部電源電圧を所定の電圧以上に保持する電源電圧保持回路と、から構成される瞬停電時積算値保存回路を具備する。このことにより、供給交流電源の瞬停電時に、電源電圧保持回路によって内部電源電圧がマイクロコンピュータを含むデジタル回路の動作可能電圧レベルまで低下する間に、瞬停電発生時点迄の積算値をＥ2 ＰＲＯＭに書き込み、供給電源の復電後書き込まれた積算値をＥ2 ＰＲＯＭから読みだして、積算処理を継続することができる。
【０００７】
そして特に、本発明による瞬停電時積算値保存回路においては、上記の電源検知回路を、電源投入後、所定の時間経過後に前記ノンマスカブル割り込み信号を解除し、さらに所定の時間経過後に前記マイクロコンピュータのリセット信号を解除する機能を具備する電源検知回路としている。このことにより、瞬停電が一旦復電した後所定の時間経過する以前に再度瞬停電するようなことが連続して複数回発生したとき、最初の瞬停電による積算値のＥ2 ＰＲＯＭへの退避を行った後は、その後の複数回の瞬停電によっても前記ノンマスカブル割り込み信号およびリセット信号が解除されることがないため、マイクロコンピュータへの割り込みおよびリセットが行われることがなく、マイクロコンピュータを含むデジタル回路の動作の安定化をはかり保存された積算値の信頼性を確保することができる。
【０００８】
【発明の実施の形態】
図１は、本発明の瞬停電時積算値保存回路の実施例を示す構成図である。図１において、１３は電源電圧保持回路、１４はダイオード、１５はコンデンサ、７は電源検知回路、７１，７２は電源電圧監視用ＩＣ、７３はＯＲ回路、７４，７５はコンデンサであり、その他の構成要素は図４と同じであり同じ符号を付してある。図４との相違点は、電源トランス５と安定化電源回路４との間に電源電圧保持回路１３を設けたことと、電源検知回路７の構成が異なることである。
【０００９】
図２は、図１の動作を示すタイミングチャートで、マイクロコンピュータを含むデジタル回路の電源である５Ｖ電源、マイクロコンピュータへのノンマスカブル割り込み信号（ハイレベルで割り込み解除、立ち下がりで割り込み発生）およびマイクロコンピュータへのリセット信号（ハイレベルでリセット解除）の動作を示しており、また供給交流電源１１のオン時、オフ時および瞬停電の発生時を↓印で示してある。図２を用いて本発明の動作を説明する。
【００１０】
まず供給交流電源１１をオンし回路が正常に動作している状態で瞬停電が発生すると、５Ｖ電源の電圧低下が開始する。これを電源電圧監視用ＩＣ７１が検出してノンマスカブル割り込み信号（図の立ち下がり信号）をマイクロコンピュータ８に出力し、マイクロコンピュータ８は積算値のＥ2 ＰＲＯＭ１０への書き込みを開始する。この間５Ｖ電源の電圧はさらに低下し、所定の電圧に達すると電源電圧監視用ＩＣ７２がこれを検出してリセット信号をマイクロコンピュータ８に出力する。瞬停電が発生してからリセット信号を出力するまでの時間をＴW で示してある。Ｅ2 ＰＲＯＭ１０へ積算値を書き込むのに数十ｍＳ程度の時間が必要であるが、書き込み完了後にリセット信号が出力されるように、電源電圧保持回路１３のコンデンサ１５の容量を決めればよい。
【００１１】
つぎに、供給交流電源１１の投入時であるが、５Ｖ電源が立ち上がると、ＴPD時間後に電源電圧監視用ＩＣ７１はノンマスカブル割り込み信号を解除する。ＴPD時間はコンデンサ７４の容量によりきめられる。さらに、ＯＲ回路７３を介して電源電圧監視用ＩＣ７２によりＴRST 時間後にリセット信号を解除する。ＴRST 時間はコンデンサ７５の容量によりきめられる。
【００１２】
供給交流電源１１が連続的に瞬停電した場合、すなわち瞬停電から復電した後ＴPD時間内に再び瞬停電するということを繰り返した場合、電源電圧監視用ＩＣ７１はノンマスカブル割り込み信号を解除せず、従ってリセット信号も解除されることはない。従って、マイクロコンピュータ８が連続的に瞬停電する度に、復電時にＥ2 ＰＲＯＭ１０から積算値を読みだしてメモリ（図示せず）の演算領域に書き込み、書き込み終了後あるいは場合によっては書き込み途中で次の瞬停電により積算値をＥ2 ＰＲＯＭ１０へ書き込むというような事態が発生することを防止することができる。
【００１３】
【発明の効果】
上述したように、本発明によれば、瞬停電時に積算値をＥ2 ＰＲＯＭに書き込み保存することができるため、復電時にそのデータを読み出して積算処理を継続することができる。また、電源電圧の変動の大きいなど良質でない電源を使用する場合、あるいは落雷等により電源の瞬停電が連続して発生する恐れのある場合においても、マイクロコンピュータを含むデジタル回路の動作の安定化をはかることができ、Ｅ2 ＰＲＯＭに書き込まれた積算値の信頼性を確保することができる。
【図面の簡単な説明】
【図１】この発明の実施例を示す構成図。
【図２】図１の動作を示すタイミングチャート。
【図３】電磁流量計の全体構成図。
【図４】従来の実施例を示す構成図。
【符号の説明】
１…検出部、２…交流増幅器、３…励磁回路、４…安定化電源回路、５…電源トランス、６…Ａ／Ｄ変換器、７…電源検知回路、８…マイクロコンピュータ、９…出力回路、１０…Ｅ2 ＰＲＯＭ、１１…交流電源、１２…定電圧検知回路、１３…電源電圧保持回路、１４…ダイオード、１５…コンデンサ、１６…励磁コイル、１７…電極、１８…測定管、７１，７２…電源電圧監視用ＩＣ、７３…ＯＲ回路、７４，７５…コンデンサ。
【発明の属する技術分野】
導電性の流体が磁界内を通過するとき、その速さに比例した電圧が誘起するというファラデーの法則を用いた電磁流量計等の瞬停電時における積算値の保存に関する。
【０００２】
【従来の技術】
図３は、電磁流量計の全体構成図である。図３において、１は検出部、２は交流増幅器、３は励磁回路、４は安定化電源回路、５は電源トランス、６はＡ／Ｄ変換器、８はマイクロコンピュータ、９は出力回路、１０はＥ2 ＰＲＯＭ、１１は交流電源、１２は定電圧検知回路、１６は励磁コイル、１７は電極、１８は測定管である。測定管１８に施された励磁コイル１６に励磁回路３より交流電流を流し交流磁界を発生させ、測定管１８内を流れる導電性の流体の速さに比例した電圧を電極１７によりピックアップする。この信号を交流増幅器２により増幅し、Ａ／Ｄ変換器６によりデジタル信号に変換して、マイクロコンピュータ８により演算処理し、出力回路９より単位時間当たりの流量信号あるいは積算流量信号を出力する。運転に必要な測定範囲等の設定値はＥ2 ＰＲＯＭ１０に格納されており、必要に応じてマイクロコンピュータ８により読み込まれて使用される。
【０００３】
図４は、従来の電源検知回路周辺の構成を図３より抜粋して示した図である。図４において、定電圧検知回路１２は、安定化電源回路４にて生成されたマイクロコンピュータ８等で用いるデジタル用５Ｖ電源を常時監視しており、瞬停電等により５Ｖ電源が低下し４．３Ｖになると、これを検知してマイクロコンピュータ８をリセットするリセット信号を出力する。
【０００４】
【発明が解決しようとする課題】
上述したように、電磁流量計は単位時間当たりの流量あるいは積算流量を計測するための流量計である。従来の技術では、積算による流量計測において、供給交流電源に瞬停電が発生した場合、マイクロコンピュータをリセットすなわち計測中の積算値を零としていた。
【０００５】
従って本発明の目的は、供給交流電源に瞬停電が発生した場合に積算値を安定して保存する回路を提供することにある。
【０００６】
【課題を解決するための手段】
上記課題を解決するために、本発明は、基本構成として、入力信号を積算処理する機能を有するマイクロコンピュータと、積算処理された信号を記憶するＥ2 ＰＲＯＭと、供給交流電源の瞬停電による内部電源電圧の低下を検出し前記積算処理された信号を前記Ｅ2 ＰＲＯＭに記憶させる処理を前記マイクロコンピュータに行わせるノンマスカブル割り込み信号を発生する電源検知回路と、前記積算処理された信号が前記Ｅ2 ＰＲＯＭに書き込み完了するまで内部電源電圧を所定の電圧以上に保持する電源電圧保持回路と、から構成される瞬停電時積算値保存回路を具備する。このことにより、供給交流電源の瞬停電時に、電源電圧保持回路によって内部電源電圧がマイクロコンピュータを含むデジタル回路の動作可能電圧レベルまで低下する間に、瞬停電発生時点迄の積算値をＥ2 ＰＲＯＭに書き込み、供給電源の復電後書き込まれた積算値をＥ2 ＰＲＯＭから読みだして、積算処理を継続することができる。
【０００７】
そして特に、本発明による瞬停電時積算値保存回路においては、上記の電源検知回路を、電源投入後、所定の時間経過後に前記ノンマスカブル割り込み信号を解除し、さらに所定の時間経過後に前記マイクロコンピュータのリセット信号を解除する機能を具備する電源検知回路としている。このことにより、瞬停電が一旦復電した後所定の時間経過する以前に再度瞬停電するようなことが連続して複数回発生したとき、最初の瞬停電による積算値のＥ2 ＰＲＯＭへの退避を行った後は、その後の複数回の瞬停電によっても前記ノンマスカブル割り込み信号およびリセット信号が解除されることがないため、マイクロコンピュータへの割り込みおよびリセットが行われることがなく、マイクロコンピュータを含むデジタル回路の動作の安定化をはかり保存された積算値の信頼性を確保することができる。
【０００８】
【発明の実施の形態】
図１は、本発明の瞬停電時積算値保存回路の実施例を示す構成図である。図１において、１３は電源電圧保持回路、１４はダイオード、１５はコンデンサ、７は電源検知回路、７１，７２は電源電圧監視用ＩＣ、７３はＯＲ回路、７４，７５はコンデンサであり、その他の構成要素は図４と同じであり同じ符号を付してある。図４との相違点は、電源トランス５と安定化電源回路４との間に電源電圧保持回路１３を設けたことと、電源検知回路７の構成が異なることである。
【０００９】
図２は、図１の動作を示すタイミングチャートで、マイクロコンピュータを含むデジタル回路の電源である５Ｖ電源、マイクロコンピュータへのノンマスカブル割り込み信号（ハイレベルで割り込み解除、立ち下がりで割り込み発生）およびマイクロコンピュータへのリセット信号（ハイレベルでリセット解除）の動作を示しており、また供給交流電源１１のオン時、オフ時および瞬停電の発生時を↓印で示してある。図２を用いて本発明の動作を説明する。
【００１０】
まず供給交流電源１１をオンし回路が正常に動作している状態で瞬停電が発生すると、５Ｖ電源の電圧低下が開始する。これを電源電圧監視用ＩＣ７１が検出してノンマスカブル割り込み信号（図の立ち下がり信号）をマイクロコンピュータ８に出力し、マイクロコンピュータ８は積算値のＥ2 ＰＲＯＭ１０への書き込みを開始する。この間５Ｖ電源の電圧はさらに低下し、所定の電圧に達すると電源電圧監視用ＩＣ７２がこれを検出してリセット信号をマイクロコンピュータ８に出力する。瞬停電が発生してからリセット信号を出力するまでの時間をＴW で示してある。Ｅ2 ＰＲＯＭ１０へ積算値を書き込むのに数十ｍＳ程度の時間が必要であるが、書き込み完了後にリセット信号が出力されるように、電源電圧保持回路１３のコンデンサ１５の容量を決めればよい。
【００１１】
つぎに、供給交流電源１１の投入時であるが、５Ｖ電源が立ち上がると、ＴPD時間後に電源電圧監視用ＩＣ７１はノンマスカブル割り込み信号を解除する。ＴPD時間はコンデンサ７４の容量によりきめられる。さらに、ＯＲ回路７３を介して電源電圧監視用ＩＣ７２によりＴRST 時間後にリセット信号を解除する。ＴRST 時間はコンデンサ７５の容量によりきめられる。
【００１２】
供給交流電源１１が連続的に瞬停電した場合、すなわち瞬停電から復電した後ＴPD時間内に再び瞬停電するということを繰り返した場合、電源電圧監視用ＩＣ７１はノンマスカブル割り込み信号を解除せず、従ってリセット信号も解除されることはない。従って、マイクロコンピュータ８が連続的に瞬停電する度に、復電時にＥ2 ＰＲＯＭ１０から積算値を読みだしてメモリ（図示せず）の演算領域に書き込み、書き込み終了後あるいは場合によっては書き込み途中で次の瞬停電により積算値をＥ2 ＰＲＯＭ１０へ書き込むというような事態が発生することを防止することができる。
【００１３】
【発明の効果】
上述したように、本発明によれば、瞬停電時に積算値をＥ2 ＰＲＯＭに書き込み保存することができるため、復電時にそのデータを読み出して積算処理を継続することができる。また、電源電圧の変動の大きいなど良質でない電源を使用する場合、あるいは落雷等により電源の瞬停電が連続して発生する恐れのある場合においても、マイクロコンピュータを含むデジタル回路の動作の安定化をはかることができ、Ｅ2 ＰＲＯＭに書き込まれた積算値の信頼性を確保することができる。
【図面の簡単な説明】
【図１】この発明の実施例を示す構成図。
【図２】図１の動作を示すタイミングチャート。
【図３】電磁流量計の全体構成図。
【図４】従来の実施例を示す構成図。
【符号の説明】
１…検出部、２…交流増幅器、３…励磁回路、４…安定化電源回路、５…電源トランス、６…Ａ／Ｄ変換器、７…電源検知回路、８…マイクロコンピュータ、９…出力回路、１０…Ｅ2 ＰＲＯＭ、１１…交流電源、１２…定電圧検知回路、１３…電源電圧保持回路、１４…ダイオード、１５…コンデンサ、１６…励磁コイル、１７…電極、１８…測定管、７１，７２…電源電圧監視用ＩＣ、７３…ＯＲ回路、７４，７５…コンデンサ。
Claims (1)
- 入力信号を積算処理する機能を有するマイクロコンピュータと、積算処理された信号を記憶するＥ2 ＰＲＯＭと、供給交流電源の瞬停電による内部電源電圧の低下を検出し前記積算処理された信号を前記Ｅ2 ＰＲＯＭに記憶させる処理を前記マイクロコンピュータに行わせる割り込み信号（以下ノンマスカブル割り込み信号という）を発生する電源検知回路と、前記積算処理された信号が前記Ｅ2ＰＲＯＭに書き込み完了するまで内部電源電圧を所定の電圧以上に保持する電源電圧保持回路と、を具備してなる瞬停電時積算値保存回路において、
前記電源検知回路は、電源投入後、所定の時間経過後に前記ノンマスカブル割り込み信号を解除し、さらに所定の時間経過後に前記マイクロコンピュータのリセット信号を解除する機能を具備することを特徴とする瞬停電時積算値保存回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20876797A JP3763192B2 (ja) | 1997-08-04 | 1997-08-04 | 瞬停電時積算値保存回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20876797A JP3763192B2 (ja) | 1997-08-04 | 1997-08-04 | 瞬停電時積算値保存回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1151721A JPH1151721A (ja) | 1999-02-26 |
| JP3763192B2 true JP3763192B2 (ja) | 2006-04-05 |
Family
ID=16561762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20876797A Expired - Fee Related JP3763192B2 (ja) | 1997-08-04 | 1997-08-04 | 瞬停電時積算値保存回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3763192B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4287577B2 (ja) * | 2000-07-07 | 2009-07-01 | 株式会社ソフィア | 遊技機 |
| DE60305012T2 (de) * | 2002-03-05 | 2007-01-11 | Koninklijke Philips Electronics N.V. | Produkt und verfahren zur verhinderung der falschen speicherung von daten |
| JP4808109B2 (ja) | 2006-09-01 | 2011-11-02 | 富士通セミコンダクター株式会社 | 半導体装置 |
| JP4863865B2 (ja) * | 2006-12-28 | 2012-01-25 | 富士通株式会社 | 情報処理装置，記憶部誤書込み防止方法，および情報処理システム |
| EP2183749B1 (en) * | 2007-08-06 | 2013-05-29 | SanDisk Technologies Inc. | Enhanced write abort mechanism for non-volatile memory |
| JP2017220025A (ja) * | 2016-06-07 | 2017-12-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
1997
- 1997-08-04 JP JP20876797A patent/JP3763192B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1151721A (ja) | 1999-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7208955B2 (en) | Power relay or switch contact tester | |
| JP2532356B2 (ja) | 電子式郵便料金計装置 | |
| JP3763192B2 (ja) | 瞬停電時積算値保存回路 | |
| JP2020013271A (ja) | 電源装置、電源制御方法及び記憶装置 | |
| CN110191017B (zh) | 一种用于监测路由设备异常的监控系统及方法 | |
| US10951228B2 (en) | Semiconductor apparatus | |
| JPH10503920A (ja) | パワーオンリセット回路 | |
| JP4362126B2 (ja) | 指紋データ生成装置、プログラム | |
| JP5972458B2 (ja) | 早期電源異常検出回路 | |
| JP2008117500A (ja) | デバイス試験装置 | |
| CN110134570A (zh) | 一种服务器及其震荡保护装置 | |
| JPS61150088A (ja) | メモリカ−ド | |
| JP3509009B2 (ja) | 電源装置 | |
| JP2020115109A (ja) | 電源異常検出装置および電源異常検出方法 | |
| JPS63315963A (ja) | 停電検出回路 | |
| JP4116414B2 (ja) | 指紋データ生成装置、プログラム | |
| JPH0733464Y2 (ja) | 積算値バックアップ装置 | |
| JP2714227B2 (ja) | 部品劣化検出装置 | |
| JP2674862B2 (ja) | 半導体記憶装置のバックアップ電源監視装置 | |
| JP2004310312A (ja) | 電子装置 | |
| JP2003216281A (ja) | 制御装置 | |
| JP2003215177A (ja) | 停復電検出機能を有する電子機器 | |
| JP2665410B2 (ja) | バックアップメモリを備えた電子機器 | |
| JP3064687B2 (ja) | データメモリ制御装置 | |
| JPS5866008A (ja) | 積算計器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050719 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050823 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060109 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |