DE60305012T2 - Produkt und verfahren zur verhinderung der falschen speicherung von daten - Google Patents

Produkt und verfahren zur verhinderung der falschen speicherung von daten Download PDF

Info

Publication number
DE60305012T2
DE60305012T2 DE60305012T DE60305012T DE60305012T2 DE 60305012 T2 DE60305012 T2 DE 60305012T2 DE 60305012 T DE60305012 T DE 60305012T DE 60305012 T DE60305012 T DE 60305012T DE 60305012 T2 DE60305012 T2 DE 60305012T2
Authority
DE
Germany
Prior art keywords
signal
processor
pdd
power supply
product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE60305012T
Other languages
English (en)
Other versions
DE60305012D1 (de
Inventor
Naing Win
Jun Cai
Joseph Jimson
K. Weng LAM
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Application granted granted Critical
Publication of DE60305012D1 publication Critical patent/DE60305012D1/de
Publication of DE60305012T2 publication Critical patent/DE60305012T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Engineering (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Power Sources (AREA)
  • Container Filling Or Packaging Operations (AREA)
  • Supplying Of Containers To The Packaging Station (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Holo Graphy (AREA)

Description

  • Die Erfindung betrifft ein Produkt, das eine Stromversorgung, einen Prozessor, der einen Eingang zum Empfangen eines Ausschaltsignals aufweist, das einen Status der Stromversorgung anzeigt, und einen anderen Eingang aufweist, der mit einer anderen Versorgung gekoppelt ist, und einen nichtflüchtigen Speicher zum Speichern von Daten umfasst, die vom Prozessor geliefert werden. Auch betrifft die Erfindung ein Verfahren zur Verhinderung der falschen Speicherung von Daten in einem Produkt, wobei das Produkt eine Stromversorgung, einen Prozessor, der einen Eingang zum Empfangen eines Ausschaltsignals aufweist, das einen Status der Stromversorgung anzeigt, und einen nichtflüchtigen Speicher zum Speichern von Daten umfasst, die vom Prozessor geliefert werden.
  • Eine Ausführungsform eines derartigen Produkts ist aus US 5.896.338 bekannt. Das bekannte Produkt weist eine Schaltung auf, die Schreibvorgänge in einen nichtflüchtigen Speicher durch Senden eines Signals zum nichtflüchtigen Speicher abrupt stoppt, wenn das Ausschaltsignal empfangen wird.
  • Wie dem Fachmann bekannt sein wird, werden in aktuellen Produkten viele wichtige Daten im nichtflüchtigen Speicher gespeichert, der nachstehend auch als NVM bezeichnet wird und auf den häufig vom Prozessor zugegriffen wird. Dies führt zu einem erhöhten Risiko der NVM-Beschädigung, wenn das Schreiben in den NVM während einer Ausschaltphase geschehen würde. Daher ist das Sicherstellen der Integrität von NVM-Daten während der Ausschaltphase ein sehr kritisches Problem in Produkten. Eine Standard-Softwarelösung, wie sie bei Prozessoren des Typs SAA56xx verwendet wird, lässt die Software in einer Endlosschleife warten, sobald das Ausschaltsignal einen Wert aufweist, der dem Ausschaltzustand entspricht. Man würde erwarten, dass danach keine NVM-Lese-/-Schreibaktivität auftreten würde. Jedoch zeigten Versuche, dass ein Risiko besteht, dass Schreiben in den NVM stattfindet, wenn eine Versorgungsspannung der anderen Versorgung auf einen Pegel von etwa 2,2 V abfällt. Anders ausgedrückt, kann die Standard-Softwarelösung den NVM nicht völlig davor schützen, beschädigt zu werden.
  • Alternativ kann das Produkt eine Schaltung wie im bekannten Produkt aufweisen. Jedoch ist es ein Nachteil des bekannten Produkts, dass die Daten im NVM beschädigt werden, wenn ein laufender Schreibvorgang vom Prozessor zum NVM unterbrochen wird.
  • JP 05 342 115 A offenbart einen Prozessor, der Strom von einer Erhaltungs-Stromversorgung empfängt, die in der Lage ist, während einer vorgegebenen Zeitdauer, nachdem die Hauptstromquelle unterbrochen ist, die Lieferung einer Ausgangsspannung fortzusetzen. Die vorgegebene Zeitdauer ist durch die Energie bestimmt, die in einem Kondensator gespeichert ist, der mit einem Eingang der Erhaltungs-Stromversorgung gekoppelt ist. Wenn eine Haupt-Stromversorgung detektiert wird, wird ein Unterbrechungssignal zum Prozessor gesendet, der dann eine laufende Aktualisierung von Daten des Speichers fertig stellt.
  • Es ist eine Aufgabe der Erfindung, einen einfachen und doch wirksamen Weg bereitzustellen, Beschädigung von NVM-Daten während der Ausschaltphase vorzubeugen.
  • Die Erfindung ist durch die unabhängigen Ansprüche definiert. Die abhängigen Ansprüche definieren vorteilhafte Ausführungsformen.
  • In einem Aspekt ist die Aufgabe dadurch realisiert, dass der Prozessor ausgeführt ist zum Detektieren eines Ausschaltzustands der Stromversorgung durch wiederholtes Prüfen des Ausschaltsignals und, auf die Detektion hin, dass das Ausschaltsignal einen Wert aufweist, der dem Ausschaltzustand entspricht, zum Abschließen eines laufenden Schreibvorgangs und Stoppen der Speicherung von Daten. Auf diese Weise ist der Prozessor ausgeführt, einen laufenden Schreibvorgang nach Detektion des Ausschaltzustands abzuschließen, wodurch eine abrupte Unterbrechung vermieden wird, die in Datenbeschädigung resultieren würde. Danach wird sämtliches Schreiben zum NVM gestoppt, bevor die Versorgungsspannung der anderen Versorgung unter einen Wert abgefallen ist, bei dem der Prozessor unzuverlässig arbeitet. Dieser Ausschaltmodus stoppt den Betrieb des Prozessors vollständig.
  • Darüber hinaus ist eine Entladeschaltung zum Entladen der anderen Versorgung vorhanden, die nur dann leitend ist, wenn das Ausschaltsignal einen Wert aufweist, der dem Ausschaltzustand entspricht.
  • Wenn der Betrieb des Prozessors vollständig über einen Ausschaltmodus gestoppt wird, wodurch sichergestellt ist, dass alle zufällige Softwareaktivität, die NVM- Beschädigung während der Ausschaltphase verursachen könnte, gestoppt wird, entnimmt er seiner Versorgung keinen Strom mehr. Als Folge davon nimmt die Versorgungsspannung des Prozessors nur langsam ab. Wenn der Strom wieder zum Produkt geliefert wird, während die Versorgungsspannung des Prozessors noch nicht unter einen vorgegebenen Pegel abgenommen hat, startet der Prozessor nicht neu, bis ein nachfolgender Zyklus der Ausschaltphase einer ausreichend langen Dauer abgeschlossen worden ist. Der vorgegebene Pegel kann ein Wert sein, wie er in Datenblättern des Prozessors erwähnt ist, oder ein durch Versuche ermittelter Wert. Die Entladeschaltung stellt sicher, dass die andere Versorgung bereits unterhalb des vorgegebenen Pegels entladen ist, wodurch sichergestellt ist, dass der Prozessor neu startet, wenn wieder Strom zum Produkt geliefert wird.
  • Es ist vorteilhaft, wenn die Entladeschaltung einen elektronischen Schalter umfasst, der während der Ausschaltphase leitend ist. Dieser Schalter ist ausgeführt, einen Strom zu leiten, um die Versorgung zu entladen.
  • Ein weiterer Vorteil ist es, wenn die Entladeschaltung ausgeführt ist, einen vorgegebenen Entladestrom zu transportieren, wenn das Ausschaltsignal den Wert aufweist, der dem Ausschaltzustand entspricht. Starke Stoßströme werden dadurch vermieden.
  • In einer weiteren Modifikation ist der Entladestrom im Wesentlichen gleich einem Strom, der durch den Prozessor der Versorgung während des Betriebs entnommen wird. In dieser weiteren Modifikation fällt die Versorgungsspannung während der Ausschaltphase mit im Wesentlichen derselben Rate unter den vorgegeben Pegel ab, wie wenn der Prozessor fortfährt zu arbeiten.
  • Das Produkt kann jedwedes Produkt sein, in dem ein nichtflüchtiger Speicher vorhanden ist, wie ein Fernseh-, ein Video-, ein Audio-, ein Computer- oder ein Kommunikationsprodukt.
  • Diese und andere Aspekte des Produkts und des Verfahrens der Erfindung werden weiter unter Bezug auf die Zeichnungen verdeutlicht und beschrieben, wobei
  • 1 ein Blockschaltbild des Produkts zeigt;
  • 2 Zeitverlaufsdiagramme des bekannten Produkts zeigt;
  • 3 und 4 den Zeitunterschied zwischen der Lösung des Verwendens des Ausschaltmodus und des Nicht-Verwendens des Ausschaltmodus zeigen;
  • 5 ein vereinfachtes Diagramm der Schaltung und der Ströme zeigt, die die Entladezeit beeinflussen; und
  • 6 eine Ausführungsform der Entladeschaltung zeigt.
  • Das Produkt nach 1 weist eine Stromversorgung P2 auf, die die Haupt-Stromversorgung des Produkts ist. Ein Prozessor P ist über Eingang Q mit einer anderen Versorgung verbunden, die eine Versorgungsspannung Vs aufweist. Ein NVM M zum Speichern von Daten, die vom Prozessor (P) geliefert werden, ist ebenfalls mit der anderen Versorgung verbunden. Über Verbindungen C werden Daten, Aktivierungssignale und Taktgebersignale zwischen dem Prozessor P und dem NVM M übertragen. Eine Ausschaltdetektionsschaltung PDC ist mit der Stromversorgung P2 gekoppelt, um einen Zustand der Stromversorgung P2 zu detektieren und ein Ausschaltsignal PDD zu einem Ausschalteingang PDM des Prozessors P zu senden. Der Prozessor weist auch einen Einschaltzurücksetzeingang Re auf, der den Prozessor P während einer Anlaufphase in Wartestellung hält, bis die Versorgungsspannung Vs einen Wert erreicht hat, der ein ordnungsgemäßes Funktionieren des Prozessors P sicherstellt.
  • Ein typischer Betriebsbereich des NVM M ist von 2,5 V bis 3,6 V, während für einen Prozessor P des Typs SAA56xx der Betriebsbereich von 3,0 bis 3,6 V ist. Jedoch haben Versuche gezeigt, dass der Prozessor P noch bis 2,2 V arbeitet, wenn ein Einschaltzurücksetzsignal am Einschaltzurücksetzeingang Re des Prozessors P während einer Ausschaltphase nicht vorhanden oder verzögert ist. Das Zurücksetzsignal kann nicht verwendet werden, um den Betrieb des Prozessors P während der Ausschaltphase zu stoppen, weil es den Betrieb zu spät und abrupt stoppen würde, ohne ein ordnungsgemäßes Herunterfahren der Softwareaktivität zu gestatten.
  • Wie in dem Schaubild der Versorgungsspannung Vs über die Zeit t in 2 gezeigt, können, wenn Daten vom Prozessor P über die Verbindungen C zwischen den Zeiten t1 und t2 zum NVM M geschrieben werden, Daten innerhalb des NVM M beschädigt werden, weil der Prozessor P unterhalb von 3,0 V nicht zuverlässig arbeitet. Unterhalb von 3,0 V könnten Algorithmen nicht mehr richtig im Prozessor P arbeiten und darüber hinaus könnten Daten beschädigt werden, was in dem Risiko unerwünschten Schreibens falscher Daten zum NVM M resultiert. Um dieses Risiko anzugehen, stoppt der Ausschaltmodus, der vom Prozessor P bereitgestellt ist, die Softwareaktivität gänzlich, bevor die Versorgungsspannung Vs in den Bereich eintritt, in dem der Prozessor P nicht mehr zuverlässig arbeitet. Der Ausschaltmodus wird durch das Ausschaltsignal PDD gesteuert. Arbeitet die Stromversorgung P2, weist das Ausschaltsignal einen Einschaltwert S1 auf. Stoppt die Stromversorgung P2, weist das Ausschaltsignal einen Ausschaltwert S0 auf, der anzeigt, dass sich die Stromversorgung P2 im Ausschaltzustand befindet. Um das richtige Stoppen der Softwareaktivität zu ermöglichen, ist die andere Versorgung ausgeführt, die typische Betriebsspannung, die für Prozessoren des SAA56xx-Typs 3,3 V ist, während eines Zeitraums von etwa 60 ms nach der Zeit tPD zu liefern, die die Zeit ist, zu der das Ausschaltsignal einen Übergang vom Einschaltwert S1 auf den Ausschaltwert S0 aufweist.
  • Der Algorithmus ist in den Prozessor integriert und umfasst die Schritte:
    • – Prüfen, ob das Ausschaltsignal PDD den Ausschaltwert S0 aufweist.
    • – Ist dies der Fall, wird nach einer vorgegebenen Zeitverzögerung, beispielsweise 10 ms, eine zweite Prüfung vorgenommen. Falls nicht, wird der Ablauf neu gestartet.
    • – Falls auch während der zweiten Prüfung der Ausschaltwert S0 detektiert wird, wird dann bei Abschluss eines laufenden Schreibvorgangs durch den Prozessor P der Ausschaltmodus gestartet, der das Bringen der Software in eine Endloswarteschleife und danach das Stoppen des Betriebs des Prozessors P umfasst. Wird der Ausschaltwert S0 nicht detektiert, wird der Ablauf neu gestartet.
  • Der Nebeneffekt des Ausschaltmodus ist der, dass es eine längere Zeit benötigt, die andere Versorgung zu entladen, da der Ausschaltmodus eine sehr geringe Leistung verbraucht. 3 und 4 zeigen den Zeitunterschied zwischen der Lösung des Verwendens des Ausschaltmodus und des Nicht-Verwendens des Ausschaltmodus. Wie von der Prozessorspezifikation bekannt ist, ist der Zurücksetzeingang Re mit der anderen Versorgung gekoppelt. Wenn die Stromversorgung P2 vor einer Zeit t3, wie in 2 gezeigt, neu startet, das heißt, bevor Versorgungsspannung Vs für die Prozessortypen SAA56xx unter einen Wert von 2,4 V gefallen ist, hält das Zurücksetzsignal am Einschaltzurücksetzeingang Re den Prozessor P im Ausschaltmodus.
  • In 3 und 4 sind die folgenden Wellenformen als Funktion der Zeit t von oben nach unten gezeigt: Ausschaltsignal PDD, über die Verbindungen C gesendete Daten Dc, die Versorgungsspannung Vs und die Spannung Vp2 der Stromversorgung P2.
  • Eine Extra-Entladeschaltung D, wie in 5 gezeigt, stellt sicher, dass Spannung Vs rasch auf den vorgegebenen Pegel abfällt. Der elektronische Schalter wird durch das Ausschaltsignal PDD gesteuert. Falls das Ausschaltsignal PDD den Wert S0 aufweist, der dem Ausschaltzustand entspricht, dann ist der Schalter S leitend. Ein Entladestrom Ib2 ist durch einen Widerstand Rb bestimmt, der einen Wert R aufweist nach der Formel: Ib2 = Vs/R. Die folgenden Beziehungen sind für die Ströme gültig, die in 5 gezeigt sind: I = Ia + Ib, Ib = Ib1 + Ib2 und im Allgemeinen Ib > 10 × Ia.
  • Arbeitet die Stromversorgung P2, ist Ib1 gleich Ib, und Ib2 ist 0. Stoppt die Stromversorgung P2, fällt Ib1 auf einen sehr niedrigen Wert ab. Wenn Ib2 so ausgelegt ist, dass er im Wesentlichen gleich Ib1 ist, beginnt Ib2 zu fließen und kompensiert den Abfall von Ib1. Als Folge davon bleibt Ib näherungsweise konstant, was in einem Abfall der Versorgungsspannung Vs um im Wesentlichen denselben Wert resultiert, wie in 3 gezeigt.
  • In der Entladeschaltung D nach 6 erfüllt ein Transistor Q2 die Funktion des Schalters S. Transistor Q1 empfängt das Ausschaltsignal über Widerstand R3.
  • Falls das Ausschaltsignal den Ausschaltwert S0 von im Wesentlichen null Volt aufweist, wird der Transistor Q1 ausgeschaltet. Als Folge davon schaltet ein Strom, der durch Widerstand R2 fließt, Transistor Q2 ein.
  • Weist das Ausschaltsignal den Einschaltwert S1 auf, wird Transistor Q1 eingeschaltet und transportiert den Strom, der von Widerstand R2 kommt. Infolgedessen empfängt Transistor Q2 keinerlei Basisstrom und wird ausgeschaltet.
  • Man sollte beachten, dass die oben erwähnten Ausführungsformen die Erfindung eher veranschaulichen als begrenzen und dass der Fachmann in der Lage sein wird, viele alternative Ausführungsformen zu konzipieren, ohne vom Umfang der angehängten Ansprüche abzuweichen. In den Ansprüchen sind jedwede in Klammern gesetzten Bezugszeichen nicht als den Anspruch begrenzend anzusehen. Die Verwendung des Verbs „umfassen" und seiner Beugeformen schließt nicht das Vorliegen anderer Elemente oder Schritte als derjenigen aus, die in einem Anspruch dargelegt sind. Die Artikel „ein" oder „eine", die einem Element vorangehen, schließen nicht das Vorliegen mehrerer derartiger Elemente aus. Die Erfindung kann mittels Hardware, die mehrere getrennte Elemente umfasst, und mittels eines in geeigneter Weise programmierten Computers implementiert sein. Im Geräteanspruch, in dem mehrere Mittel aufgezählt sind, können mehrere dieser Mittel durch ein und dasselbe Element an Hardware ausgeführt sein. Die Tatsache allein, dass gewisse Maßnahmen in gegenseitig unterschiedlichen abhängigen Ansprüchen dargelegt sind, weist nicht darauf hin, dass eine Kombination dieser Maßnahmen nicht zum Vorteil verwendet werden kann.

Claims (4)

  1. Produkt, umfassend: eine Stromversorgung (P2); einen Prozessor (P), der einen Eingang zum Empfangen eines Ausschaltsignals (PDD) aufweist, das einen Status der Stromversorgung (P2) anzeigt, und einen anderen Eingang (Q) aufweist, der mit einer anderen Versorgung gekoppelt ist; und einen nichtflüchtigen Speicher (M) zum Speichern von Daten, die vom Prozessor (P) geliefert werden, wobei der Prozessor (P) ausgeführt ist: einen Ausschaltzustand der Stromversorgung (P2) durch wiederholtes Prüfen des Ausschaltsignals (PDD) zu detektieren und auf die Detektion hin, dass das Ausschaltsignal (PDD) einen Wert (S0) aufweist, der dem Ausschaltzustand entspricht, einen laufenden Schreibvorgang abzuschließen und die Speicherung von Daten zu stoppen, gekennzeichnet durch eine Entladeschaltung (D), die durch das Ausschaltsignal (PDD) gesteuert ist, zum Entladen der anderen Versorgung im Wesentlichen nur dann, wenn die Entladeschaltungseinheit (D-Einheit) leitend ist, wobei die Entladeschaltung (D) nur leitend ist, wenn das Ausschaltsignal (PDD) den Wert (S0) aufweist, der dem Ausschaltzustand entspricht.
  2. Produkt nach Anspruch 1, wobei die Entladeschaltung (D) einen elektronischen Schalter (S) umfasst.
  3. Produkt nach Anspruch 1, wobei die Entladeschaltung (D) ausgeführt ist, einen vorgegebenen Entladestrom zu transportieren, wenn das Ausschaltsignal den Wert (S0) aufweist, der dem Ausschaltzustand entspricht.
  4. Verfahren des Verhinderns falscher Speicherung von Daten in einem Produkt, wobei das Produkt umfasst: eine Stromversorgung (P2); einen Prozessor (P), der einen Eingang zum Empfangen eines Ausschaltsignals (PDD) aufweist, das einen Status der Stromversorgung (P2) anzeigt, und einen anderen Eingang (Q) aufweist, der mit einer anderen Versorgung gekoppelt ist; und einen nichtflüchtigen Speicher (M) zum Speichern von Daten, die vom Prozessor (P) geliefert werden, wobei das Verfahren folgende Schritte umfasst: Detektieren eines Ausschaltzustands der Stromversorgung (P2) durch wiederholtes Prüfen des Ausschaltsignals (PDD); auf die Detektion hin, dass das Ausschaltsignal (PDD) einen Wert (S0) aufweist, der dem Ausschaltzustand entspricht, Abschließen eines laufenden Schreibvorgangs und Stoppen der Speicherung von Daten, dadurch gekennzeichnet, dass das Produkt ferner eine Entladeschaltung (D) umfasst, die durch das Ausschaltsignal (PDD) gesteuert ist, zum Entladen der anderen Versorgung im Wesentlichen nur dann, wenn die Entladeschaltung (D) leitend ist, die nur dann leitend ist, wenn das Ausschaltsignal (PDD) den Wert (S0) aufweist, der dem Ausschaltzustand entspricht, und dass das Verfahren ferner den Schritt des Entladens der anderen Versorgung mit der Entladeschaltung (D) umfasst, wenn das Ausschaltsignal (PDD) den Wert (S0) aufweist, der dem Ausschaltzustand entspricht.
DE60305012T 2002-03-05 2003-02-17 Produkt und verfahren zur verhinderung der falschen speicherung von daten Expired - Fee Related DE60305012T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SG0200041 2002-03-05
WOPCT/SG02/00041 2002-03-05
PCT/IB2003/000658 WO2003075140A2 (en) 2002-03-05 2003-02-17 Product and method for preventing incorrect storage of data

Publications (2)

Publication Number Publication Date
DE60305012D1 DE60305012D1 (de) 2006-06-08
DE60305012T2 true DE60305012T2 (de) 2007-01-11

Family

ID=27786700

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60305012T Expired - Fee Related DE60305012T2 (de) 2002-03-05 2003-02-17 Produkt und verfahren zur verhinderung der falschen speicherung von daten

Country Status (9)

Country Link
US (1) US20050146954A1 (de)
EP (2) EP1481399B1 (de)
JP (1) JP2005519386A (de)
KR (1) KR20040088570A (de)
CN (1) CN1639799A (de)
AT (1) ATE325418T1 (de)
AU (1) AU2003206042A1 (de)
DE (1) DE60305012T2 (de)
WO (1) WO2003075140A2 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100739775B1 (ko) * 2005-12-13 2007-07-13 삼성전자주식회사 전원 제어 장치 및 방법
KR100818802B1 (ko) 2007-01-03 2008-04-02 삼성전자주식회사 파워다운 응답신호를 발생하는 반도체 메모리 장치 및 상기반도체 장치의 파워다운 방법
DE102007008762B4 (de) * 2007-02-22 2016-03-10 Bizerba Gmbh & Co. Kg Steuerungsschaltung
EP2183749B1 (de) * 2007-08-06 2013-05-29 SanDisk Technologies Inc. Erweiterter schreibabbruchmechanismus für einen nichtflüchtigen speicher
US8718784B2 (en) 2010-01-14 2014-05-06 Nano-Retina, Inc. Penetrating electrodes for retinal stimulation
US8442641B2 (en) 2010-08-06 2013-05-14 Nano-Retina, Inc. Retinal prosthesis techniques
US8150526B2 (en) 2009-02-09 2012-04-03 Nano-Retina, Inc. Retinal prosthesis
US8706243B2 (en) 2009-02-09 2014-04-22 Rainbow Medical Ltd. Retinal prosthesis techniques
US8428740B2 (en) 2010-08-06 2013-04-23 Nano-Retina, Inc. Retinal prosthesis techniques
US8571669B2 (en) 2011-02-24 2013-10-29 Nano-Retina, Inc. Retinal prosthesis with efficient processing circuits
US20120297228A1 (en) * 2011-05-20 2012-11-22 Excelitas Technologies Sensonrs, Inc. Data recorder for harsh environments
US10121533B2 (en) 2012-11-21 2018-11-06 Nano-Retina, Inc. Techniques for data retention in memory cells during power interruption
US9720477B2 (en) 2012-11-21 2017-08-01 Nano-Retina, Inc. Weak power supply operation and control
US9370417B2 (en) 2013-03-14 2016-06-21 Nano-Retina, Inc. Foveated retinal prosthesis
US9474902B2 (en) 2013-12-31 2016-10-25 Nano Retina Ltd. Wearable apparatus for delivery of power to a retinal prosthesis
US9331791B2 (en) 2014-01-21 2016-05-03 Nano Retina Ltd. Transfer of power and data
CN112562764A (zh) * 2020-12-15 2021-03-26 上海维宏电子科技股份有限公司 嵌入式系统掉电保护的电路与方法
CN116010437B (zh) * 2023-03-20 2023-12-19 成都佰维存储科技有限公司 设备码写入方法、装置、可读存储介质及电子设备

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US32300A (en) * 1861-05-14 Denis lenain
JPS6120145A (ja) * 1984-07-07 1986-01-28 Iwatsu Electric Co Ltd マイクロプロセツサ動作解析装置
DE3529494A1 (de) * 1985-08-17 1987-02-19 Bosch Gmbh Robert Schaltungsanordnung umfassend einen mikrocomputer und einen mit diesem im datenaustausch stehenden halbleiter-speicher
JPH05342115A (ja) 1992-06-11 1993-12-24 Hitachi Ltd 電源遮断に対するメモリデータ保護装置
US5293424A (en) * 1992-10-14 1994-03-08 Bull Hn Information Systems Inc. Secure memory card
US5371709A (en) * 1993-04-01 1994-12-06 Microchip Technology Incorporated Power management system for serial EEPROM device
JPH0744468A (ja) * 1993-07-29 1995-02-14 Hitachi Ltd 記憶装置
US5812861A (en) * 1995-06-22 1998-09-22 Intel Corporation Override signal for forcing a powerdown of a flash memory
US5768208A (en) * 1996-06-18 1998-06-16 Microchip Technology Incorporated Fail safe non-volatile memory programming system and method therefor
DE69727173T2 (de) * 1996-07-18 2004-11-18 Hitachi, Ltd. Magnetplattenspeicheranordnungssteuerverfahren, Plattennetzanordnungssteuerverfahren und Plattennetzanordnung
US5896338A (en) 1997-04-11 1999-04-20 Intel Corporation Input/output power supply detection scheme for flash memory
JP3763192B2 (ja) * 1997-08-04 2006-04-05 富士電機システムズ株式会社 瞬停電時積算値保存回路
JP3884839B2 (ja) * 1997-10-17 2007-02-21 株式会社ルネサステクノロジ 半導体記憶装置
US6311279B1 (en) * 1998-10-27 2001-10-30 Compaq Computer Corporation Network node with internal battery backup
JP4409104B2 (ja) * 2000-06-08 2010-02-03 株式会社リコー データ通信装置，画像形成装置管理システム，およびその給電制御方法
US7023781B2 (en) * 2000-10-31 2006-04-04 Ricoh Company, Ltd. Optical disk apparatus
US7315951B2 (en) * 2003-10-27 2008-01-01 Nortel Networks Corporation High speed non-volatile electronic memory configuration

Also Published As

Publication number Publication date
DE60305012D1 (de) 2006-06-08
AU2003206042A1 (en) 2003-09-16
WO2003075140A3 (en) 2004-03-25
EP1610344A1 (de) 2005-12-28
ATE325418T1 (de) 2006-06-15
US20050146954A1 (en) 2005-07-07
KR20040088570A (ko) 2004-10-16
WO2003075140A2 (en) 2003-09-12
JP2005519386A (ja) 2005-06-30
CN1639799A (zh) 2005-07-13
AU2003206042A8 (en) 2003-09-16
EP1481399B1 (de) 2006-05-03
EP1481399A2 (de) 2004-12-01

Similar Documents

Publication Publication Date Title
DE60305012T2 (de) Produkt und verfahren zur verhinderung der falschen speicherung von daten
DE60315396T2 (de) Schaltung und Verfahren zum Erzeugen einer internen Betriebsspannung
DE4238636C2 (de) Vorrichtung zur Reduzierung des Leistungsverbrauchs während des Selbstauffrischbetriebes in einer Halbleiterspeichereinrichtung
DE69738281T2 (de) Chipkarte, Chipkartensystem und Chip für eine Chipkarte
DE4243397C2 (de) Konstantspannungsgenerator
US4520418A (en) Reset circuit
DE69837587T2 (de) Schaltung als Einschaltdetektor mit schneller Abschaltfeststellung
DE1499196B2 (de) Schutzvorrichtung für den Speicher eines elektronischen Rechners
DE112008000457T5 (de) Akkulader mit Konstantstrom-Konstantspannungsübergang
DE2102829A1 (de) Treiberschaltung mit Rückkoppelsteuerkreis
DE112016005858T5 (de) Techniken zum Ausschalten von Ausgangsstromschienen für eine Speicherungsvorrichtung
DE4239318B4 (de) Vorrichtung zum Erfassen des Einschaltens einer Versorgungsspannung
DE60209373T2 (de) Flash gerät mit im-gerät-leistungsversorgung oder on-chip-leistungsversorgung
DE19734909A1 (de) Halbleiterspeichereinrichtung mit einer internen Spannungsabsenkungsschaltung, die den Stromverbrauch beim Einschalten reduziert
JPH0697429B2 (ja) 低電圧阻止制御装置
DE69929497T2 (de) Spannungsversorgungsschaltung
DE112018000425T5 (de) Schaltungen zur ableitung von versorgungsspannung von einer anordnung in einem abgeschaltetem zustand
DE4342458A1 (de) Spannungsgenerator für eine Halbleiterspeichervorrichtung
DE2842690C2 (de)
DE19547116A1 (de) Reset-Schaltung mit variabler Zeitverzögerung
DE102005025166B4 (de) Verfahren zum Anpassen von Schaltungskomponenten eines Speichermoduls und Speichermodul
DE3923630C2 (de)
DE19618952A1 (de) CPU Rücksetzschaltung
EP0058202A1 (de) Stromversorgungsschaltung für elektronische sicherheits-shibindungen.
DE102008003819A1 (de) Schaltungsanordnung und Verfahren zum Testen einer Rücksetzschaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee