DE3923630C2 - - Google Patents

Info

Publication number
DE3923630C2
DE3923630C2 DE3923630A DE3923630A DE3923630C2 DE 3923630 C2 DE3923630 C2 DE 3923630C2 DE 3923630 A DE3923630 A DE 3923630A DE 3923630 A DE3923630 A DE 3923630A DE 3923630 C2 DE3923630 C2 DE 3923630C2
Authority
DE
Germany
Prior art keywords
voltage
node
transistor
source
output line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3923630A
Other languages
English (en)
Other versions
DE3923630A1 (de
Inventor
Byung-Yoon Seoul/Soul Kr Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE3923630A1 publication Critical patent/DE3923630A1/de
Application granted granted Critical
Publication of DE3923630C2 publication Critical patent/DE3923630C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/571Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overvoltage detector
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Electronic Switches (AREA)

Description

Die Erfindung bezieht sich auf eine interne Versorgungsspannungsquelle für einen Halbleiterschaltkreis zur Erzeugung einer internen Versorgungsspannung, die kleiner ist als der Absolutwert einer Versorgungsspannung von einer externen Stromversorgungsquelle.
Aus der DE-OS 36 26 795 ist eine interne Stromversorgungsquelle bekannt, die eine Versorgungsspannung liefert, die kleiner ist als der absolute Wert einer externen Versorgungsspannungsquelle, und die folgende Bestandteile aufweist:
Eine erste Bezugsspannungsquelle, besteht aus einem ersten und einem zweiten Widerstandselement und einem ersten und zweiten N-Kanal-MOS-Transistor, die miteinander in Reihe geschaltet sind und zwischen der externen Versorgungsspannung und Masse betrieben werden, um eine erste Bezugsspannung zu erzeugen die durch die Schwellenspannung des N-Kanal-MOS-Transistors im Niveau zu einer internen Versorgungsausgangsspannung verschoben ist. Es ist eine zweite Bezugsspannungsquelle vorhanden, bestehend aus einem dritten und einem vierten Widerstandselement und einem dritten und vierten P-Kanal-MOS-Transistor, die ebenfalls in Reihe geschaltet und zwischen der Versorgungsspannung und Masse betrieben werden, um eine zweite Bezugsspannung zu erzeugen, die gegenüber der genannten internen Versorgungsausgangsspannung um die Schwellenspannung des genannten P-Kanal-MOS-Transistors niveauverschoben ist. Eine Versorgungsausgangsstufe, die aus der Reihenschaltung eines N-Kanal-Transistors und eines PK-Kanal-MOS-Transistors besteht, liegt zwischen der externen Versorgungsspannung und Masse, wobei diese Transistoren durch die Ausgangssignale der erwähnten ersten und zweiten Bezugsspannungsquellen gesteuert werden. Da die Impedanz der Ausgangsstufe auf einen vergleichsweise niedrigen Wert geregelt wird, leitet sie stets feste Verbraucherströme. Diese Schaltung findet dementsprechend extrem begrenzte Anwendung bei statischen Speichervorrichtungen mit wahlfreiem Zugriff, die einen sehr fest umrissenen Stromverbrauchszustand aufweisen.
Der Erfindung liegt die Aufgabe zugrunde, eine interne Versorgungsspannungsquelle für einen Halbleiterschaltkreis der eingangs genannten Art anzugeben, die einen geringst möglichen Eigenstromverbrauch hat, der nahezu Null ist.
Diese Aufgabe wird durch die im Anspruch angegebene Erfindung gelöst.
Die erfindungsgemäße Versorgungsspannungsquelle hat im normalen Betrieb eine sehr hohe Ausgangsimpedanz, die für den geringen Eigenstromverbrauch verantwortlich ist, und ihre Ausgangsstufe schaltet nur dann auf niedrige Impedanz um, wenn die externe Versorgungsspannung schwankt.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnungen, anhand deren auch die zu überwindenden Schwierigkeiten, die im Stand der Technik auftreten, näher erläutert. Es zeigt:
Fig. 1 ein Schaltbild einer konventionellen statischen Speicherschaltung und
Fig. 2 ein Schaltbild der Versorgungsspannungsquellle nach der vorliegenden Erfindung.
Nach dem Stand der Technik werden bei einem statischen Speicher mit wahlfreiem Zugriff (SRAM) beim Auslesebetrieb Bitleitungen vorgeladen, und die Bitleitungen des Speichers schwingen innerhalb der Spannungsgrenzen von etwa 1 Volt unterhalb der Stromquellenspannung bei diesem Stand der Technik.
Wie aus Fig. 1 hervorgeht, ist ein Lasttransistor T8 (ein zur Diode geschalteter N-Kanal-MOSFET) zwischen eine Stromquellenspannung Vcc und eine Vorladungsleitung 28 geschaltet, um die Vorladungsleitung 28 mit Vcc-VTH vorzuladen (VTH ist eine Schwellenspannung des Lasttransistors T8).
Mehrere Bitleitungspaare (BL1, ) . . . (BLn, ) sind mit der Vorladungsleitung 28 durch einen Angleicherschaltkreis 14 verbunden, der P-Kanal-MOSFET-Transistoren T1-T3, die durch einen Angleicherimpuls ΦB aktiviert werden, sowie P-Kanal MOSFET-Transistoren T4, T5, die normalerweise EIN-geschaltet sind, aufweist.
Zwischen den Leitungen der Bitleitungspaare sind mehrere Speicher­ zellen 10 in Form einer Matrix in Zeilen und Spalten angeordnet, und die Speicherzellen in derselben Zeile werden durch einen Zeilenimpuls ΦWL aktiviert. Jedes Bitleitungspaar ist mit Datenleitungen DL, ver­ bunden, die an einen Abtastverstärker 12 über Durchlaß­ transistoren T6, T7 vom P-Kanal-MOSFET-Typ gekoppelt sind. die Durchlaßtransistoren T6, T7, die mit jedem Bitleitungspaar verbunden sind, werden durch Spaltenimpulse CD1, CDn aktiviert, die von einem Spaltendecoder zur Verfügung gestellt werden.
Während eines Auslesezyklus werden die Bitleitungspaare (BL1, ) . . . (BLn, ) vorgeladen und angeglichen an Vcc-VTH über den Transistor T8 und die Angleicherschaltung 14. Daraufhin werden in den Speicherzellen 10 gespeicherte Daten an Bitleitungspaare durch einen Zeilenimpuls ΦWL ausgelesen, und die Auslesedaten werden an ein Datenleitungspaar DL, über zwei Durchlaß­ transistoren übertragen, die durch einen Spaltenimpuls aktiviert werden, und werden durch einen Abtastverstärker 12 verstärkt. Die Transistoren T4, T5 sind immer eingeschaltet, um zu verhindern, daß die Bitleitungspaare mit zu hoher Spannung während des Auslesezyklus der Speicherzellen 10 schwingen. Ein derartiger Vorladungsmechanismus ermöglicht es dem Abtastverstärker in bezug auf Abtastzeit und Verstärkung wirksam zu arbeiten.
Sobald sich jedoch die Stromquellenspannung Vcc infolge ihrer Schwankungen einmal erhöht, steigt die Vorladungsspannung der Bitleitungspaare in dem Maße an, wie sich die Stromquellenspannung erhöht. Wenn die externe Stromquellen­ spannung Vcc auf die normale interne Stromquellenspannung oder darunter fällt, hält daraufhin die zur Vorladung der Bitleitungen eingesetzte Spannung die erhöhte Vorladungsspannung aufrecht. Selbst wenn in der Praxis eine Entladung durch zwischen die Bitleitungen geschaltete Speicherzellen auftritt, nimmt es einen langen Zeitraum in Anspruch, um eine Entladung auf die Vorladungsspannung durchzuführen, die den Schwankungen der Stromquellenspannung nachfolgt. Dies führt dazu, daß die Spannung an den Datenleitungen DL, während des Datenauslesebetriebes höher ist als die externe Stromquellenspannung Vcc, und daß der Abtastbetrieb des Abtastverstärkers 12 hierdurch gestört wird.
In vorteilhafter Weise werden diese Nachteile durch die vorliegende Er­ findung überwunden.
Wie aus Fig. 2 hervorgeht, ist die Ausgangsleitung 32 mit der Vorladungsleitung 28 in Fig. 1 verbunden, und ein N-Kanal-MOSFET-Transistor T13 ist ein Lasttransistor, ebenso wie der Transistor T8 in Fig. 1. Die normale, interne Stromquellenspannung ist eine normale Standardspannung, die bei einer gewöhnlichen Speichereinrichtung verwendet wird. Beispielsweise wird eine Spannung von 5 Volt verwendet. Transistoren T13-T16 sind N-Kanal-MOSFET-Transistoren, und die Substrate dieser Transistoren sind geerdet. Transistoren T10-T12 sind P-Kanal-MOSFET-Transistoren, und die Substrate dieser Transistoren sind mit der externen Stromquellenspannung Vcc verbunden. Ein Drain- Source-Kanal des Transistors T15 ist zwischen die Ausgangs­ leitung 32 und Masse geschaltet, und Transistoren T12, T16, deren Drain-Source-Kanal in Reihe über einen Verbindungsknoten 38 geschaltet ist, sind ebenfalls parallel zum Transistor T15 zwischen die Ausgangsleitung 32 und Masse geschaltet. Der Verbindungsknoten 38 ist an ein Gate des Transistors T15 angeschlossen. Zwischen dem ersten Knoten, der die interne Stromquellenspannung liefert, und einem zweiten Knoten 40 sind ein Kondensator C1 und als Dioden geschaltete Transistoren T10, T11 parallel geschaltet, und die Transistoren T10, T11 sind miteinander in Reihe geschaltet. Zwischen den zweiten Knoten 40 und Masse ist der Drain-Source-Kanal eines Tran­ sistors T14 geschaltet. Das Gate des Transistors T12 ist an den zweiten Knoten 40 angeschlossen, und die Gates der Transistoren T14, T16 sind mit der externen Stromquellenspannung Vcc über einen dritten Knoten 36 verbunden. Der Kondensator C1 dient zum sofortigen Ausgleich zeitweiliger Schwankungen der internen Stromquellenspannung mit dem zweiten Knoten 40, und die Transistoren T10, T11 sind vorgesehen, um den zweiten Knoten 40 mit einer vorbestimmten Spannung zu laden, nämlich mit dem Wert, der durch Abziehen der Summe einer Schwellenspannung der Transistoren T10, T11 von der externen Stromquellenspannung Vcc erhalten wird, nach Verstreichen der erforderlichen Zeit seit dem momentanen Übergang der Stromquellenspannung Vcc. Der die Transistoren T12, T15, T16 aufweisende Teil ist dazu vorgesehen, die Spannung, mit der die Ausgangsleitung 32 aufgeladen wird, entsprechend der dem zweiten Knoten 40 zugeführten Spannung zu entladen. Der Transistor T16 dient zur Entladung der aufgeladenen Spannung am Verbindungsknoten 38, und der Transistor T14 dient zur Weiterleitung des Rauschens, welches dem zweiten Knoten 40 zugeführt wird. Die Kanalbreite in bezug auf die Kanallänge der Transistoren T16, T14 ist so ausgewählt, daß ein Wert erhalten wird, der nicht so gering ist, daß die aufgeladene Spannung der Knoten 38, 40 sofort entladen wird.
Die Größe des Transistors T14 kann erheblich geringer sein als die des Transistors T16, und falls sich dies als erforderlich herausstellen sollte, kann der Transistor weggelassen werden. Andererseits weist der Lasttransistor T13 eine derart hohe Größe auf, daß er Strom zur Verfügung stellt, der Bitleitungspaare auflädt, und die Größe des Transistors T15 ist so ausgelegt, daß dieser die Spannung auf der Ausgangsleitung 32 entlädt mit einem gewünschten Wert während der Festzeit, wenn dieser eingeschaltet ist, und ist geringer als die Größe des Transistors T13, um eine übermäßige Entladung zu kontrollieren.
Nachstehend wird der Betrieb der Versorgungsspannungsquelle der vorliegenden Erfindung beschrieben. Eine nachstehend noch genauer angegebene Schwellenspannung jedes Transistors bedeutet einen Absolutwert. Bei der normalen Stromquellenspannung NVcc wird die Aus­ gangsleitung 32 durch die Spannung NVcc-VTH13 geladen. Hier ist VTH13 eine Schwellenspannung des Transistors T13. Die Spannung des zweiten Knotens 40 wird durch die Spannung (NVcc-VTH10-VTH11) durch die Transistoren T10, T11 aufgeladen. Hier sind VTH10 und VTH11 die Absolutwerte der Schwellenspannungen der Transistoren T10, T11. Da die Spannung zwischen Gate und Source des Transistors T12 geringer ist als dessen Schwellenspannung, infolge der Spannung, mit welcher der zweite Knoten 40 geladen wird, wird der Transistor T12 ausgeschaltet und der Transistor T15 ebenfalls ausgeschaltet.
Wenn die externe Stromquellenspannung Vcc plötzlich auf den Pegel ΔVH bei der normalen Stromquellenspannung NVcc ansteigt, erscheint daraufhin die erhöhte Spannung sofort durch den Kondensator C1 an dem zweiten Knoten 40, der Transistor T12 bleibt jedoch abgeschaltet. Der Transistor T15 ist ebenfalls abgeschaltet. Daraufhin wird die Aus­ gangsleitung durch (NVcc-VTH13+ΔVH) aufgeladen, und der Knoten 40 wird durch die Transistoren T18, T11 geladen durch (NVcc-VTH11+ΔVH). Daraufhin bleiben die Transistoren T12, T15 ausgeschaltet.
Wenn die angestiegene Spannung (NVcc+ΔVH) plötzlich auf den Pegel von ΔVL zu einem bestimmten Zeitpunkt absinkt, wird die verringerte Spannung unmittelbar an den zweiten Knoten 40 geliefert. Falls der Wert von ΔVL genügend groß ist, daß die Gate-Source-Spannung größer wird als die Schwellenspannung des Transistors T12, wird der Transistor T12 eingeschaltet, und der Transistor T15 wird ausgeschaltet durch die Spannung, mit welcher über den Transistor T12 der Verbindungsknoten 38 aufgeladen wird. Daraufhin wird die Ausgangsleitung 32 mit
(NVcc-VTH13 + ΔVH-ΔVL)
entladen durch Einschalten des Transistors T15, und der zweite Knoten wird durch die Transistoren T10, T11 auf einem Wert von
(NVcc-VTH10-VTH11 + ΔVH-ΔVL)
stabilisiert. Zu diesem Zeitpunkt wird der Transistor T12 ausgeschaltet und der Transistor T15 ebenfalls ausgeschaltet. Daher kann die Ausgangsleitung 32 zu jedem Zeitpunkt mit der Spannung geladen werden, die um die Schwellenspannung des Last­ transistors T13 geringer ist als die Stromquellenspannung infolge von Schwankungen in der Stromquellenspannung.
Fachleuten auf diesem Gebiet ist unmittelbar klar, daß ein derartiges Ergebnis selbst für kleine Schwankungen der Stromquellenspannung erhalten werden kann, indem die Differenz zwischen der Gate-Source-Spannung und der Schwellenspannung des Transistors T12 minimalisiert wird.
Wie voranstehend beschrieben wurde, kann, wenn die vorliegende Stromquellenspannungs-Nachführschaltung bei einem SRAM verwendet wird, der Abtastverstärker seinen Betrieb der korrekten Abtastung der Daten durchführen, unabhängig von Schwankungen der Stromquellenspannung.

Claims (1)

  1. Interne Versorgungsspannungsquelle für einen Halbleiterschaltkreis zur Erzeugung einer internen Versorgungsspannung, die kleiner ist als der Absolutwert einer Versorgungsspannung von einer externen Stromversorgungsquelle, enthaltend:
    einen ersten Knoten (34, 36) zum Anschluß an die externe Stromversorgungsquelle (Vcc),
    einen zweiten Knoten (40) und eine Ausgangsleitung (32), an der die interne Versorgungsspannung abgegeben wird,
    einen zur Diode geschalteten MOSFET (T13), der zwischen den ersten Knoten (34, 36) und die Ausgangsleitung (32) geschaltet ist, um diese auf die interne Versorgungsspannung zu bringen,
    eine zwischen den ersten Knoten (34, 36) und den zweiten Knoten (40) geschaltete Ladeschaltung (C1, T10, T11) aus einer Parallelschaltung aus einem Kondensator (C1) und einer Serienschaltung aus mehreren, zu Dioden geschalteten MOSFETs (T10, T11) zur Aufladung des zweiten Knotens (40) auf eine vorbestimmte Spannung, die um die Summe der Schwellenspannungen der in Serie geschalteten MOSFETs (T10, T11) kleiner als die Spannung am ersten Knoten (34, 36) ist,
    eine Entladeschaltung (T12, T15, T16) aus einem ersten N-Kanal-MOSFET (T15), dessen Drain-Source-Strecke zwischen die Ausgangsleitung (32) und Masse geschaltet ist, einer Serienschaltung aus einem P-Kanal-MOSFET (T12) und einem zweiten N-Kanal-MOSFET (T16), deren Source-Drain-Strecke bzw. Drain-Source-Strecke zwischen die Ausgangsleitung (32) und Masse geschaltet sind und deren gemeinsamer Verbindungspunkt (38) mit dem Gate des ersten N-Kanal-MOSFET (T15) verbunden ist, wobei das Gate des P-Kanal-MOSFET (T12) mit dem zweiten Knoten (40) und das Gate des zweiten N-Kanal-MOSFET (T16) mit dem ersten Knoten (34, 36) verbunden sind, um die Ausgangsleitung (32) in Abhängigkeit von der Spannung am zweiten Knoten (40) zu entladen.
DE3923630A 1989-05-02 1989-07-17 Stromquellen-spannungsnachfuehrschaltkreis zur stabilisierung von bitleitungen Granted DE3923630A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890005915A KR910007740B1 (ko) 1989-05-02 1989-05-02 비트라인 안정화를 위한 전원전압 추적회로

Publications (2)

Publication Number Publication Date
DE3923630A1 DE3923630A1 (de) 1990-11-08
DE3923630C2 true DE3923630C2 (de) 1993-05-13

Family

ID=19285865

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3923630A Granted DE3923630A1 (de) 1989-05-02 1989-07-17 Stromquellen-spannungsnachfuehrschaltkreis zur stabilisierung von bitleitungen

Country Status (6)

Country Link
US (1) US5305259A (de)
JP (1) JPH02302993A (de)
KR (1) KR910007740B1 (de)
DE (1) DE3923630A1 (de)
FR (1) FR2648609B1 (de)
GB (1) GB2231184B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE40552E1 (en) 1990-04-06 2008-10-28 Mosaid Technologies, Inc. Dynamic random access memory using imperfect isolating transistors
US6384623B1 (en) 1993-01-07 2002-05-07 Hitachi, Ltd. Semiconductor integrated circuits with power reduction mechanism
KR100281600B1 (ko) * 1993-01-07 2001-03-02 가나이 쓰도무 전력저감 기구를 가지는 반도체 집적회로
US5436588A (en) * 1993-12-17 1995-07-25 National Semiconductor Corp. Click/pop free bias circuit
US5604704A (en) * 1994-05-30 1997-02-18 Nec Corporation Compound semiconductor static random access memory device equipped with precharging circuit controlled by boosted signal
JP3207680B2 (ja) * 1994-08-30 2001-09-10 株式会社東芝 半導体集積回路
US5521874A (en) * 1994-12-14 1996-05-28 Sun Microsystems, Inc. High speed differential to single ended sense amplifier
US5781469A (en) * 1997-01-24 1998-07-14 Atmel Corporation Bitline load and precharge structure for an SRAM memory
US6075729A (en) * 1997-09-05 2000-06-13 Hitachi, Ltd. High-speed static random access memory

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3909631A (en) * 1973-08-02 1975-09-30 Texas Instruments Inc Pre-charge voltage generating system
JPS5553709A (en) * 1978-10-18 1980-04-19 Seiko Instr & Electronics Ltd Constant voltage circuit
JPS5578313A (en) * 1978-12-06 1980-06-12 Citizen Watch Co Ltd Voltage control circuit
JPS5627952A (en) * 1979-08-17 1981-03-18 Hitachi Ltd Circuit for generating substrate bias voltage
US4453235A (en) * 1980-05-27 1984-06-05 Supertex, Inc. Integrated memory circuits
US4355377A (en) * 1980-06-30 1982-10-19 Inmos Corporation Asynchronously equillibrated and pre-charged static ram
JPS5837896A (ja) * 1981-08-31 1983-03-05 Fujitsu Ltd Mosダイナミック回路
DE3138558A1 (de) * 1981-09-28 1983-04-07 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur erzeugung eines von schwankungen einer versorgungsgleichspannung freien gleichspannungspegels
DE3247033A1 (de) * 1982-12-18 1984-06-20 Telefunken electronic GmbH, 6000 Frankfurt Schaltungsanordnung mit einem frequenzabhaengigen daempfungsverhalten
JPS59116986A (ja) * 1982-12-23 1984-07-06 Toshiba Corp 半導体記憶装置
JPH0685141B2 (ja) * 1983-03-31 1994-10-26 株式会社東芝 充放電回路
JPS59218042A (ja) * 1983-05-26 1984-12-08 Toshiba Corp 半導体集積回路
US4754167A (en) * 1985-04-04 1988-06-28 Cecil Conkle Programmable reference voltage generator for a read only memory
JPH0713878B2 (ja) * 1985-06-20 1995-02-15 三菱電機株式会社 Cmosトランジスタ回路
US4788455A (en) * 1985-08-09 1988-11-29 Mitsubishi Denki Kabushiki Kaisha CMOS reference voltage generator employing separate reference circuits for each output transistor
JPS62157921A (ja) * 1986-01-06 1987-07-13 Toshiba Corp 基準電位発生回路
KR950002293B1 (ko) * 1986-03-28 1995-03-16 가부시키가이샤 도시바 다이나믹형 반도체기억장치
JPH083766B2 (ja) * 1986-05-31 1996-01-17 株式会社東芝 半導体集積回路の電源電圧降下回路
IT1204375B (it) * 1986-06-03 1989-03-01 Sgs Microelettronica Spa Generatore di polarizzazione di sorgenti per transistori naturali in circuiti integrati digitali in tecnologia mos
JPS621190A (ja) * 1986-06-07 1987-01-07 Fujitsu Ltd 半導体集積回路装置
JPS639095A (ja) * 1986-06-30 1988-01-14 Toshiba Corp スタテイツク型半導体メモリ
JPS63236407A (ja) * 1987-03-25 1988-10-03 Toshiba Corp 半導体回路
US4810962A (en) * 1987-10-23 1989-03-07 International Business Machines Corporation Voltage regulator capable of sinking current
EP0320556B1 (de) * 1987-12-15 1991-02-27 International Business Machines Corporation Referenz-Spannungsgenerator für CMOS-Speicher

Also Published As

Publication number Publication date
FR2648609B1 (fr) 1993-01-08
GB2231184B (en) 1993-10-13
KR900018823A (ko) 1990-12-22
GB8925682D0 (en) 1990-01-04
KR910007740B1 (ko) 1991-09-30
JPH0532839B2 (de) 1993-05-18
US5305259A (en) 1994-04-19
FR2648609A1 (fr) 1990-12-21
JPH02302993A (ja) 1990-12-14
GB2231184A (en) 1990-11-07
DE3923630A1 (de) 1990-11-08

Similar Documents

Publication Publication Date Title
DE2935858C2 (de)
DE4331895C2 (de) Schaltung zum Halten einer Spannung
DE4493150C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung
DE4337499A1 (de) Ringoszillator und Konstantspannungserzeugungsschaltung
DE2659248B2 (de)
DE3148806C2 (de)
DE69629669T2 (de) Leseverfahren und -schaltung für nichtflüchtige Speicherzellen mit Entzerrerschaltung
DE3802363A1 (de) Halbleiterspeicher
DE19749602C2 (de) Substratspannungs-Generatorschaltung
DE69934853T2 (de) Halbleiterspeicheranordnung
DE69627152T2 (de) Leseschaltung für Halbleiter-Speicherzellen
DE3838961C2 (de)
DE2707456C3 (de)
DE3249749C2 (de)
DE3923630C2 (de)
DE10034230B4 (de) Leseverstärkerschaltung zur Verwendung in einem nicht-flüchtigen Halbleiterspeicherbauelement
DE10253872B4 (de) Speicherbauelement mit Abtastverstärkerschaltung
EP0100772B1 (de) Elektrisch programmierbare Speichermatrix
DE3107902C2 (de) Integrierte MOS-Schaltung
DE4324649A1 (de) Verstärkerschaltung und Halbleiterspeichervorrichtung, die diesen benutzt
DE2620749A1 (de) Matrixspeicher aus halbleiterelementen
DE3710821A1 (de) Halbleiterspeichereinrichtung
DE4010103A1 (de) Ladeschaltung vom mos-typ
DE3329096C2 (de)
DE2842690C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: G11C 7/00

D2 Grant after examination
8364 No opposition during term of opposition