DE3923630A1 - Stromquellen-spannungsnachfuehrschaltkreis zur stabilisierung von bitleitungen - Google Patents

Stromquellen-spannungsnachfuehrschaltkreis zur stabilisierung von bitleitungen

Info

Publication number
DE3923630A1
DE3923630A1 DE3923630A DE3923630A DE3923630A1 DE 3923630 A1 DE3923630 A1 DE 3923630A1 DE 3923630 A DE3923630 A DE 3923630A DE 3923630 A DE3923630 A DE 3923630A DE 3923630 A1 DE3923630 A1 DE 3923630A1
Authority
DE
Germany
Prior art keywords
voltage
node
source voltage
current source
output line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE3923630A
Other languages
English (en)
Other versions
DE3923630C2 (de
Inventor
Byung-Yoon Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE3923630A1 publication Critical patent/DE3923630A1/de
Application granted granted Critical
Publication of DE3923630C2 publication Critical patent/DE3923630C2/de
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/571—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overvoltage detector
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14—Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145—Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Electronic Switches (AREA)

Description

Die vorliegende Erfindung betrifft eine Stromquellen­ spannungsnachführschaltung. Insbesondere betrifft sie einen Schaltkreis, der durch Aufspüren von Spannungs­ schwankungen eine stabilisierte Spannung liefert.
Nach dem Stand der Technik werden bei einem statischen Speicher mit wahlfreiem Zugriff (SRAM) beim Auslesebetrieb Bitleitungen vorgeladen, und die Bitleitungen des Speichers schwingen innerhalb der Spannungsgrenzen von etwa 1 Volt unterhalb der Stromquellenspannung bei diesem Stand der Technik.
Wie aus Fig. 1 hervorgeht, ist ein Lasttransistor T 8 eines durch eine Diode verbundenen N-Kanal-MOSFET zwischen eine Stromquellenspannung Vcc und eine Vorladungsleitung 28 geschaltet, um die Vorladungsleitung 28 mit Vcc-VTH vorzuladen (VTH ist eine Schwellenspannung des Lasttran­ sistors T 8).
Jedes Paar von Bitleitungen (BL 1, BL 1) (BLn, BLn) ist mit der Vorladungsleitung 28 durch einen Angleicherschalt­ kreis 14 verbunden, welcher P-Kanal-MOSFET-Transistoren T 1- T 3 aufweist, die durch einen Angleicherimpuls Φ B akti­ viert werden, sowie P-Kanal MOSFET-Transistoren T 4, T 5, die normalerweise EIN geschaltet sind.
Zwischen Paaren von Bitleitungen sind mehrere Speicher­ zellen 10 in Form einer Matrix in Zeilen und Spalten angeordnet, und die Speicherzellen in derselben Zeile werden durch einen Zeilenimpuls Φ WL aktiviert. Jedes Paar der Bitleitungen ist mit Datenleitungen DL, DL ver­ bunden, die an einen Abtastverstärker 12 über Durchlaß­ transistoren T 6, T 7 des P-Kanal-MOSFET-Typs gekoppelt sind. Die Durchlaßtransistoren T 6, T 7, die mit jedem Paar der Bitleitungen verbunden sind, werden durch Spalten­ impulse CD 1, CDn aktiviert, die von einem Spaltendecoder zur Verfügung gestellt werden.
Während eines Auslesezyklus werden die Paare von Bitleitungen (BL 1, BL 1) (BLn, BLn) vorgeladen und angeglichen an Vcc-VTH über einen Transistor T 8 und die Angleicherschaltung 14. Daraufhin werden in Speicherzellen 10 gespeicherte Daten an Paare von Bitleitungen durch einen Zeilenimpuls Φ WL ausgelesen, und die Auslesedaten werden an ein Paar von Datenleitungen DL, DL über ein Paar von Durchlaß­ transistoren übertragen, die durch einen Spaltenimpuls aktiviert werden, und werden durch einen Abtastverstärker 12 verstärkt. Die Transistoren T 4, T 5 sind immer einge­ schaltet, um zu verhindern, daß die Paare der Bitleitungen mit zu hoher Spannung während des Auslesezyklus der Speicher­ zellen 10 schwingen. Ein derartiger Vorladungsmechanis­ mus ermöglicht es dem Abtastverstärker, in bezug auf Abtastzeit und Verstärkung wirksam zu arbeiten.
Sobald sich jedoch die Stromquellenspannung Vcc infolge ihrer Schwankungen einmal erhöht, steigt die Vorladungs­ spannung der Paare von Bitleitungen in dem Maße an, daß sich die Stromquellenspannung erhöht. Wenn die Stromquellen­ spannung Vcc auf die normale Stromquellenspannung oder darunter fällt, hält daraufhin die zur Vorladung der Paare der Bitleitungen eingesetzte Spannung die erhöhte Vorladungsspannung aufrecht. Selbst wenn in der Praxis eine Entladung durch zwischen die Paare der Bitleitungen geschaltete Speicherzellen auftritt, nimmt es einen langen Zeitraum in Anspruch, um eine Entladung auf die Vorladungs­ spannung durchzuführen, welche den Schwankungen der Strom­ quellenspannung nachfolgt. Dies führt dazu, daß die Span­ nung von Paaren von Datenleitungen DL, DL während des Datenauslesebetriebes höher ist als die Stromquellen­ spannung Vcc, und daß der Abtastbetrieb des Abtastver­ stärkers 12 hierdurch gestört wird.
In vorteilhafter Weise wird gemäß der vorliegenden Er­ findung eine Stromquellenspannungs-Nachführschaltung zur Lösung des voranstehend beschriebenen Problems zur Verfügung gestellt.
Ein weiterer Vorteil der vorliegenden Erfindung liegt in der Bereitstellung einer Stromquellenspannungs-Nach­ führschaltung, welche abhängig von Schwankungen der Strom­ quellenspannung eine erforderliche Spannungsmenge zur Verfügung stellt.
Zur Erzielung der voranstehend beschriebenen Vorteile weist eine Stromquellenspannungs-Nachführschaltung zur Bereitstellung einer gegebenen Spannung, die geringer ist als die Stromquellenspannung, einen ersten Knoten zum Anlegen einer Stromquellenspannung auf, einen zweiten Knoten und eine Ausgangsleitung, eine Lasteinrichtung, die zwischen den ersten Knoten und die Ausgangsleitung geschaltet ist, um die Ausgangsleitung mit der vorgege­ benen Spannung vorzuladen, eine zwischen den ersten Knoten und den zweiten Knoten geschaltete Einrichtung zum Laden des zweiten Knotens, und eine Einrichtung, welche die Ausgangsleitung mit der vorgegebenen Spannung in Reaktion auf die Ladespannung des zweiten Knotens entlädt.
Die Erfindung wird nachstehend anhand zeichnerisch dar­ gestellter Ausführungsbeispiele näher erläutert, aus welchen weitere Vorteile und Merkmale hervorgehen.
Es zeigt
Fig. 1 ein Schaltbild einer konventionellen statischen Speicherzelle mit wahlfreiem Zugriff; und
Fig. 2 ein Schaltbild der vorliegenden Stromquellenspan­ nungs-Nachführschaltung.
Wie aus Fig. 2 hervorgeht, ist die Ausgangsleitung 32 mit der Vorladungsleitung 20 in Fig. 1 verbunden, und ein N-Kanal-MOSFET-Transistor T 13 ist ein Lasttransistor, ebenso wie der Transistor T 8 in Fig. 1. Die normale Stromquellenspannung ist eine normale Standardspannung, die bei einer gewöhnlichen Speichereinrichtung verwendet wird. Beispielsweise wird eine Spannung von 5 Volt ver­ wendet. Transistoren T 13- T 16 sind N-Kanal-MOSFET- Tran­ sistoren, und die Substrate dieser Transistoren sind geerdet. Transistoren T 10- T 12 sind P-Kanal-MOSFET-Tran­ sistoren, und die Substrate dieser Transistoren sind mit der Stromquellenspannung Vcc verbunden. Ein Drain- Source-Kanal des Transistors T 15 ist zwischen die Ausgangs­ leitung 32 und Masse geschaltet, und Transistoren T 12, T 16, deren Drain-Source-Kanal in Reihe über einen Ver­ bindungsknoten 38 geschaltet ist, sind ebenfalls parallel zum Transistor T 15 zwischen die Ausgangsleitung 32 und Masse geschaltet. Der Verbindungsknoten 38 ist an ein Gate des Transistors T 15 angeschlossen. Zwischen dem ersten Knoten, der die Stromquellenspannung liefert, und dem zweiten Knoten sind ein Kondensator C 1 und dioden­ verbundene Transistoren T 10, T 11 parallel geschaltet, und die diodenverbundenen Transistoren T 10, T 11 sind miteinander in Reihe geschaltet. Zwischen den zweiten Knoten und Masse ist der Drain-Source-Kanal eines Tran­ sistors T 14 geschaltet. Ein Gate des Transistors T 12 ist an einen zweiten Knoten 40 angeschlossen, und Gates der Transistoren T 14, T 16 sind mit der Stromquellenspan­ nung Vcc über einen dritten Knoten 36 verbunden. Der Kondensator C 1 dient zum sofortigen Ausgleich zeitweiliger Schwankungen der Stromquellenspannung mit dem zweiten Knoten, und die Transistoren T 10, T 11 sind vorgesehen, um den zweiten Knoten 40 mit einer vorbestimmten Spannung zu laden, nämlich mit dem Wert, der durch Abziehen der Summe einer Schwellenspannung der Transistoren T 10, T 11 von der Stromquellenspannung Vcc erhalten wird, nach Verstreichen der erforderlichen Zeit seit dem momentanen Übergang der Stromquellenspannung Vcc. Der die Transistoren T 12, T 15, T 16 aufweisende Teil ist dazu vorgesehen, die Spannung, mit der die Ausgangsleitung 32 aufgeladen wird, entsprechend der dem zweiten Knoten 40 zugeführten Spannung zu entladen. Der Transistor T 16 dient zur Entladung der aufgeladenen Spannung des Verbindungsknotens 38, und der Transistor T 14 dient zur Weiterleitung des Rauschens, welches dem zweiten Knoten 40 zugeführt wird. Die Kanal­ breite in bezug auf die Kanallänge der Transistoren T 16, T 14 ist so ausgewählt, daß ein Wert erhalten wird, der nicht so gering ist, daß die aufgeladene Spannung der Knoten 38, 40 sofort entladen wird.
Die Größe des Transistors T 14 kann erheblich geringer sein als die des Transistors T 16, und falls sich dies als erforderlich herausstellen sollte, kann der Transistor weggelassen werden. Andererseits weist der Lasttransistor T 13 eine derart hohe Größe auf, daß er Strom zur Verfügung stellt, welcher Paare von Bitleitungen auflädt, und die Größe des Transistors T 15 ist so ausgelegt, daß dieser die Spannung auf der Ausgangsleitung 32 entlädt mit einem gewünschten Wert während der Festzeit, wenn dieser einge­ schaltet ist, und ist geringer als die Größe des Tran­ sistors T 13, um eine übermäßige Entladung zu kontrollieren.
Nachstehend wird der Betrieb der Stromquellenspannungs- Nachführschaltung gemäß der vorliegenden Erfindung be­ schrieben. Eine nachstehend noch genauer angegebene Schwellen­ spannung jedes Transistors bedeutet einen Absolutwert. Bei der normalen Stromquellenspannung NVcc wird die Aus­ gangsleitung 32 durch die Spannung NVcc-VTH 13 geladen. Hier ist VTH 13 eine Schwellenspannung des Transistors T 13. Die Spannung des zweiten Knotens 40 wird durch die Spannung (NVcc-VTH 10-VTH 11) durch die Transistoren T 1O, T 11 aufgeladen. Hier sind VTH 10 und VTH 11 die Absolut­ werte der Schwellenspannungen der Transistoren T 10, T 11. Da die Spannung zwischen Gate und Source des Transistors T 12 geringer ist als dessen Schwellenspannung, infolge der Spannung, mit welcher der zweite Knoten 40 geladen wird, wird der Transistor T 12 ausgeschaltet und der Tran­ sistor T 15 ebenfalls ausgeschaltet.
Wenn die Stromquellenspannung Vcc plötzlich auf den Pegel Δ VH bei der normalen Stromquellenspannung NVcc ansteigt, erscheint daraufhin die erhöhte Spannung sofort durch den Kondensator C 1 an dem zweiten Knoten 40, der Tran­ sistor T 12 bleibt jedoch abgeschaltet. Der Transistor T 15 ist ebenfalls abgeschaltet. Daraufhin wird die Aus­ gangsleitung durch (NVcc-VTH 13+Δ VH) aufgeladen, und der Knoten 40 wird durch die Transistoren T 18, T 11 ge­ laden durch (NVcc-VTH 11+Δ VH). Daraufhin bleiben die Transistoren T 12, T 15 ausgeschaltet.
Wenn die angestiegene Spannung (NVcc+Δ VH) plötzlich auf den Pegel von Δ VL zu einem bestimmten Zeitpunkt absinkt, wird die verringerte Spannung unmittelbar an den zweiten Knoten 40 geliefert. Falls der Wert von VL genügend groß ist, so daß die Gate-Source-Spannung größer ist als die Schwellenspannung des Transistors T 12, so wird der Transistor T 12 eingeschaltet, und der Transistor T 15 wird ausgeschaltet, durch die Spannung, mit welcher über den Transistor T 12 der Verbindungsknoten 38 aufge­ laden wird. Daraufhin wird die Ausgangsleitung 32 mit (NVcc-VTH 13+Δ VH-Δ VL) entladen durch Einschalten des Transistors T 15, und der zweite Knoten wird durch die Transistoren T 10, T 11 auf einem Wert von (NVcc- VTH 10-VTH 11+Δ VH-Δ VL) stabilisiert. Zu diesem Zeitpunkt wird der Transistor T 12 ausgeschaltet und der Transistor T 15 ebenfalls ausgeschaltet. Daher kann die Ausgangsleitung 32 zu jedem Zeitpunkt mit der Spannung geladen werden, die um die Schwellenspannung des Last­ transistors T 13 geringer ist als die Stromquellenspannung infolge von Schwankungen in der Stromquellenspannung.
Fachleuten auf diesem Gebiet ist unmittelbar klar, daß ein derartiges Ergebnis selbst für kleine Schwankungen der Stromquellenspannung erhalten werden kann, indem die Differenz zwischen der Gate-Source-Spannung und der Schwellenspannung des Transistors T 12 minimalisiert wird.
Wie voranstehend beschrieben wurde kann, wenn die vor­ liegende Stromquellenspannnungs-Nachführschaltung bei einem SRAM verwendet wird, der Abtastverstärker seinen Betrieb der korrekten Abtastung der Daten durchführen, unabhängig von Schwankungen der Stromquellenspannung.
Zwar wurde die Erfindung insbesondere unter bezug auf eine bevorzugte Ausführungsform gezeigt und beschrieben, jedoch ist es für Fachleute auf diesem Gebiet offensicht­ lich, daß Detailänderungen durchgeführt werden können, ohne vom Geist und Umfang der Erfindung abzuweichen.

Claims (7)

1. Stromquellenspannungs-Nachführschaltung zur Bereit­ stellung einer gegebenen Spannung, die niedriger ist als eine Stromquellenspannung, mit:
einem ersten Knoten zum Anlegen der Stromquellenspannung;
einem zweiten Knoten und einer Ausgangsleitung;
einer Lasteinrichtung, die zwischen den ersten Knoten und die Ausgangsleitung geschaltet ist, um die Ausgangs­ leitung mit der gegebenen Spannung vorzuladen;
einer zwischen den ersten Knoten und den zweiten Knoten geschalteten Einrichtung zur Aufladung des zweiten Knotens; und
einer Einrichtung, welche die Ausgangsleitung mit der gegebenen Spannung in Reaktion auf die aufgeladene Spannung des zweiten Knotens entlädt.
2. Stromquellenspannungs-Nachführschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Lasteinrichtung ein diodenverbundener MOSFET-Transistor ist.
3. Stromquellenspannungs-Nachführschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Ladeeinrichtungen parallel mit mehreren in Serie geschalteten diodenver­ bundenen MOSFET-Transistoren und einem Kondensator ge­ schaltet sind.
4. Stromquellenspannungs-Nachführschaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Entladeeinrichtung umfaßt:
einen P-Kanal-MOSFET-Transistor, bei welchem ein Source- Drain-Kanal und ein Gate jeweils zwischen die Ausgangs­ leitung, den Verbindungsknoten und den zweiten Knoten geschaltet sind;
einen N-Kanal-MOSFET-Transistor, in welchem ein Drain- Source-Kanal und ein Gate jeweils mit dem Verbindungs­ knoten, Masse und der Stromquellenspannung verbunden sind; und
einen N-Kanal-MOSFET-Transistor, bei welchem ein Drain- Source-Kanal und ein Gate zwischen die Ausgangsleitung, Masse und den Verbindungsknoten geschaltet sind.
5. Stromquellenspannungs-Nachführschaltung nach Anspruch 4, dadurch gekennzeichnet, daß weiterhin ein N-Kanal-MOSFET vorgesehen ist, bei welchem ein Drain-Source-Kanal zwischen den zweiten Knoten und Masse geschaltet ist und ein Gate mit der Stromquellenspannung verbunden ist.
6. Speichereinrichtung mit wahlfreiem Zugriff, gekenn­ zeichnet durch:
mehrere Bitleitungspaare, die mit mehreren Speicherzellen verbunden sind;
eine zwischen jedes Paar von Bitleitungen und eine Vor­ ladungsleitung geschaltete Einrichtung zum Angleichen der Paare von Bitleitungen;
eine zwischen die Stromquellenspannung und die Vorladungs­ leitung geschaltete Lasteinrichtung zum Vorladen der Vorladungsleitung der Bitleitungspaare mit einer Spannung, die um einen gegebenen Spannungswert niedriger ist als die Stromquellenspannung; und
eine parallel zu der Lasteinrichtung geschaltete Ein­ richtung zur Bereitstellung für die Vorladungsleitung und die Paare von Bitleitungen der Spannung, die um den gegebenen Spannungswert niedriger ist als eine geänderte Stromquellenspannung.
7. Speichereinrichtung mit wahlfreiem Zugriff nach Anspruch 6, dadurch gekennzeichnet, daß die Lasteinrichtung ein diodenverbundener MOSFET-Transistor ist und die vorgege­ bene Spannung eine Schwellenspannung des Transistors ist.
DE3923630A 1989-05-02 1989-07-17 Stromquellen-spannungsnachfuehrschaltkreis zur stabilisierung von bitleitungen Granted DE3923630A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890005915A KR910007740B1 (ko) 1989-05-02 1989-05-02 비트라인 안정화를 위한 전원전압 추적회로

Publications (2)

Publication Number Publication Date
DE3923630A1 true DE3923630A1 (de) 1990-11-08
DE3923630C2 DE3923630C2 (de) 1993-05-13

Family

ID=19285865

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3923630A Granted DE3923630A1 (de) 1989-05-02 1989-07-17 Stromquellen-spannungsnachfuehrschaltkreis zur stabilisierung von bitleitungen

Country Status (6)

Country Link
US (1) US5305259A (de)
JP (1) JPH02302993A (de)
KR (1) KR910007740B1 (de)
DE (1) DE3923630A1 (de)
FR (1) FR2648609B1 (de)
GB (1) GB2231184B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE40552E1 (en) 1990-04-06 2008-10-28 Mosaid Technologies, Inc. Dynamic random access memory using imperfect isolating transistors
US6384623B1 (en) 1993-01-07 2002-05-07 Hitachi, Ltd. Semiconductor integrated circuits with power reduction mechanism
US5408144A (en) * 1993-01-07 1995-04-18 Hitachi, Ltd. Semiconductor integrated circuits with power reduction mechanism
US5436588A (en) * 1993-12-17 1995-07-25 National Semiconductor Corp. Click/pop free bias circuit
US5604704A (en) * 1994-05-30 1997-02-18 Nec Corporation Compound semiconductor static random access memory device equipped with precharging circuit controlled by boosted signal
JP3207680B2 (ja) * 1994-08-30 2001-09-10 株式会社東芝 半導体集積回路
US5521874A (en) * 1994-12-14 1996-05-28 Sun Microsystems, Inc. High speed differential to single ended sense amplifier
US5781469A (en) * 1997-01-24 1998-07-14 Atmel Corporation Bitline load and precharge structure for an SRAM memory
US6075729A (en) * 1997-09-05 2000-06-13 Hitachi, Ltd. High-speed static random access memory

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3247033A1 (de) * 1982-12-18 1984-06-20 Telefunken electronic GmbH, 6000 Frankfurt Schaltungsanordnung mit einem frequenzabhaengigen daempfungsverhalten
DE3626795A1 (de) * 1985-08-09 1987-02-19 Mitsubishi Electric Corp Interne versorgungsspannungsquelle fuer einen integrierten halbleitschaltkreis
DE3710536A1 (de) * 1986-03-28 1987-10-08 Toshiba Kawasaki Kk Dynamischer halbleiterspeicher mit einem abfrageverstaerker des bimos-aufbaus

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3909631A (en) * 1973-08-02 1975-09-30 Texas Instruments Inc Pre-charge voltage generating system
JPS5553709A (en) * 1978-10-18 1980-04-19 Seiko Instr & Electronics Ltd Constant voltage circuit
JPS5578313A (en) * 1978-12-06 1980-06-12 Citizen Watch Co Ltd Voltage control circuit
JPS5627952A (en) * 1979-08-17 1981-03-18 Hitachi Ltd Circuit for generating substrate bias voltage
US4453235A (en) * 1980-05-27 1984-06-05 Supertex, Inc. Integrated memory circuits
US4355377A (en) * 1980-06-30 1982-10-19 Inmos Corporation Asynchronously equillibrated and pre-charged static ram
JPS5837896A (ja) * 1981-08-31 1983-03-05 Fujitsu Ltd Ｍｏｓダイナミック回路
DE3138558A1 (de) * 1981-09-28 1983-04-07 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur erzeugung eines von schwankungen einer versorgungsgleichspannung freien gleichspannungspegels
JPS59116986A (ja) * 1982-12-23 1984-07-06 Toshiba Corp 半導体記憶装置
JPH0685141B2 (ja) * 1983-03-31 1994-10-26 株式会社東芝 充放電回路
JPS59218042A (ja) * 1983-05-26 1984-12-08 Toshiba Corp 半導体集積回路
US4754167A (en) * 1985-04-04 1988-06-28 Cecil Conkle Programmable reference voltage generator for a read only memory
JPH0713878B2 (ja) * 1985-06-20 1995-02-15 三菱電機株式会社 Ｃｍｏｓトランジスタ回路
JPS62157921A (ja) * 1986-01-06 1987-07-13 Toshiba Corp 基準電位発生回路
JPH083766B2 (ja) * 1986-05-31 1996-01-17 株式会社東芝 半導体集積回路の電源電圧降下回路
IT1204375B (it) * 1986-06-03 1989-03-01 Sgs Microelettronica Spa Generatore di polarizzazione di sorgenti per transistori naturali in circuiti integrati digitali in tecnologia mos
JPS621190A (ja) * 1986-06-07 1987-01-07 Fujitsu Ltd 半導体集積回路装置
JPS639095A (ja) * 1986-06-30 1988-01-14 Toshiba Corp スタテイツク型半導体メモリ
JPS63236407A (ja) * 1987-03-25 1988-10-03 Toshiba Corp 半導体回路
US4810962A (en) * 1987-10-23 1989-03-07 International Business Machines Corporation Voltage regulator capable of sinking current
EP0320556B1 (de) * 1987-12-15 1991-02-27 International Business Machines Corporation Referenz-Spannungsgenerator für CMOS-Speicher

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3247033A1 (de) * 1982-12-18 1984-06-20 Telefunken electronic GmbH, 6000 Frankfurt Schaltungsanordnung mit einem frequenzabhaengigen daempfungsverhalten
DE3626795A1 (de) * 1985-08-09 1987-02-19 Mitsubishi Electric Corp Interne versorgungsspannungsquelle fuer einen integrierten halbleitschaltkreis
DE3710536A1 (de) * 1986-03-28 1987-10-08 Toshiba Kawasaki Kk Dynamischer halbleiterspeicher mit einem abfrageverstaerker des bimos-aufbaus

Also Published As

Publication number Publication date
JPH0532839B2 (de) 1993-05-18
JPH02302993A (ja) 1990-12-14
GB2231184A (en) 1990-11-07
KR910007740B1 (ko) 1991-09-30
KR900018823A (ko) 1990-12-22
US5305259A (en) 1994-04-19
DE3923630C2 (de) 1993-05-13
GB2231184B (en) 1993-10-13
FR2648609B1 (fr) 1993-01-08
GB8925682D0 (en) 1990-01-04
FR2648609A1 (fr) 1990-12-21

Similar Documents

Publication Publication Date Title
DE69129138T2 (de) DRAM mit einem Wortleitungsbetriebsschaltungssystem
DE69517142T2 (de) Ferroelektrische Speicheranordnung
DE69524844T2 (de) Speicherdaten-Sicherung für ferroelektrischen Speicher
DE69027065T2 (de) Halbleiterspeicheranordnung
DE4003824C2 (de)
DE19753495C2 (de) Halbleiterspeichereinrichtung mit einer Mehrzahl von internen Versorgungsschaltungen
DE3035260C2 (de) Dynamischer monolithischer Speicher
DE69120448T2 (de) Halbleiterspeicheranordnungen von dynamischem Typus
DE3884022T2 (de) Halbleiterspeicheranordnung.
DE2659248B2 (de)
DE3102799A1 (de) Halbleiter-speichervorrichtung
DE69123409T2 (de) Halbleiterspeicherschaltung
DE69423329T2 (de) Halbleiterspeicher mit sehr schnellem Leseverstärker
DE3838961C2 (de)
DE69825853T2 (de) Ferroelektrische Speicheranordnung mit Hochgeschwindigkeitsleseschaltung
DE2556831A1 (de) Matrixspeicher und verfahren zu seinem betrieb
DE3587592T2 (de) Halbleiterspeicheranordnung mit Leseverstärkern.
DE2527486B2 (de) Verfahren zur Prüfung bistabiler Speicherzellen
DE69934853T2 (de) Halbleiterspeicheranordnung
DE102006022867B4 (de) Ausleseschaltung für oder in einem ROM-Speicher und ROM-Speicher
DE69100120T2 (de) Ultrahochgeschwindigkeitsspeicher mit Drainspannungsbegrenzer für Zellen.
EP1094468A1 (de) Anordnung zur Selbstreferenzierung von ferroelektrischen Speicherzellen
DE3635344C2 (de)
DE10042388A1 (de) Nichtflüchtiger ferroelektrischer Speicher
DE4236456A1 (de) Halbleiterspeichereinrichtung mit Worttreiber

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: G11C 7/00

D2 Grant after examination
8364 No opposition during term of opposition