CN110147333B - 写入保护电路 - Google Patents

写入保护电路 Download PDF

Info

Publication number
CN110147333B
CN110147333B CN201910315955.9A CN201910315955A CN110147333B CN 110147333 B CN110147333 B CN 110147333B CN 201910315955 A CN201910315955 A CN 201910315955A CN 110147333 B CN110147333 B CN 110147333B
Authority
CN
China
Prior art keywords
switch
write protection
write
storage device
data storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910315955.9A
Other languages
English (en)
Other versions
CN110147333A (zh
Inventor
高志杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innodisk Corp
Original Assignee
Innodisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innodisk Corp filed Critical Innodisk Corp
Priority to CN201910315955.9A priority Critical patent/CN110147333B/zh
Publication of CN110147333A publication Critical patent/CN110147333A/zh
Application granted granted Critical
Publication of CN110147333B publication Critical patent/CN110147333B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开了一种写入保护电路，其应用在一数据储存装置中，数据储存装置包括有一控制器及复数个闪存，闪存包括有一写保护脚位，写入保护电路包括一保险丝及一开关器，当开关器操作在一导通状态时，保险丝将通过开关器直接接地而烧毁，闪存的写保护脚位上的一脚位讯号成为一低准位状态讯号，将使得数据储存装置的闪存永久被禁止被写入。基于本发明的写入保护电路可以对数据储存装置的闪存执行不可恢复的写入保护程序，以使数据储存装置的闪存永久地被禁止写入，避免闪存中的重要数据被覆写而遗失或中毒。

Description

写入保护电路
技术领域
本发明有关于一种写入保护电路，尤指一种应用在数据储存装置上的写入保护电路。
背景技术
现今数据储存装置为了保护数据，可以建置有一写入保护(write protection)的机制，利用写入保护的机制，以避免数据储存装置中的重要数据被覆写而遗失或中毒。
习用写入保护机制可以在数据储存装置(如记忆卡)的装置壳体侧边上设置有一实体的写入保护开关(write protection switch；WP switch)，利用扳动WP开关的位置，以决定数据储存装置是否允许被写入数据。
或者，数据储存装置的控制器之韧体(firmware)中建置一写入保护功能。当一主机欲对于数据储存装置执行写入保护时，发送一WP#命令至数据储存装置。数据储存装置的控制器接收到WP#命令后，根据WP#命令启动写入保护程序，以禁止数据写入至数据储存装置中。
有别于习用两种写入保护的机制，本发明提供一种应用在数据储存装置中的一创新的写入保护电路，写入保护电路提供有一不可恢复的写保护机制，当写入保护电路的写保护机制被启动时，数据储存装置将会永久地被禁止写入，将会是本发明欲达到的目的。
发明内容
本发明的一目的，在于提出一种写入保护电路，其应用在一具有闪存的数据储存装置中，当数据储存装置的闪存储存有重要数据时，用户能够利用写入保护电路对于数据储存装置的闪存执行一不可恢复的写入保护程序，以使数据储存装置的闪存永久地被禁止写入而避免闪存中的重要数据被覆写。
本发明又一目的，在于提出一种写入保护电路，其应用在一具有闪存的数据储存装置中，闪存包括有一写保护脚位，写入保护电路包括一保险丝以及一开关器，保险丝连接在一供电电源与开关器间；当写入保护电路启动时，开关器操作在一导通状态，闪存的写保护脚位通过开关器直接接地，且写保护脚位上的脚位讯号被接地拉降为一低准位状态而造成闪存无法被写入，再者，开关器操作在导通状态时，保险丝通过开关器接地，一大电流流过保险丝而令保险丝过载烧毁，则，供电电源与闪存的写保护脚位间的连接线路将会呈现出断路，闪存的写保护脚位上的脚位讯号就只能永远保持在低准位状态，以便数据储存装置的闪存永久地被禁止写入。
为达成上述目的，本发明提供一种写入保护电路，其应用在一数据储存装置中，数据储存装置包括有一控制器及复数个闪存，控制器连接闪存，闪存包括有一写保护脚位，写入保护电路包括：一保险丝，连接在一供电电源与一第一连接点间；一开关器，连接在第一连接点与接地间；及一第一电阻，连接在第一连接点与写保护脚位间；其中，当开关器操作在一导通状态时，保险丝被烧毁，写保护脚位上的一脚位讯号成为一低准位状态的讯号，闪存永久地被禁止写入。
本发明一实施例中，数据储存装置的控制器连接至开关器，当控制器接收到一写保护命令时，控制器根据写保护命令控制开关器操作在导通状态。
本发明一实施例中，数据储存装置连接一主机，写保护命令由主机所发布。
本发明一实施例中，数据储存装置的控制器分别连接一实体开关件及一开关器，当实体开关件作动时，控制器控制开关器操作在导通状态。
本发明一实施例中，控制器包括一输入输出脚位，实体开关件连接控制器的输入输出脚位，当实体开关件作动时，输入输出脚位上的一脚位讯号将转态为低准位状态的脚位讯号，控制器根据输入输出脚位上的低准位状态的脚位讯号以控制开关器操作在导通状态。
本发明一实施例中，控制器包括有一韧体，韧体设定有一启动时间门坎值，当实体开关件持续作动时间超过启动时间门坎值时，控制器发出一致能讯号至开关器以控制开关器操作在导通状态。
本发明一实施例中，实体开关件为一按钮开关、一触动开关或一指拨开关。
本发明一实施例中，开关器为一晶体管。
本发明一实施例中，开关器为一实体开关件，当开关器作动时，开关器操作导通状态。
本发明一实施例中，开关器并联有一第二电阻。
本发明的优点是：
本发明提供的写入保护电路，其应用在一具有闪存的数据储存装置中，当数据储存装置的闪存储存有重要数据时，用户能够利用写入保护电路对于数据储存装置的闪存执行一不可恢复的写入保护程序，以使数据储存装置的闪存永久地被禁止写入而避免闪存中的重要数据被覆写。
进一步地，本发明提供的写入保护电路，其应用在一具有闪存的数据储存装置中，闪存包括有一写保护脚位，写入保护电路包括一保险丝以及一开关器，保险丝连接在一供电电源与开关器间；当写入保护电路启动时，开关器操作在一导通状态，闪存的写保护脚位通过开关器直接接地，且写保护脚位上的脚位讯号被接地拉降为一低准位状态而造成闪存无法被写入，再者，开关器操作在导通状态时，保险丝通过开关器接地，一大电流流过保险丝而令保险丝过载烧毁，则，供电电源与闪存的写保护脚位间的连接线路将会呈现出断路，闪存的写保护脚位上的脚位讯号就只能永远保持在低准位状态，以便数据储存装置的闪存永久地被禁止写入。
附图说明
图1是本发明写入保护电路应用在数据储存装置中一实施例的电路架构图。
图2是本发明写入保护电路应用在数据储存装置中又一实施例的电路架构图。
图3是本发明写入保护电路应用在数据储存装置中又一实施例的电路架构图。
具体实施方式
请参阅图1，为本发明写入保护电路应用在数据储存装置中一实施例的电路架构图。如图1所示，本发明写入保护电路200应用在一数据储存装置100中。数据储存装置100亦可以为一固态硬盘(SSD)或一记忆卡。数据储存装置100包括一控制器11及复数个闪存13，控制器11连接闪存13。闪存13包括有一写保护脚位130。写保护脚位130用以作为闪存13是否允许被写入的控制脚位，例如：当写保护脚位130上的一脚位讯号(WP#)被控制在一高准位状态，闪存13允许被写入；当写保护脚位130上的脚位讯号(WP#)被控制在一低准位状态，闪存13禁止被写入。
写入保护电路200包括一保险丝21、一开关器23及一第一电阻25。保险丝21连接在一供电电源(VCC)与一第一连接点22间，开关器23连接在第一连接点22与接地间，而第一电阻25连接在第一连接点22与闪存13的写保护脚位130间。再者，数据储存装置100的控制器11系可通过一第一连接线111，如通用型输入输出(General Purpose Input/Output；GPIO)连接线，连接至开关器23，用以控制开关器23操作在一导通状态或一断开状态。在本实施例中，开关器23亦可以为一MOS晶体管或一双载子晶体管。
进一步，本实施例数据储存装置100连接一主机(未显示)，例如：数据储存装置100通过SATA、PCIe或USB传输接口连接主机。当数据储存装置100操作在一正常读写模式时，控制器11发送一禁能讯号121至开关器23以控制开关器23操作在断开状态，写保护脚位130上的脚位讯号(WP#)将被供电电源(VCC)拉升至一高准位状态，数据储存装置100允许主机写入数据至闪存13。当数据储存装置100欲操作在一写保护模式时，主机传送一客制化的写保护命令31至数据储存装置100，数据储存装置100接收写保护命令31后，数据储存装置100的控制器11启动一写入保护程序，发送一致能讯号123至开关器23控制开关器23操作在导通状态，写保护脚位130上的脚位讯号(WP#)将被接地拉降至一低准位状态，以便数据储存装置100的闪存13禁止被写入。再者，由于开关器23操作在导通状态时，保险丝21将会透过开关器23直接电性接地，一大电流将会流过保险丝21而造成保险丝21过载烧毁，供电电源(Vcc)与闪存13的写保护脚位130间的连接线路将会呈现出断路，之后，写保护脚位130上的脚位讯号(WP#)将永远保持在低准位状态，而使得数据储存装置100的闪存13永久地被禁止写入。
再者，本发明写入保护电路200还包括一第二电阻27，第二电阻27连接在第一连接点22与接地间且与开关器23并联。第二电阻27的电阻值远大于第一电阻25的电阻值。经由第二电阻27的设置，闪存13的记忆格(memory cells)上的电气讯号将可以通过第二电阻27而进行接地，致使将可避免闪存13的记忆格处在浮接(floating)状态而影响到记忆格中的数据读取时的正确性。
请参阅图2，为本发明写入保护电路应用在数据储存装置中又一实施例的电路架构图。相较于上述实施例，利用一客制化的写保护命令31启动写入保护电路200的写入保护程序，在本实施例中，利用一实体开关件的作动启动写入保护电路200的写入保护程序。
如图2所示，数据储存装置100的控制器11包括有一输入输出(I/O)脚位110。一外部的实体开关件33将通过一第二连接线113，如GPIO连接线，连接至控制器11的输入输出脚位110。实体开关件33为一按钮开关、一触动开关或一指拨开关。
当用户欲启动数据储存装置100的写入保护程序时，作动实体开关件33，如按压或拨动实体开关件33。当实体开关件33被作动后，控制器11的输入输出脚位110上的一脚位讯号(IO#)将转态为低准位状态的脚位讯号。控制器11根据输入输出脚位110上的低准位状态的脚位讯号(IO#)控制开关器23操作在导通状态，之后，经由导通的开关器23，写保护脚位130上的脚位讯号(WP#)被接地拉降至低准位状态，保险丝21过载而烧毁，数据储存装置100的闪存13能够永久地被禁止写入。
此外，本实施例数据储存装置100的控制器11更包含有一韧体112，韧体112设定一启动时间门坎114。本实施例控制器11将会侦测实体开关件33的作动时间，如控制器11以一计数器计数脚位讯号(IO#)处在低准位状态的时间。当实体开关件33持续作动时间已超过启动时间门坎114时，控制器11才会发送致能讯号123至开关器23，以便启动写入保护电路200的写入保护程序。如此据以实施，经由启动时间门坎132的设定，将可避免用户误触实体开关件33而让不可恢复的写入保护机制直接启动。
请参阅图3，为本发明写入保护电路应用在数据储存装置中又一实施例的电路架构图。如图3所示，本实施例写入保护电路201的电路架构相似图1写入保护电路200的电路架构，两者的差异在于本实施例写入保护电路201的开关器231并未连接至数据储存装置100的控制器11，且开关器231亦可为一实体开关件，例如按钮开关、触动开关或指拨开关。
当用户欲对于数据储存装置100启动写入保护程序时，以按压或拨动方式进行开关器231的作动而令开关器231进入导通状态。之后，经由导通的开关器231，写保护脚位130的脚位讯号(WP#)被接地拉降至低准位状态，保险丝21过载而烧毁，致使数据储存装置100的闪存13能够永久地被禁止写入。
综合上述，当本发明数据储存装置100的闪存13储存有重要数据(例如系统数据或机密数据)时，用户能够利用写入保护电路200/201对于数据储存装置100的闪存13执行一不可恢复的写入保护程序。当写入保护程序执行后，数据储存装置100的的闪存13将永久地被禁止写入，以避免闪存13中的重要数据被覆写而遗失或中毒。
以上所述是本发明的较佳实施例及其所运用的技术原理，对于本领域的技术人员来说，在不背离本发明的精神和范围的情况下，任何基于本发明技术方案基础上的等效变换、简单替换等显而易见的改变，均属于本发明保护范围之内。

Claims (6)

1.一种写入保护电路，其特征在于，所述写入保护电路应用在一数据储存装置中，所述数据储存装置包括有一控制器及复数个闪存，所述控制器连接所述闪存，所述闪存包括有一写保护脚位，所述写入保护电路包括：
一保险丝，连接在一供电电源与一第一连接点间；
一开关器，连接在所述第一连接点与接地间；及
一第一电阻，连接在所述第一连接点与所述写保护脚位间；
其中，当所述开关器操作在一导通状态时，所述保险丝被烧毁，所述写保护脚位上的一脚位讯号成为一低准位状态的讯号，所述闪存永久地被禁止写入；
所述数据储存装置的所述控制器分别连接一实体开关件及所述开关器，当所述实体开关件作动时，所述控制器控制所述开关器操作在所述导通状态；
所述控制器包括一输入输出脚位，所述实体开关件连接所述控制器的所述输入输出脚位，当所述实体开关件作动时，所述输入输出脚位上的一脚位讯号将转态为所述低准位状态的脚位讯号，所述控制器根据所述输入输出脚位上的所述低准位状态的脚位讯号以控制所述开关器操作在所述导通状态；
所述控制器包括有一韧体，所述韧体设定有一启动时间门坎值，当所述实体开关件持续作动时间超过所述启动时间门坎值时，所述控制器发出一致能讯号至所述开关器以控制所述开关器操作在所述导通状态。
2.根据权利要求1所述的写入保护电路，其特征在于，当所述控制器接收到一写保护命令时，所述控制器根据所述写保护命令控制所述开关器操作在所述导通状态。
3.根据权利要求2所述的写入保护电路，其特征在于，所述数据储存装置连接一主机，所述写保护命令由所述主机所发布。
4.根据权利要求1所述的写入保护电路，其特征在于，所述实体开关件为一按钮开关、一触动开关或一指拨开关。
5.根据权利要求1所述的写入保护电路，其特征在于，所述开关器为一晶体管。
6.根据权利要求1所述的写入保护电路，其特征在于，所述开关器并联有一第二电阻。
CN201910315955.9A 2019-04-19 2019-04-19 写入保护电路 Active CN110147333B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910315955.9A CN110147333B (zh) 2019-04-19 2019-04-19 写入保护电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910315955.9A CN110147333B (zh) 2019-04-19 2019-04-19 写入保护电路

Publications (2)

Publication Number Publication Date
CN110147333A CN110147333A (zh) 2019-08-20
CN110147333B true CN110147333B (zh) 2021-09-28

Family

ID=67588476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910315955.9A Active CN110147333B (zh) 2019-04-19 2019-04-19 写入保护电路

Country Status (1)

Country Link
CN (1) CN110147333B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205793482U (zh) * 2016-05-13 2016-12-07 浙江阳光美加照明有限公司 一种零频闪调光灯丝灯电路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5394367A (en) * 1994-03-18 1995-02-28 Ramtron International Corporation System and method for write-protecting predetermined portions of a memory array
CN1081367C (zh) * 1995-11-23 2002-03-20 联华电子股份有限公司 限定使用次数的集成电路
JP3461234B2 (ja) * 1996-01-22 2003-10-27 株式会社東芝 データ保護回路
US6518823B1 (en) * 1999-08-31 2003-02-11 Sony Computer Entertainment Inc. One-time programmable logic device
US6292422B1 (en) * 1999-12-22 2001-09-18 Texas Instruments Incorporated Read/write protected electrical fuse
KR100918299B1 (ko) * 2007-04-25 2009-09-18 삼성전자주식회사 배드 블록 정보를 저장하지 않는 행 디코더를 갖는 플래시메모리 장치 및 그것의 제어 방법
TWI451424B (zh) * 2009-04-17 2014-09-01 Mstar Semiconductor Inc 應用於快閃記憶體之保護電路及電源系統
JP6022874B2 (ja) * 2012-09-27 2016-11-09 エスアイアイ・セミコンダクタ株式会社 半導体記憶回路
US20150135267A1 (en) * 2014-08-19 2015-05-14 Leef Technology LTD Flash drive with multiple functions integrated via a controller
TW201735051A (zh) * 2016-03-22 2017-10-01 宇瞻科技股份有限公司 可自我摧毀之儲存裝置
US10498131B2 (en) * 2016-12-30 2019-12-03 Infineon Technologies Ag Electronic switch and protection circuit
CN107403644B (zh) * 2017-05-22 2020-01-10 宜鼎国际股份有限公司 具备异常电源保护的闪存装置
CN206674281U (zh) * 2017-08-28 2017-11-24 四川普瑞照明工程有限公司 具有过压保护的高效电转化率驱动电路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN205793482U (zh) * 2016-05-13 2016-12-07 浙江阳光美加照明有限公司 一种零频闪调光灯丝灯电路

Also Published As

Publication number Publication date
CN110147333A (zh) 2019-08-20

Similar Documents

Publication Publication Date Title
US8103817B2 (en) Systems for accessing memory card and methods for accessing memory card by a control unit
US20180356865A1 (en) Data storage device
KR20080098511A (ko) 두 가지 형태의 저장매체를 이용한 데이터 저장장치
US20090283600A1 (en) Automatic detection of an enabled interface of a card reader
US8782319B2 (en) Expandable hybrid storage device and computer system and control method
TWI534607B (zh) 記憶體控制電路單元、記憶體儲存裝置與資料傳輸方法
US10755789B1 (en) Write protection circuit
CN110781029A (zh) 断电保护方法及系统
US8352675B2 (en) Data storage device and computer system incorporating same
US10191533B2 (en) Method of enabling sleep mode, memory control circuit unit and storage apparatus
CN113205852B (zh) 存储器系统的掉电测试控制电路、测试系统及方法
CN110147333B (zh) 写入保护电路
CN112015331A (zh) 控制器及其操作方法
KR20210014365A (ko) 컨트롤러 및 그 동작 방법
US20120179858A1 (en) Memory device
JP2019053616A (ja) メモリシステム
CN110908673B (zh) 数字电源芯片烧录方法
CN112948320B (zh) 具有内存的芯片
CN108665929B (zh) 一种通信电子设备参数存储和擦除装置
CN104143350A (zh) 电子装置
CN115017069B (zh) 一种电平适配装置、存储系统及供电方法
US20170115908A1 (en) Data storage device and detection method for flash memory
KR20180000206A (ko) 액티브 제어 회로, 이를 이용하는 내부 전압 생성 회로, 메모리 장치 및 시스템
CN117076365A (zh) 一种计算机的数据可传输外设接口控制方法及系统
JP2008539535A (ja) 第一の有効なｎａｎｄコマンドに基づく構成決定

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant