CN112948320B - 具有内存的芯片 - Google Patents
具有内存的芯片 Download PDFInfo
- Publication number
- CN112948320B CN112948320B CN201911269473.0A CN201911269473A CN112948320B CN 112948320 B CN112948320 B CN 112948320B CN 201911269473 A CN201911269473 A CN 201911269473A CN 112948320 B CN112948320 B CN 112948320B
- Authority
- CN
- China
- Prior art keywords
- circuit
- chip
- port
- control
- switching circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000013507 mapping Methods 0.000 claims abstract description 29
- 230000003213 activating effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 230000004913 activation Effects 0.000 description 1
- 230000008571 general function Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
- G06F8/654—Updates using techniques specially adapted for alterable solid state memories, e.g. for EEPROM or flash memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
- G06F15/7842—Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers)
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/61—Installation
- G06F8/63—Image based installation; Cloning; Build to order
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/60—Software deployment
- G06F8/65—Updates
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种具有内存的芯片包含一电源引脚、一接地引脚、多个输入输出引脚、一可读写内存、一切换电路、以及一控制电路。输入输出引脚包含多个映像引脚以及一控制引脚。可读写内存包含一频率端口、多个输入输出端口、以及一致能端口。控制电路依据该控制引脚选择性地致动或不致动该切换电路，当切换电路被致动时，切换电路将频率端口、输入输出端口、以及致能端口分别电性连接映像引脚。
Description
技术领域
本发明涉及一种芯片，尤其涉及一种具有内存的芯片。
背景技术
芯片是一种用以执行特定功能或通用功能的集成电路。芯片包含控制电路及内存。内存除了提供芯片运作时使用外，部分芯片的内存储存有固件(Firmware)，固件是芯片的基本驱动程序，芯片通过其固件执行该芯片之功能，此外，与该芯片连接的装置能通过该芯片的韧体而得知该芯片的类型及作用性。
因应客制化或不同的应用情形，芯片的固件有更新的需求，固件的更新是通过芯片的通信界面来进行。然而，不同的芯片具有不同的通信界面，例如I2C、SMBus(SystemManagement Bus)、通用串行总线(USB,Universal Serial Bus)、串行端口等等，因此，对芯片固件更新，除了需符合该芯片的通信界面外，更新时的传输速度会受限于传通信界面的传输速度。
发明内容
鉴于上述说明，本发明提供一种具有内存的芯片，适于对该内存内的固件进行更新。
依据一些实施例，芯片包含一电源引脚、一接地引脚、多个输入输出引脚、一可读写内存、一切换电路、以及一控制电路。输入输出引脚包含多个映像引脚以及一控制引脚。可读写内存包含一频率端口、多个输入输出端口、以及一致能端口。控制电路依据该控制引脚选择性地致动或不致动该切换电路，当切换电路被致动时，切换电路将频率端口、输入输出端口、以及致能端口分别电性连接映像引脚。
依据一些实施例，芯片包含一芯片电路。当切换电路未被致动时，映像引脚、频率端口、输入输出端口、以及致能端口经由切换电路电性连接芯片电路。
依据一些实施例，控制电路为一逻辑电路，输入输出引脚包含多个控制引脚，在逻辑电路于控制引脚之组合为一默认值时，致动切换电路。
依据一些实施例，控制电路为一主控制器，主控制器依据控制引脚致动切换电路，并将频率端口、输入输出端口、以及致能端口分别电性连接映像引脚。当切换电路未被致动时，频率端口、输入输出端口、以及致能端口经由切换电路分别电性连接主控制器。
因此，依据一些实施例，芯片的切换电路被致动时，可读写内存的频率端口、输入输出端口、以及致能端口分别电性连接映像引脚，烧录装置即可直接通过映像引脚直接控制可读写内存，并刻录可读写内存内的固件，此烧录作业不受限于芯片的通信界面，同时，烧录的传输速度亦不受限于该通信界面的传输速度。
附图说明
图1示出了依据一些实施例的芯片的方框示意图；
图2示出了依据一些实施例的切换电路的方框示意图；
图3示出了依据一些实施例的芯片的方框示意图；
图4示出了依据一些实施例，控制电路的方框示意图；以及
图5示出了依据一些实施例的芯片的方框示意图。
具体实施方式
参照图1，图1示出了依据一些实施例的芯片10的方框示意图。芯片10包含一电源引脚12、一接地引脚14、多个输入输出引脚20、一可读写内存30、一切换电路40、以及一控制电路50。输入输出引脚20包含多个映像引脚22A～22D以及一控制引脚24。可读写内存30包含一频率端口32、多个输入输出端口34A～34B、以及一致能端口36。控制电路50依据该控制引脚24致动或不致动切换电路40。当切换电路40被致动，切换电路40将频率端口32、输入输出端口34A～34B、以及致能端口36分别电性连接映像引脚22A～22D。
因此，烧录装置80通过控制引脚24，使控制电路50致动切换电路40，切换电路40被致动时，可读写内存30的频率端口32、输入输出端口34A～34B、以及致能端口36分别电性连接映像引脚22A～22D，烧录装置80即可直接通过映像引脚22A～22D直接控制可读写内存30并刻录可读写内存30内的固件，此刻录作业不受限于芯片10的通信界面，同时，刻录的传输速度亦不受限于该通信界面的传输速度。
芯片10是具有可读写内存30的芯片10，该可读写内存30可储存有固件。依据一些实施例，芯片10是通用型集成电路或功能型集成电路，芯片10例如但不限于中央处理器(CPU,Central Processing Unit)、微处理器(Microprocessor)、专用应用集成电路(ASIC,Application-specific Integrated Circuit)、系统单芯片(SOC,System on a Chip)等。
芯片10具有多个引脚，用以与外围装置电性连接及通信。芯片10的引脚包括电源引脚12、接地引脚14、及输入输出引脚20。电源引脚12例如但不限于用以供应芯片10运作的电源的引脚。电源引脚12的电源可以是来自于烧录装置80，或其他外部装置。依据一些实施例，芯片10包括多个电源引脚12。
前述接地引脚14例如但不限于，用以让芯片10以及烧录装置80接地的引脚。在一些实施例中，烧录装置80的接地与该接地引脚14电性连接。依据一些实施例，芯片10包括多个接地引脚14。
烧录装置80(Programmer)用以对芯片10的可读写内存30进行刻录，更新内存30内的数据，烧录装置80可为例如但不限于通用型刻录器(Universal Programmer)、量产型刻录器、专用型刻录器等等。
可读写内存30例如但不限于电可擦除可编程只读存储器(EEPROM,Electrically-Erasable Programmable Read-Only Memory)、闪存(Flash Memory)、及其他非易失性内存(NVM,Non-Volatile Memory)。可读写内存30的频率端口32用以接收外部提供的频率信号，可读写内存30依据该频率运作。可读写内存30的输入输出端口34A～34B用于接收或传送可读写内存30的数据。可读写内存30的致能端口36用以供外部装置控制可读写内存30，具体而言，外部装置例如但不限于微处理器，微处理器产生一致能信号，以致能可读写内存30。在一些实施例中，该致能信号为一电平信号。例如，电平信号为高电平时，表示致能；电平信号为低电平时，表示不致能。但并不以此为限，电平信号为低电平时，表示致能；电平信号为高电平时，表示不致能。在一些实施例中，致能信号为一序列信号，例如，当微处理器传送一序列信号至致能端口36，可读写内存30在序列信号的内容符合一致能序列时，可读写内存30即被致能，反之，可读写内存30即不被致能。
在一些实施例中，芯片10包含一芯片电路60。芯片电路60用以存取可读写内存30的数据，并用以执行芯片10的功能。依据一些实施例，芯片10有两种模式，一种为烧录模式、一种为常态模式。当切换电路40未被控制电路50致动时，即常态模式，此时，映像引脚22A～22D、频率端口32、输入输出端口34A～34B、以及致能端口36经由切换电路40电性连接芯片电路60，且芯片10执行其既有的功能。
在一些实施例中，芯片电路60包含一主控制器62(如图3所示)，主控制器62用以存取该可读写内存30的数据。当切换电路40未被控制电路50致动时，即常态模式，频率端口32、输入输出端口34A～34B、以及致能端口36经由切换电路40电性连接主控制器62，因此，主控制器62能存取与控制可读写内存30。
参照图2，图2示出了依据一些实施例的切换电路40的方框示意图。芯片10的切换电路40包括多个开关42A～42H，部分的开关42E～42H分别对应可读写内存30的频率端口32、输入输出端口34A～34B及致能端口36，另一部分的开关42A～42D分别对应芯片10的映像引脚22A～22D。当芯片10的切换电路40未被致动时，映射引脚22A～22D经由部分的开关42A～42D电性连接至芯片电路60，频率端口32、输入输出端口34A～34B、以及致能端口36经由另一部分的开关42E～42H电性连接至芯片电路60，因此，芯片电路60能执行芯片10的功能。当芯片10的切换电路40被致动时，可读写内存30的频率端口32、输入输出端口34A～34B、以及致能端口36分别电性连接映像引脚22A～22D。以开关42A及开关42E为例，开关42A对应芯片电路的接点61A及映射引脚22D，开关42E对应致能端口36及芯片电路的接点61E，开关42A对应开关42E，当开关42A及开关42E未被致动时，开关42A电性连接映射引脚22D至接点61A，开关42E电性连接致能引脚36至接点61E。当开关42A及开关42E被致动时，开关42A通过开关切换将映射引脚22D电性连接至致能引脚36。
前述控制电路50依据该控制引脚24选择性地致动或不致动切换电路40。在一些实施例中，控制引脚24接收一电平信号或一序列信号，且控制电路50依据接收的信号选择性地致动或不致动该切换电路40。例如，电平信号为高电平时，表示致动；电平信号为低电平时，表示不致动。但并不以此为限，电平信号为低电平时，表示致能；电平信号为高电平时，表示不致能。例如，当微处理器传送一序列信号至控制引脚24，控制电路50在序列信号的内容符合一致动序列时，致动切换电路40，反之，不致动切换电路40。在一些实施例中，控制电路50包含一主控制器，该主控制器电性连接控制引脚24，并接收外部提供的电平信号或数字序列。
参照图3，图3示出了依据一些实施例的芯片电路60A的方框示意图。在一些实施例中，控制电路50A为一逻辑电路，输入输出引脚20包含多个控制引脚24A～24C，在逻辑电路于控制引脚24A～24C的组合为一默认值时，致动切换电路40，进入烧录模式。依据一些实施例，逻辑电路具有一个或多个输入端，其可分别电性连接控制引脚24A～24C，用以输出至少一逻辑结果。逻辑电路可以是但不限于一个逻辑门，也可以是多个逻辑门的组合，其中逻辑门例如但不限于反相器、与门、或门、互斥或门、缓冲门或其他逻辑门等。默认值可为逻辑0与逻辑1的组合。
参照图4，图4示出了依据一些实施例的控制电路50B的方框示意图。控制电路50B包含一驱动电路52以及一通讯电路54。通讯电路54电性连接控制引脚24，并根据控制引脚24接收的信号，致动驱动电路52。当驱动电路52被致动时，致动切换电路40，使芯片10进入烧录模式。依据一些实施例，通讯电路54可以是例如但不限于RS232的通信界面。依据一些实施例，驱动电路52可以是例如但不限于放大控制信号的电路。
参照图5，图5示出了依据一些实施例的芯片10的方框示意图。控制电路50C为一主控制器，主控制器依据该控制引脚24接收的信号致动切换电路40，即进入烧录模式，将频率端口32、输入输出端口34A～34B、以及致能端口36分别电性连接映像引脚22A～22D。在此实施例中，控制电路50C(主控制器)与烧录装置80之间可以是但不限于以I2C,RS232,USB,SMBus等方式收发信号。当切换电路40未被致动时，即常态模式，频率端口32、输入输出端口34A～34B、以及致能端口36分别电性连接主控制器，因此，主控制器能存取与控制可读写内存30。以控制电路50C(主控制器)的接点61E”为例，在常态模式下，致能端口36经由切换电路40的开关42E(如图2所示)电性连接于控制电路50C(主控制器)的接点61E”。依据一些实施例，芯片10还包含芯片电路60B，其中芯片电路60B为不包含图3的主控制器的其他电路。依据一些实施例，当切换电路40未被致动时，即常态模式，映像引脚22A～22D经由切换电路40电性连接芯片电路60B，因此，芯片电路60B能执行芯片10的功能。以芯片电路60B的接点61A”为例，在常态模式下，映像引脚22D经由切换电路40的开关42A(如图2所示)电性连接于芯片电路60B的接点61A”。
综上所述，在一些实施例中，芯片10的切换电路40被致动时，可读写内存30的频率端口32、输入输出端口34A～34B、以及致能端口36分别电性连接映像引脚22A～22D，烧录装置80即可直接通过映像引脚22A～22D直接控制可读写内存30并烧录可读写内存30内的固体，此烧录作业不受限于芯片的通信界面，同时，烧录的传输速度亦不受限于该通信界面的传输速度。
【符号说明】
10 芯片 12电源引脚
14 接地引脚 20 输入输出引脚
22A～22D映射引脚 24、24A～24C控制引脚
30 可读写内存 32频率端口
34A～34B输入输出端口 36致能端口
40 切换电路 42A～42H开关
50、50A～50C 控制电路 52驱动电路
54 通讯电路 60、60A～60B芯片电路
61A、61A”接点 61E、61E” 接点
62 主控制器 80烧录装置。
Claims (3)
1.一种芯片，包含：
一电源引脚；
一接地引脚；
多个输入输出引脚，包含多个映射引脚及一控制引脚；
一可读写内存，包含：一频率端口、多个输入输出端口、以及一致能端口；
一切换电路，该切换电路被致动时，将该频率端口、该多个输入输出端口、以及该致能端口分别电性连接该多个映射引脚；以及
一控制电路，依据该控制引脚选择性地致动或不致动该切换电路；
一芯片电路，其中，当该切换电路未被致动、该控制电路为一个逻辑电路、且该芯片电路具有一主控制器时，该多个映射引脚、该频率端口、该多个输入输出端口、以及该致能端口经由该切换电路电性连接该芯片电路；
当该切换电路未被致动、该控制电路为该主控制器、且该芯片电路不具有该主控制器时，该频率端口、该多个输入输出端口、以及该致能端口经由该切换电路分别电性连接该控制电路，且该多个映射引脚经由该切换电路电性连接该芯片电路；
其中，该芯片电路包含多个开关，该多个开关包含多个第一开关及多个第二开关，
在该切换电路未被致动、该控制电路为该逻辑电路、且该芯片电路具有该主控制器时，该多个第一开关将该频率端口、该多个输入输出端口、以及该致能端口分别电性连接该芯片电路，该多个第二开关将该多个映射引脚电性连接该芯片电路；
在该切换电路被致动、该控制电路为该主控制器、且该芯片电路不具有该主控制器时，该多个第一开关将该频率端口、该多个输入输出端口、以及该致能端口电性连接该控制电路，该多个第二开关将该多个映射引脚电性连接该芯片电路；
在该切换电路被致动时，该频率端口、该多个输入输出端口、以及该致能端口通过该多个第一开关及该多个第二开关分别电性连接该多个映射引脚，
其中，在该控制电路为该逻辑电路时，该多个输入输出引脚包含多个该控制引脚，在该逻辑电路于多个该控制引脚的组合为一默认值时，该逻辑电路致动该切换电路。
2.根据权利要求1所述的芯片，其中，该控制电路包含：
一驱动电路，被致动时，致动该切换电路；以及
一通讯电路，该通讯电路电性连接该控制引脚，并根据该控制引脚，致动该驱动电路。
3.根据权利要求1至2中任一项所述的芯片，其中，该可读写内存为非易失性内存。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911269473.0A CN112948320B (zh) | 2019-12-11 | 2019-12-11 | 具有内存的芯片 |
| TW108146778A TWI800702B (zh) | 2019-12-11 | 2019-12-19 | 具有記憶體之晶片 |
| US17/118,000 US11880678B2 (en) | 2019-12-11 | 2020-12-10 | Chip having memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911269473.0A CN112948320B (zh) | 2019-12-11 | 2019-12-11 | 具有内存的芯片 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112948320A CN112948320A (zh) | 2021-06-11 |
| CN112948320B true CN112948320B (zh) | 2024-01-16 |
Family
ID=76234182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911269473.0A Active CN112948320B (zh) | 2019-12-11 | 2019-12-11 | 具有内存的芯片 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11880678B2 (zh) |
| CN (1) | CN112948320B (zh) |
| TW (1) | TWI800702B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI828043B (zh) * | 2022-01-22 | 2024-01-01 | 飛捷科技股份有限公司 | 電腦系統及更新方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5764655A (en) * | 1997-07-02 | 1998-06-09 | International Business Machines Corporation | Built in self test with memory |
| US5959489A (en) * | 1997-01-07 | 1999-09-28 | Lucent Technologies Inc. | Method and apparatus for controlling selectable functions of an external circuit |
| CN101042939A (zh) * | 2006-03-22 | 2007-09-26 | 恩益禧电子股份有限公司 | 半导体装置及其测试方法 |
| CN101488106A (zh) * | 2008-01-18 | 2009-07-22 | 鸿富锦精密工业（深圳）有限公司 | 具有至少两个bios存储器的系统 |
| CN103916116A (zh) * | 2013-01-05 | 2014-07-09 | 鸿富锦精密工业（深圳）有限公司 | 接口电平转换装置 |
| CA3018538A1 (en) * | 2016-07-13 | 2018-01-18 | Mitsubishi Electric Corporation | No-voltage output and voltage output switching circuit |
| CN108845558A (zh) * | 2018-05-03 | 2018-11-20 | 上海兆芯集成电路有限公司 | 检测控制装置 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02240899A (ja) * | 1989-03-15 | 1990-09-25 | Oki Electric Ind Co Ltd | オンチップメモリテスト回路 |
| US6055632A (en) * | 1997-09-25 | 2000-04-25 | Allen-Bradley Company, Llc | Method and apparatus for transferring firmware to a non-volatile memory of a programmable controller system |
| US7444575B2 (en) * | 2000-09-21 | 2008-10-28 | Inapac Technology, Inc. | Architecture and method for testing of an integrated circuit device |
| US6948098B2 (en) * | 2001-03-30 | 2005-09-20 | Cirrus Logic, Inc. | Circuits and methods for debugging an embedded processor and systems using the same |
| US7382790B2 (en) * | 2002-07-02 | 2008-06-03 | Emulex Design & Manufacturing Corporation | Methods and apparatus for switching fibre channel arbitrated loop systems |
| TWI237783B (en) * | 2003-06-17 | 2005-08-11 | Integrated Circuit Solution In | Method and system of programing in system code by high speed for USB device |
| US7657886B1 (en) | 2004-06-03 | 2010-02-02 | Hewlett-Packard Development Company, L.P. | Mobile device with a MMU for faster firmware updates in a wireless network |
| US7502240B2 (en) * | 2004-07-27 | 2009-03-10 | Silicon Laboratories Inc. | Distributed power supply system with separate SYNC control for controlling remote digital DC/DC converters |
| TWI325561B (en) * | 2006-11-23 | 2010-06-01 | Ite Tech Inc | Embedded controller and computer system using the same |
| TW200912936A (en) * | 2007-09-07 | 2009-03-16 | Asix Electronics Corp Ltd | Programmable integrated circuit with built-in self testing circuit and its test method |
| US8392772B2 (en) * | 2010-09-16 | 2013-03-05 | Texas Instruments Incorporated | On-chip memory testing |
| US8923085B2 (en) * | 2010-11-03 | 2014-12-30 | Shine C. Chung | Low-pin-count non-volatile memory embedded in a integrated circuit without any additional pins for access |
| FR2972566B1 (fr) * | 2011-03-11 | 2013-03-15 | Sas Adicsys Design | Système mono-puce comprenant un coeur programmable synthetisable et un procédé de fabrication d'un tel système |
| US9619377B2 (en) * | 2014-05-29 | 2017-04-11 | Apple Inc. | System on a chip with always-on processor which reconfigures SOC and supports memory-only communication mode |
| US10031000B2 (en) * | 2014-05-29 | 2018-07-24 | Apple Inc. | System on a chip with always-on processor |
| CN109388421B (zh) | 2017-08-02 | 2022-01-04 | 宇瞻科技股份有限公司 | 快速更新固件的存储装置 |
| WO2019147620A1 (en) * | 2018-01-24 | 2019-08-01 | Bae Systems Information And Electronic Systems Integration Inc. | Fuze setting systems and techniques |
| TWM577543U (zh) * | 2018-04-24 | 2019-05-01 | 大陸商天浪創新科技（深圳）有限公司 | 燒錄器、積體電路晶片電路和資料寫入系統 |
| US11315630B2 (en) * | 2019-04-09 | 2022-04-26 | Synopsys, Inc. | Parallel port enablement in pseudo-dual-port memory designs |
| DE112019007656T5 (de) * | 2019-08-23 | 2022-06-15 | Micron Technology, Inc. | Dynamische kanalzuordnung für ein speichersystem |
-
2019
- 2019-12-11 CN CN201911269473.0A patent/CN112948320B/zh active Active
- 2019-12-19 TW TW108146778A patent/TWI800702B/zh active
-
2020
- 2020-12-10 US US17/118,000 patent/US11880678B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5959489A (en) * | 1997-01-07 | 1999-09-28 | Lucent Technologies Inc. | Method and apparatus for controlling selectable functions of an external circuit |
| US5764655A (en) * | 1997-07-02 | 1998-06-09 | International Business Machines Corporation | Built in self test with memory |
| CN101042939A (zh) * | 2006-03-22 | 2007-09-26 | 恩益禧电子股份有限公司 | 半导体装置及其测试方法 |
| CN101488106A (zh) * | 2008-01-18 | 2009-07-22 | 鸿富锦精密工业（深圳）有限公司 | 具有至少两个bios存储器的系统 |
| CN103916116A (zh) * | 2013-01-05 | 2014-07-09 | 鸿富锦精密工业（深圳）有限公司 | 接口电平转换装置 |
| CA3018538A1 (en) * | 2016-07-13 | 2018-01-18 | Mitsubishi Electric Corporation | No-voltage output and voltage output switching circuit |
| CN108845558A (zh) * | 2018-05-03 | 2018-11-20 | 上海兆芯集成电路有限公司 | 检测控制装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202123228A (zh) | 2021-06-16 |
| US20210182051A1 (en) | 2021-06-17 |
| TWI800702B (zh) | 2023-05-01 |
| CN112948320A (zh) | 2021-06-11 |
| US11880678B2 (en) | 2024-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6237091B1 (en) | Method of updating firmware without affecting initialization information | |
| US7287703B2 (en) | Removable memory cards including USB and other controllers, connectors, and methods of operating same | |
| US9245634B2 (en) | Initialization of flash storage via an embedded controller | |
| US5687346A (en) | PC card and PC card system with dual port ram and switchable rewritable ROM | |
| US7689751B2 (en) | PCI-express system | |
| KR20050110609A (ko) | 직접 메모리 액세스에 의한 비활성 메모리 및 입출력카드의 결합 | |
| TWI760615B (zh) | 用於進行記憶裝置之寫保護指令之偵測控制的方法、控制晶片以及電子裝置 | |
| CN112948320B (zh) | 具有内存的芯片 | |
| TWI714487B (zh) | 記憶卡控制器以及使用於記憶卡控制器的方法 | |
| US5721877A (en) | Method and apparatus for limiting access to nonvolatile memory device | |
| EP2058739B1 (en) | Electronic device, information processing device, adapter device, and information exchange system | |
| CN112099856A (zh) | 嵌入式系统及系统的启动方法 | |
| KR100486244B1 (ko) | 직렬 이이피롬을 이용하여 인터페이스용 카드를초기화하는 반도체 장치 및 초기화 방법 | |
| CN104077245A (zh) | 一种nvram控制方法和系统 | |
| CN110908673B (zh) | 数字电源芯片烧录方法 | |
| JP5816034B2 (ja) | 増設記憶装置、ｐｌｃシステム、アダプタ装置 | |
| CN112084073B (zh) | 执行写保护指令的检测控制的方法、控制芯片和电子装置 | |
| CN217640658U (zh) | 防误擦写保护电路及车载控制系统 | |
| CN110147333B (zh) | 写入保护电路 | |
| CN216387814U (zh) | 变频驱动器机型识别电路 | |
| US20020004877A1 (en) | Method and system for updating user memory in emulator systems | |
| US11593284B2 (en) | Method for managing an operation for modifying the stored content of a memory device, and corresponding memory device | |
| CN114003523B (zh) | 用来进行配置管理的方法以及数据存储装置及其控制器 | |
| US5889706A (en) | Apparatus for and method of terminal setting of integrated circuit | |
| KR100474461B1 (ko) | 운영체제 복사장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |