TWM577543U - 燒錄器、積體電路晶片電路和資料寫入系統 - Google Patents

Abstract

本創作適用於積體電路技術領域，提供了一種燒錄器、積體電路晶片電路和資料寫入系統，該燒錄器用於對積體電路晶片進行資料寫入，包括所述燒錄器包括用於發送觸發訊號至所述積體電路晶片的主控電路和控制所述積體電路晶片供電正極或供電負極輸入電壓電性參數的第一訊號轉換電路；所述主控電路藉由所述第一訊號轉換電路電連接所述積體電路晶片的供電正極和供電負極；所述觸發訊號用於使得所述積體電路晶片接收到所述觸發訊號後，進入資料寫入模式。本創作解決了積體電路晶片的資料寫入方法不靈活，成品生產效率低的技術問題。

Description

燒錄器、積體電路晶片電路和資料寫入系統

本創作屬於積體電路技術領域，尤其涉及一種燒錄器、積體電路晶片電路和資料寫入系統。

隨著半導體技術的快速發展，電路板中使用可編程積體電路晶片也越來越多。電子可抹除可程式化唯讀記憶體(Electrically Erasable Programmable Read Only Memory，EEPROM)、快閃記憶體（Flash）、可程式化邏輯裝置（Programmable Logic Device，PLD）等因具備可編程功能而在電子行業中倍受青睞。

然而，目前的可編程積體電路晶片，一般需要藉由特定介面來完成資料寫入，這些特定介面可能是聯合測試運作群組(Joint Test Action Group，JTAG)介面、在電路編程(In-circuit programmer，ICP）介面、在線系統編程(In-System Programming，ISP)介面或通用非同步收發傳輸器（Universal Asynchronous Receiver/Transmitter，UART）介面，而藉由這些特定介面完成資料寫入至少需要使用4根線，並且還需要在將可編程積體電路晶片綁定或者貼片到印刷電路板組件（Printed Circuit Board Assembly，PCBA）之前完成，可見，這種傳統資料寫入方法很不靈活，也會導致相應的成品生產模式固定，週期過長，使得成品的生產效率遠遠落後於行業當前需求的增長速度。

有鑑於此，本創作實施例提供了一種燒錄器、積體電路晶片電路和資料寫入系統，以解決習知技術中積體電路晶片的資料寫入方法不靈活，成品生產效率低的問題。

本創作第一方面提供了一種燒錄器，用於對積體電路晶片進行資料寫入，所述燒錄器包括用於發送觸發訊號至所述積體電路晶片的主控電路和控制所述積體電路晶片供電正極或供電負極輸入電壓電性參數的第一訊號轉換電路；所述主控電路藉由所述第一訊號轉換電路電連接所述積體電路晶片的供電正極和供電負極；

所述觸發訊號用於使得所述積體電路晶片接收到所述觸發訊號後，進入資料寫入模式。

本創作第二方面提供了一種積體電路晶片電路，包括積體電路晶片和第二訊號轉換電路，所述第二訊號轉換電路外接或者內建於所述積體電路晶片，所述積體電路晶片的供電正極和供電負極藉由所述第二訊號轉換電路與燒錄器進行電連接；

所述積體電路晶片用於接收到所述燒錄器發出的觸發訊號後，進入資料寫入模式；

所述第二訊號轉換電路用於檢測所述燒錄器在積體電路晶片的供電正極或供電負極輸入電壓的電性參數輸出對應的轉換電位訊號；

所述積體電路晶片接收所述第二訊號轉換電路輸出的所述轉換電位訊號確定所述燒錄器傳輸的資料。

本創作第三方面提供了一種積體電路晶片的資料寫入系統，所述資料寫入系統包括燒錄器和積體電路晶片，所述燒錄器包括用於發送觸發訊號至所述積體電路晶片的主控電路和控制所述積體電路晶片供電正極或供電負極輸入電壓電性參數的第一訊號轉換電路，所述主控電路藉由所述第一訊號轉換電路電連接所述積體電路晶片的供電正極和供電負極；

所述觸發訊號用於使得所述積體電路晶片接收到所述觸發訊號後，進入資料寫入模式。

本創作實施例藉由將積體電路晶片的供電正極和供電負極與燒錄器電連接，燒錄器控制積體電路晶片供電正極或供電負極輸入電壓電性參數以傳輸資料至積體電路晶片，解決了積體電路晶片的資料寫入方法不靈活，成品生產效率低的技術問題。

以下描述中，為了說明而不是為了限定，提出了諸如特定系統結構、技術之類的具體細節，以便透徹理解本創作實施例。然而，所屬技術領域具有通常知識者應當清楚，在沒有這些具體細節的其它實施例中也可以實現本創作。在其它情況中，省略對眾所周知的系統、裝置、電路以及方法的詳細說明，以免不必要的細節妨礙本創作的描述。

為了說明本創作所述的技術方案，下面藉由具體實施例來進行說明。

實施例一

如第1圖、第2圖和第3圖所示，為本創作實施例提供的一種積體電路晶片的資料寫入系統的結構示意圖。資料寫入系統包括燒錄器和積體電路晶片，所述燒錄器電連接積體電路晶片的供電正極和供電負極。

其中，如第3圖所示，所述燒錄器包括主控電路和第一訊號轉換電路，所述主控電路藉由所述第一訊號轉換電路電連接所述積體電路晶片的供電正極和供電負極。

所述主控電路，用於發送觸發電位訊號至所述積體電路晶片，以使得所述積體電路晶片接收到所述觸發電位訊號後，進入資料寫入模式並回饋一個或多個電位訊號。

所述第一訊號轉換電路用於控制所述積體電路晶片供電正極輸入電壓的電性參數。

所述積體電路晶片是指積體電路藉由設計、製造、封裝和測試後可以獨立使用的整體，具備資料處理功能，內建或外接儲存器。所述資料寫入是指所述燒錄器將所述積體電路晶片需要寫入的資料傳輸至所述積體電路晶片，從而更新所述積體電路晶片內建或外接儲存內的信息。也就是說，積體電路晶片藉由所述燒錄器寫資料以更新其內建或外接儲存器內的信息。所述積體電路晶片可以是微控制單元(Microcontroller Unit，MCU)，中央處理單元(Central Processing Unit，CPU)，數字訊號處理器(Digital Signal Processing，DSP)或 PLD等。所述儲存器可以是EEPROM或Flash等。

本申請實施例中，所述積體電路晶片直接藉由其自身供電正極和供電負極與所述燒錄器的第一訊號轉換電路電連接。具體地，積體電路晶片藉由供電正極和供電負極的輸入2線與燒錄器的第一訊號轉換電路電連接，燒錄器外接電源，從而形成電路回路。

所述供電正極可以是電源正極VCC（Volt Current Condenser），也可以是電源正極VDD（Voltage Drain Drain），根據具體積體電路晶片來選擇確定。所述供電負極可以是電源負極VSS，還可以是電源地（Ground，GND），根據具體積體電路晶片來選擇確定。由於所述積體電路晶片通常由單電源供電，因此供電負極接地。為了更清楚地說明本申請，在後續具體實施例的描述中，所述積體電路晶片藉由自身供電正極和供電負極與燒錄器電連接的方式，如第1圖所示，以供電正極為電源正極VCC，供電負極為GND，燒錄器藉由控制積體電路晶片供電正極輸入電壓的電性參數對積體電路晶片進行資料寫入為例進行說明。

需要說明的是，在積體電路晶片封裝成為產品後，一般設置有為產品運行而供電的電池座，所述電池座與所述積體電路晶片的供電正極和供電負極輸入2線連接，這時可以隔離所述電池座上的電池供電或者將供電電池從所述電池座上取出，直接藉由所述電池座上的電源正極和電源負極觸片將所述積體電路晶片與所述燒錄器電連接，如第2圖所示。所述燒錄器外接電源，從而形成電路回路。

主控電路發送觸發電位訊號至所述積體電路晶片，以使得所述積體電路晶片接收到所述觸發電位訊號後，進入資料寫入模式並回饋一個或多個電位訊號。燒錄器的第一訊號轉換電路控制所述積體電路晶片供電正極輸入電壓的電性參數，從而對積體電路晶片進行資料寫入。

其中，所述觸發電位訊號可以為高電位訊號或低電位訊號。所述資料寫入模式是指所述積體電路晶片響應所述燒錄器進行資料寫入的準備狀態。

第一訊號轉換電路控制積體電路晶片供電正極的輸入電壓的電性參數，可以是控制積體電路晶片供電正極輸入電壓的大小，比如方波電壓，還可以是控制積體電路晶片供電正極輸入電壓上疊加的電訊號的頻率。例如，控制積體電路晶片供電正極輸入電壓上疊加的正弦訊號的頻率；又如，控制積體電路晶片供電正極輸入電壓上疊加的三角波、鋸齒波等電訊號的頻率。需要說明的是，此處僅為示例性描述，不解釋為對本申請的限制。

作為本申請一實施例，第一訊號轉換電路控制積體電路晶片供電正極的輸入電壓的大小來對積體電路晶片進行資料寫入，是指第一訊號轉換電路改變所述積體電路晶片供電正極的輸入電壓的大小來傳輸二進制資料“0”和“1”。

其中，不同大小的輸入電壓，可以從範圍[VCC-δ，VCC]中進行選擇。VCC指積體電路晶片供電正極的輸入電壓，一般為1.8V、3V、或5V等。δ的取值範圍為(0，VCC) 。此外，還可以從[VCC-δ，VCC]中選取不同數量的輸入電壓值，可以選擇2個，還可以選擇8個或16個等。藉由選擇輸入電壓值的數量越多，可以使得傳輸資料的傳輸效率更高，從而進一步提高資料寫入的效率。例如，如第4圖所示，選擇2個輸入電壓值VCC-δ和VCC，分別來傳輸二進制資料“0”和“1”。

作為本申請另一實施例，第一訊號轉換電路控制疊加在積體電路晶片供電正極的輸入電壓上的電訊號的頻率對積體電路進行資料寫入，是指第一訊號轉換電路改變疊加在所述積體電路晶片供電正極的輸入電壓上的電訊號的頻率來傳輸二進制資料“0”和“1”。

此外，還可以選擇在輸入電壓上疊加不同數量的電訊號頻率，可以至少選擇2個，還可以選擇3個或4個以上等。藉由選擇電訊號頻率的數量越多，可以使得傳輸資料的傳輸效率更高，從而進一步提高資料寫入的效率。例如，如第5圖所示，控制疊加在所述積體電路供電正極的輸入電壓上的正弦訊號的頻率在f1、f2之間切換，來傳輸二進制資料“0”和“1”。

目前的燒錄器是藉由積體電路晶片特定的介面，如JTAG介面等，且至少使用4根線，對積體電路晶片內建或外接的儲存器進行資料寫入，而本創作所提供的技術方案僅利用積體電路晶片的供電正極和供電負極輸入2線便可以完成資料寫入，更加簡單方便；此外，由於本創作的資料寫入不再依賴JTAG等特定介面，很巧妙地降低了廠商綁定晶片的成本。

需要說明的是，在本發明實施例中，積體電路晶片在進入資料寫入模式，並返回回饋一個或多個訊號，以使得燒錄器對積體電路晶片進行資料寫入，但所屬技術領域具有通常知識者知曉，積體電路晶片在接收到資料寫入指令後會進入資料寫入模式，不管積體電路晶片以何種回饋訊號表徵自己成功進入資料寫入模式，或是否返回成功進入資料寫入模式的回饋訊號的情況下，燒錄器都可對積體電路晶片進行資料寫入，本實施例積體電路晶片返回回饋訊號的方式僅為示例性描述，不能解釋為對本發明的具體限制。

此外，本發明實施例中，燒錄器藉由發送觸發電位訊號以使積體晶片進入資料寫入模式，但所屬技術領域具有通常知識者知曉，無論脈衝訊號、電位訊號或是其他類似的觸發訊號均可觸發積體電路進入資料寫入模式，本實施例藉由觸發電位訊號以使積體晶片進入資料寫入模式的方式僅為示例性描述，不能解釋為對本發明的具體限制。

習知技術中，對積體電路晶片內建或外接儲存的資料寫入需要在將其封裝為成品之前完成，導致成品的生產週期過長，無法匹配當前快速增長的行業成品需求。而採用本創作所提供的技術方案，在資料寫入的先後順序上，不僅可以與傳統模式一樣，在有實際需求時，不僅可以先對積體電路晶片進行資料寫入，再將完成資料寫入後的積體電路晶片製成所需要的成品；還可以先將未進行資料寫入的積體電路晶片製成半成品，然後根據其具體的功能需求對早已完成的半成品統一進行資料寫入。可見，本創作的技術方案相比傳統模式，很巧妙且很大程度地縮短了從確定產品需求到生產完所需產品的週期，更加靈活可控。

此外，習知技術中，裝配好的電子產品一般無法進行資料寫入以完成功能更換，或者需要完成極其繁瑣的拆卸才有可能進行資料寫入以完成功能更換，而採用本創作所提供的技術方案，對於裝配好的電子產品，可以直接借助於產品內建積體電路晶片的供電正級、供電負極輸入對應電連接的電池座電源正極觸片和負極觸片來完成資料寫入，從而實現對裝配好的電子產品的功能更新。由於這些觸片外部可見，無需繁瑣拆卸，實施起來方便且靈活。

進一步地，在上述實施例的基礎上，所述積體電路晶片還連接有LED和/或喇叭。所述積體電路晶片成功進入資料寫入模式後，與積體電路晶片電連接的LED燈閃爍和/或喇叭發出聲音，來提示所述積體電路晶片已成功進入資料寫入模式。藉由這種設置，讓監測資料寫入的工程師能夠更快捷且直觀地確定積體電路晶片已經成功進入資料寫入模式，便於工程師對整個流程進行監控，進一步提高了效率。

進一步地，在上述實施例的基礎上，參見第6圖所示，所述燒錄器還包括電源輸入電路，所述電源輸入電路分別與所述主控電路和所述第一訊號轉換電路電連接，所述電源輸入電路用於外接電源，對所述主控電路和所述第一訊號轉換電路進行供電。

進一步地，在上述實施例的基礎上，再次參見第6圖所示，所述資料寫入系統還包括第二訊號轉換電路，所述積體電路晶片的供電正極和供電負極藉由所述第二訊號轉換電路與所述第一訊號轉換電路電連接；所述第二訊號轉換電路檢測所述燒錄器在積體電路晶片的供電正極輸入電壓的電性參數輸出對應的轉換電位訊號，所述積體電路晶片接收所述第二訊號轉換電路輸出的所述轉換電位訊號確定所述燒錄器傳輸的資料。

其中，第二訊號轉換電路，如A/D轉換器或者比較器等電路。

例如，若第一訊號轉換電路控制輸出至第二訊號轉換電路供電正極的輸入電壓的大小在2個值，如VCC-δ和VCC之間切換，則第二訊號轉換電路對應兩個電壓值VCC-δ和VCC，分別輸出兩個不同的轉換電位訊號，例如一個為高電位，一個為低電位，高電位對應燒錄器傳輸的資料是“0”，低電位對應燒錄器傳輸的資料是“1”。

又如，若第一訊號轉換電路控制輸出至第二訊號轉換電路供電正極的輸入電壓的大小在8個值之間切換，則第二訊號轉換電路對應8個電壓值分別輸出8個不同的轉換電位訊號，該8個不同的轉換電位訊號分別對應燒錄器傳輸的資料是“0”、“1”、“2”、“3”、“4”、“5”、“6”或“7”，對應二進制資料“000”、“001”、“010”、“011”、“100”、“101”、“110”、“111”。可見，與採用2個輸入電壓值進行資料傳輸相比，採用多個輸入電壓值進行資料傳輸可以很好地加快資料傳輸效率。

同樣的，與採用2個頻率值進行資料傳輸相比，採用多個頻率值進行資料傳輸也可以加快資料傳輸效率。

進一步地，在上述實施例的基礎上，再次參見第6圖所示，所述資料寫入系統還包括隔離電路，所述隔離電路與所述積體電路晶片電連接，所述積體電路晶片藉由所述隔離電路隔離對所述積體電路晶片和燒錄器之間的資料傳輸造成干擾的訊號。

實施例二

如第7圖所示，為本創作實施例提供的另一種積體電路晶片的資料寫入系統的結構示意圖。該實施例對前述實施例作進一步改進，相同之處不再贅述，請參見前述實施例的對應描述，僅描述與前述實施例的不同之處。

第7圖示出了燒錄器內建的第一資料轉換電路控制積體電路供電正極的輸入電壓在VCC和0兩個值之間切換時，也即燒錄器和積體電路晶片之間的通信電位可在VCC和GND之間切換時的電路圖。

燒錄器的電源輸入電路包括供電輸入介面J1，燒錄器的第一訊號轉換電路包括燒錄輸出介面J2，供電輸入介面J1分別與燒錄器主控電路、第一訊號轉換電路電連接，用於外接電源為燒錄器的主控電路和第一訊號轉換電路供電。第二訊號轉換電路包括燒錄輸入介面J3，燒錄輸入介面J3與燒錄器的燒錄輸出介面J2建立電連接。

燒錄輸入介面J3的接腳2與燒錄輸出介面J2的接腳2相連接，燒錄輸入介面J3的接腳1與燒錄輸出介面J2的接腳1都接地。當燒錄器供電輸入介面J1外接電源時，燒錄器和積體電路晶片端之間即可形成電路回路。

燒錄器的主控電路包括供電輸入接腳VDD和GND，藉由供電輸入介面J1外接電源為主控電路供電。燒錄器的主控電路還包括輸入輸出埠GPIO1、GPIO2、和GPIO3。第一訊號轉換電路包括燒錄輸出介面J2、PMOS管Q1和Q2，電阻R1、R2、R3和R4。

其中，輸入輸出埠GPIO1與電阻R2的一端電連接，電阻R2的另一端與燒錄輸出介面J2的接腳2電連接，燒錄輸出介面J2的接腳1接地。輸入輸出埠GPIO2與電阻R1的一端電連接，輸入輸出埠GPIO2還與PMOS管Q1的閘極電連接，電阻R1的另一端和PMOS管Q1的源極都連接電源VCC，PMOS管Q1的汲極與燒錄輸出介面J2的接腳2電連接。輸入輸出埠GPIO3與電阻R3的一端電連接，輸入輸出埠GPIO3還與PMOS管Q2的閘極電連接，電阻R3的另一端、PMOS管Q2的源極都與燒錄輸出介面J2的接腳2電連接 ，PMOS管Q2的汲極與電阻R4的一端電連接，電阻R4的另一端接地。

積體電路晶片包括PORT1接腳、VDD接腳和GND接腳，GND接腳接地。第二訊號轉換電路包括燒錄輸入介面J3和電阻R5；隔離電路包括二極體D1和電容C1。其中，PORT1接腳為積體電路晶片的一個輸入輸出介面。

其中，燒錄輸入介面J3的接腳2與電阻R5的一端電連接，電阻R5的另一端與積體電路晶片的PORT1接腳電連接。燒錄輸入介面J3的接腳2還與二極體D1的正極電連接，二極體D1的負極分別電連接於積體電路晶片的VDD接腳、電容C1正極，電容C1負極接地。

當第二訊號轉換電路藉由燒錄輸入介面J3與燒錄器的燒錄輸出介面J2建立電連接，且燒錄器的供電輸入介面J1外接電源後，燒錄器和積體電路晶片端之間即形成電路回路。此時，燒錄器主控電路的輸入輸出埠GPIO2用於控制PMOS管Q1打開或關閉。具體的，當輸入輸出埠GPIO2是低電位0時，PMOS管Q1打開，此時，PMOS管Q1源極的VCC電位可以從其源極導通至其汲極，由於PMOS管Q1的汲極與燒錄輸出介面J2的接腳2電連接，故VCC電位導通至燒錄輸出介面J2的接腳2；當埠GPIO2是高電位1時，PMOS管Q1關閉，此時，PMOS管Q1源極的VCC電位無法導通至燒錄輸出介面J2的接腳2。可見，藉由燒錄器主控的埠GPIO2，可以巧妙地實現燒錄輸出介面J2接腳2的電壓在VCC和0兩個電壓數值之間切換。

當PMOS管Q1處於關閉狀態時，藉由使燒錄器主控電路的輸入輸出埠GPIO3在一段時間內保持為低電位0，可使PMOS管Q2源極的電壓，也即燒錄輸出介面J2接腳2的電壓導通至PMOS管Q2的汲極，由於PMOS管Q2的汲極藉由電阻R4接地，故可實現對燒錄輸出介面J2接腳2放電。

當PMOS管Q1和Q2都處於關閉狀態時，燒錄器主控電路的輸入輸出埠GPIO1即可實現接收積體電路晶片發送的回饋電位訊號。

當燒錄器的燒錄輸出介面J2接腳2的電壓在VCC和0兩個數值之間切換時，由於積體電路晶片端的燒錄輸入介面J3的接腳2與燒錄輸出介面J2的接腳2是電連接的，則積體電路晶片端的燒錄輸入介面J3接腳2的電壓也會在VCC和0兩個數值之間切換，並藉由電阻R5輸入到積體電路晶片的PORT1接腳，此時，積體電路晶片的PORT1接腳接收第二轉換電路輸出的轉換電位訊號，確定所述燒錄器具體傳輸的資料。特別的，當燒錄輸入介面J3接腳2的電壓為VCC時，可以為電容C1充電，當燒錄輸入介面J3接腳2的電壓為0時，二極體D1的單嚮導通性幫助隔離燒錄器的GND訊號，從而巧妙地保證電容C1只對積體電路晶片VDD接腳放電以維持積體電路晶片正常運作。

此外，為了保證積體電路晶片在整個資料寫入過程中都能正常運作，會將PMOS管Q1連續關閉的時間控制在合理的時間範圍內，從而避免燒錄輸入介面J3接腳2的電壓因長時間為0而導致積體電路晶片無法正常運作的情況發生。比如，可以採用在藉由電位切換來傳輸特定字節的資料後將PMOS管Q1在一預設時間段內維持為打開的方式。該預設時間段可結合實際需要的資料傳輸效率來設定。

當PMOS管Q1和Q2都處於關閉狀態時，積體電路晶片可以回饋一個或多個電位訊號至燒錄器主控電路的輸入輸出埠GPIO1。

上述實施例中提供了燒錄器、積體電路晶片電路和資料寫入系統，該燒錄器、積體電路晶片電路和資料寫入系統中，燒錄器藉由控制積體電路晶片供電正極輸入電壓的電性參數對積體電路晶片進行資料寫入，但是當積體電路晶片外接有穩壓管、LDO（Low dropout regulator，低壓差線性穩壓器）、升壓等DC電路或電源電路時，由於這些元件或電路具備穩壓，即抑制電壓波動的特性，會導致燒錄器加載在積體電路晶片供電正極輸入電壓上的資料無法有效傳輸到積體電路晶片，致使燒錄器無法實現對積體電路晶片的資料寫入。下述實施例將介紹藉由積體電路晶片供電負極輸入電壓的電性參數對積體電路晶片進行資料寫入中涉及的燒錄器、積體電路晶片電路和資料寫入系統。

實施例三

如第8圖、第9圖和第10圖所示，為本創作實施例提供的一種積體電路晶片的資料寫入系統的結構示意圖。

該實施例中未詳細描述之處請參見實施例一對應描述之處。

資料寫入系統包括燒錄器和積體電路晶片，所述燒錄器電連接積體電路晶片的供電正極和供電負極。

其中，如第10圖所示，所述燒錄器包括主控電路和第一訊號轉換電路，所述主控電路藉由所述第一訊號轉換電路電連接所述積體電路晶片的供電正極和供電負極。

所述主控電路，用於發送觸發訊號至所述積體電路晶片，以使得所述積體電路晶片接收到所述觸發訊號後，進入資料寫入模式。

所述第一訊號轉換電路用於控制所述積體電路晶片供電負極輸入電壓的電性參數。

為了更清楚地說明本申請，在後續具體實施例的描述中，所述積體電路晶片藉由自身供電正極和供電負極與燒錄器電連接的方式，如圖8所示，以供電正極為電源正極VCC，供電負極為GND，燒錄器藉由控制積體電路晶片供電負極輸入電壓的電性參數對積體電路晶片進行資料寫入為例進行說明。

需要說明的是，在積體電路晶片封裝成為產品後，一般設置有為產品運行而供電的電池座，所述電池座與所述積體電路晶片的供電正極和供電負極輸入2線連接，這時可以隔離所述電池座上的電池供電或者將供電電池從所述電池座上取出，直接藉由所述電池座上的電源正極和電源負極觸片將所述積體電路晶片與所述燒錄器電連接，如第9圖所示。所述燒錄器外接電源，從而形成電路回路。

主控電路發送觸發訊號至所述積體電路晶片，以使得所述積體電路晶片接收到所述觸發訊號後，進入資料寫入模式。燒錄器的第一訊號轉換電路控制所述積體電路晶片供電負極輸入電壓的電性參數，從而對積體電路晶片進行資料寫入。

所述資料寫入模式是指所述積體電路晶片響應所述燒錄器進行資料寫入的準備狀態。

第一訊號轉換電路控制積體電路晶片供電負極的輸入電壓的電性參數，可以是控制積體電路晶片供電負極輸入電壓的大小，比如方波電壓，還可以是控制積體電路晶片供電負極輸入電壓上疊加的電訊號的頻率。例如，控制積體電路晶片供電負極輸入電壓上疊加的正弦訊號的頻率；又如，控制積體電路晶片供電負極輸入電壓上疊加的三角波、鋸齒波等電訊號的頻率。需要說明的是，此處僅為示例性描述，不解釋為對本申請的限制。

作為本申請一實施例，第一訊號轉換電路控制積體電路晶片供電負極的輸入電壓的大小來對積體電路晶片進行資料寫入，是指第一訊號轉換電路改變所述積體電路晶片供電負極的輸入電壓的大小來傳輸二進制資料“0”和“1”。

作為本申請另一實施例，第一訊號轉換電路控制疊加在積體電路晶片供電負極的輸入電壓上的電訊號的頻率對積體電路進行資料寫入，是指第一訊號轉換電路改變疊加在所述積體電路晶片供電負極的輸入電壓上的電訊號的頻率來傳輸二進制資料“0”和“1”。

此外，還可以選擇在輸入電壓上疊加不同數量的電訊號頻率，可以至少選擇2個，還可以選擇3個或4個以上等。藉由選擇電訊號頻率的數量越多，可以使得傳輸資料的傳輸效率更高，從而進一步提高資料寫入的效率。例如，如第5圖所示，控制疊加在所述積體電路供電負極的輸入電壓上的正弦訊號的頻率在f1、f2之間切換，來傳輸二進制資料“0”和“1”。

目前的燒錄器是藉由積體電路晶片特定的介面，如JTAG介面等，且至少使用4根線，對積體電路晶片內建或外接的儲存器進行資料寫入，而本創作所提供的技術方案僅利用積體電路晶片的供電正極和供電負極輸入2線便可以完成資料寫入，更加簡單方便；此外，由於本創作的資料寫入不再依賴JTAG等特定介面，很巧妙地降低了廠商綁定晶片的成本；並且本創作所提供的技術方案中，燒錄器藉由控制積體電路晶片供電負極輸入電壓的電性參數對積體電路晶片進行資料寫入，很好地解決了積體電路晶片外接有穩壓或升壓等DC元件時，導致燒錄器加載在積體電路晶片供電正極輸入電壓上的資料無法有效傳輸到積體電路晶片，無法實現積體電路晶片的資料寫入的技術問題。

進一步地，在上述實施例的基礎上，所述積體電路晶片接收到所述觸發訊號後，進入資料寫入模式並回饋一個或多個電位訊號至燒錄器，以提示所述積體電路晶片已進入資料寫入模式。

進一步地，在上述實施例的基礎上，再次參見第11圖所示，所述資料寫入系統還包括第二訊號轉換電路，所述積體電路晶片的供電正極和供電負極藉由所述第二訊號轉換電路與所述第一訊號轉換電路電連接；所述第二訊號轉換電路檢測所述燒錄器在積體電路晶片的供電負極輸入電壓的電性參數輸出對應的轉換電位訊號，所述積體電路晶片接收所述第二訊號轉換電路輸出的所述轉換電位訊號確定所述燒錄器傳輸的資料。

其中，第二訊號轉換電路，如A/D轉換器或者比較器等電路。

例如，若第一訊號轉換電路控制輸出至第二訊號轉換電路供電負極的輸入電壓的大小在2個值，如VCC-δ和VCC之間切換，則第二訊號轉換電路對應兩個電壓值VCC-δ和VCC，分別輸出兩個不同的轉換電位訊號，例如一個為高電位，一個為低電位，高電位對應燒錄器傳輸的資料是“0”，低電位對應燒錄器傳輸的資料是“1”。

又如，若第一訊號轉換電路控制輸出至第二訊號轉換電路供電負極的輸入電壓的大小在8個值之間切換，則第二訊號轉換電路對應8個電壓值分別輸出8個不同的轉換電位訊號，該8個不同的轉換電位訊號分別對應燒錄器傳輸的資料是“0”、“1”、“2”、“3”、“4”、“5” “6”或“7”，對應二進制資料“000”、“001”、“010”、“011”、“100”、“101”、“110”、“111”。可見，與採用2個輸入電壓值進行資料傳輸相比，採用多個輸入電壓值進行資料傳輸可以很好地加快資料傳輸效率。

同樣的，與採用2個頻率值進行資料傳輸相比，採用多個頻率值進行資料傳輸也可以加快資料傳輸效率。

進一步地，在上述實施例的基礎上，再次參見第6圖所示，所述資料寫入系統還包括隔離電路，所述隔離電路與所述積體電路晶片電連接，所述積體電路晶片藉由所述隔離電路隔離對所述積體電路晶片和燒錄器之間的資料傳輸造成干擾的訊號。

實施例四

如第12圖所示，為本創作實施例提供的另一種積體電路晶片的資料寫入系統的結構示意圖。該實施例對前述實施例三作進一步改進，相同之處不再贅述，請參見前述實施例的對應描述，僅描述與前述實施例的不同之處。

第12圖示出了燒錄器內建的第一資料轉換電路控制積體電路供電負極的輸入電壓在VCC和0兩個值之間切換時，也即燒錄器和積體電路晶片之間的通信電位可在VCC和GND之間切換時的電路圖。

燒錄器的電源輸入電路包括供電輸入介面J4，燒錄器的第一訊號轉換電路包括燒錄輸出介面J5，供電輸入介面J4分別與燒錄器主控電路、第一訊號轉換電路電連接，用於外接電源為燒錄器的主控電路和第一訊號轉換電路供電。第二訊號轉換電路包括燒錄輸入介面J6，燒錄輸入介面J6與燒錄器的燒錄輸出介面J5建立電連接。

燒錄輸入介面J6的接腳2與燒錄輸出介面J5的接腳2相連接，燒錄輸入介面J5的接腳2接電源VCC。當燒錄器供電輸入介面J4外接電源時，燒錄器和積體電路晶片端之間即可形成電路回路。

燒錄器的主控電路包括供電輸入接腳VDD和GND，藉由供電輸入介面J4外接電源為主控電路供電。燒錄器的主控電路還包括輸入輸出埠GPIO4、GPIO5、和GPIO6。第一訊號轉換電路包括燒錄輸出介面J5、PMOS管Q3和NMOS管Q4，電阻R10、R11、R12。

其中，輸入輸出埠GPIO4與電阻R11的一端電連接，電阻R11的另一端與燒錄輸出介面J5的接腳1電連接。輸入輸出埠GPIO5與電阻R10的一端電連接，輸入輸出埠GPIO5還與PMOS管Q3的閘極電連接，電阻R10的另一端和PMOS管Q3的源極都連接電源VCC，PMOS管Q3的汲極與燒錄輸出介面J5的接腳1電連接。輸入輸出埠GPIO6與電阻R12的一端電連接，輸入輸出埠GPIO6還與NMOS管Q4的閘極電連接，電阻R12的另一端、NMOS管Q4的源極都接地 ，NMOS管Q4的汲極與燒錄輸出介面J5的接腳1電連接。

積體電路晶片包括PORT2接腳、VDD接腳和GND接腳。第二訊號轉換電路包括燒錄輸入介面J6和電阻R14；隔離電路包括二極體D2和電容C2。其中，PORT2接腳為積體電路晶片的一個輸入輸出介面。

其中，燒錄輸入介面J6的接腳1與電阻R14的一端電連接，電阻R14的另一端與積體電路晶片的PORT2接腳電連接。燒錄輸入介面J6的接腳1還與二極體D2的負極電連接，二極體D2的正極電連接於積體電路晶片的GND接腳，積體電路晶片的GND接腳接地。燒錄輸入介面J6的接腳2分別電連接於積體電路晶片的VDD接腳、電容C2正極，電容C2負極接地。

當第二訊號轉換電路藉由燒錄輸入介面J6與燒錄器的燒錄輸出介面J5建立電連接，且燒錄器的供電輸入介面J4外接電源後，燒錄器和積體電路晶片端之間即形成電路回路。此時，燒錄器主控電路的輸入輸出埠GPIO5用於控制PMOS管Q3打開或關閉，燒錄器主控電路的輸入輸出埠GPIO6用於控制NMOS管Q4打開或關閉。具體的，當輸入輸出埠GPIO5、GPIO6是低電位0時，PMOS管Q3打開，NMOS管Q4關閉，此時，PMOS管Q3源極的VCC電位可以從其源極導通至其汲極，由於PMOS管Q3的汲極與燒錄輸出介面J5的接腳1電連接，故VCC電位導通至燒錄輸出介面J5的接腳1；當埠GPIO5、GPIO6是高電位1時，PMOS管Q3關閉，NMOS管Q4打開，此時，NMOS管Q4的汲極和源極導通，由於NMOS管Q4的汲極與燒錄輸出介面J5的接腳1電連接，故燒錄輸出介面J5的接腳1的電位被NMOS管Q4的源極拉低為GND。可見，藉由燒錄器主控電路的埠GPIO5和GPIO6，可以巧妙地實現燒錄輸出介面J5接腳1的電壓在VCC和0兩個電壓數值之間切換。

當埠GPIO5是高電位1且GPIO6是低電位0時，PMOS管Q3和NMOS管Q4都處於關閉狀態時，將PORT2接腳設置為輸出，燒錄器主控電路的輸入輸出埠GPIO4即可實現藉由燒錄輸出介面J5的接腳1接收積體電路晶片PORT2接腳發送的回饋電位訊號。

當燒錄器的燒錄輸出介面J5接腳1的電壓在VCC和0兩個數值之間切換時，由於積體電路晶片端的燒錄輸入介面J6的接腳1與燒錄輸出介面J5的接腳1是電連接的，積體電路晶片的PORT2接腳設為輸入，則積體電路晶片端的燒錄輸入介面J6接腳1的電壓也會在VCC和0兩個數值之間切換，並藉由電阻R14輸入到積體電路晶片的PORT2接腳，此時，積體電路晶片的PORT2接腳接收第二轉換電路輸出的轉換電位訊號，確定所述燒錄器具體傳輸的資料。特別的，當燒錄輸入介面J6接腳1的電壓為0時，可以為電容C2充電，當燒錄輸入介面J6接腳1的電壓為VCC時，二極體D2的單嚮導通性幫助隔離燒錄輸入介面J6接腳1和積體電路晶片的GND接腳，從而巧妙地保證電容C2對積體電路晶片VDD接腳放電以維持積體電路晶片正常運作，確保燒錄輸入介面J6接腳1的電壓藉由電阻R14輸入到積體電路晶片的PORT2接腳。

當PMOS管Q3和NMOS管Q4都處於關閉狀態時，積體電路晶片可以藉由PORT2接腳回饋一個或多個電位訊號至燒錄器主控電路的輸入輸出埠GPIO4。

當積體電路晶片處於正常運作狀態時，是將燒錄輸入介面J6電連接於供電介面J7連接的BT2電池或DC供電端。當燒錄器對積體電路晶片進行資料寫入時，燒錄輸入介面J6與供電介面J7斷開連接，燒錄輸入介面J6與燒錄輸出介面J5建立電連接。

此外，為了保證積體電路晶片在整個資料寫入過程中都能正常運作，會將PMOS管Q3連續打開且NMOS管Q4連續關閉的時間控制在合理的時間範圍內，從而避免燒錄輸入介面J6接腳1的電壓因長時間為VCC而導致積體電路晶片無法正常運作的情況發生。比如，可以採用在藉由電位切換來傳輸特定字節的資料後在一預設時間段內將PMOS管Q3維持為關閉且將NMOS管Q4維持為打開的方式。該預設時間段可結合實際需要的資料傳輸效率來設定。

本實施例中，燒錄器主控是型號為GD32F150G8U6或STM32F103CBT6、TR16F801B的主控，積體電路晶片是型號為TR16F064B、GD32系列母體或STM32系列母體的晶片，此處僅為燒錄器主控和積體電路晶片型號示例性描述，不解釋為對本創作的限制。

需要說明的是，本實施例中積體電路晶片端的二級管D2和電阻R14也可以設置於積體電路內部。此外，本實施例中的電路是為了充分說明燒錄器藉由控制積體電路晶片供電負極輸入電壓的電性參數對積體電路晶片進行資料寫入，而並不對實現燒錄器控制積體電路晶片供電負極輸入電壓的電性參數的電路進行限定，實際上能夠實現該過程的電路有多種，如積體電路晶片端的二極體D2可以用MOS管替代，還可以用三極管或者其他門電路替代，燒錄器端包括Q3和Q4的電路也可以用馬達驅動、開關電路等具備同種功能的器件或電路來實現，這些替代所形成的電路均在本創作的保護範圍之內。

以上所述實施例僅用以說明本創作的技術方案，而非對其限制；儘管參照前述實施例對本創作進行了詳細的說明，所屬技術領域具有通常知識者應當理解：其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分技術特徵進行等同替換；而這些修改或者替換，並不使相應技術方案的本質脫離本創作各實施例技術方案的精神和範圍，均應包含在本創作的保護範圍之內。

BT2‧‧‧電池

C1、C2‧‧‧電容

D1、D2‧‧‧二極體

f1、f2‧‧‧頻率

GND 、VDD、PORT1、PORT2‧‧‧接腳

GPIO1~GPIO6‧‧‧輸入輸出埠

J1‧‧‧供電輸入介面

J2、J5‧‧‧燒錄輸出介面

J3、 J6‧‧‧燒錄輸入介面

J7‧‧‧供電介面

Q1 、Q2、Q3‧‧‧PMOS管

Q4‧‧‧NMOS管

R1~R5、R10、R11、R12、R14‧‧‧電阻

VCC、VCC-δ‧‧‧電源(電壓)

為了更清楚地說明本創作實施例中的技術方案，下面將對實施例或習知技術描述中所需要使用的圖式作簡單地介紹，顯而易見地，下面描述中的圖式僅僅是本創作的一些實施例，對於所屬技術領域具有通常知識者而言，在不付出創造性與勞動性的前提下，還可以根據這些圖式獲得其他的圖式。

第1圖是本創作實施例提供的一種積體電路晶片的資料寫入系統結構示意圖；

第2圖是本創作實施例提供的另一種積體電路晶片的資料寫入系統結構示意圖；

第3圖是本創作實施例提供的另一種積體電路晶片的資料寫入系統結構示意圖；

第4圖是本創作實施例提供的一種積體電路晶片的資料寫入系統中輸入電壓大小的波形示意圖；

第5圖是本創作實施例提供的一種積體電路晶片的資料寫入系統中輸入電壓疊加電訊號的波形示意圖；

第6圖是本創作實施例提供的另一種積體電路晶片的資料寫入系統結構示意圖；

第7圖是本創作實施例提供的另一種積體電路晶片的資料寫入系統結構示意圖。

第8圖是本創作實施例提供的另一種積體電路晶片的資料寫入系統結構示意圖；

第9圖是本創作實施例提供的另一種積體電路晶片的資料寫入系統結構示意圖；

第10圖是本創作實施例提供的另一種積體電路晶片的資料寫入系統結構示意圖；

第11圖是本創作實施例提供的另一種積體電路晶片的資料寫入系統結構示意圖；

第12圖是本創作實施例提供的另一種積體電路晶片的資料寫入系統結構示意圖。

Claims (16)

1. 一種燒錄器，用於對積體電路晶片進行資料寫入，其中該燒錄器包括用於發送觸發訊號至該積體電路晶片的主控電路和控制該積體電路晶片供電正極或供電負極輸入電壓電性參數的第一訊號轉換電路；該主控電路藉由該第一訊號轉換電路電連接該積體電路晶片的供電正極和供電負極； 該觸發訊號用於使得該積體電路晶片接收到該觸發訊號後，進入資料寫入模式。
2. 如申請專利範圍第1項所述的燒錄器，其中該燒錄器還包括電源輸入電路，該電源輸入電路分別與該主控電路和該第一訊號轉換電路電連接，該電源輸入電路外接電源，對該主控電路和該第一訊號轉換電路進行供電。
3. 如申請專利範圍第1項或第2項所述的燒錄器，其中，當燒錄器包括用於控制該積體晶片供電正極輸入電壓電性參數的第一訊號轉換電路時，該主控電路包括第一輸入輸出埠、第二輸入輸出埠和第三輸入輸出埠；該第一訊號轉換電路包括燒錄輸出介面，PMOS管(Q1)和(Q2)，電阻(R1)、(R2)、(R3)和(R4)；第一輸入輸出埠與電阻(R2)的一端電連接，電阻R2的另一端與燒錄輸出介面的第二接腳電連接，燒錄輸出介面的第一接腳接地；第二輸入輸出埠與電阻(R1)的一端和PMOS管(Q1)的閘極電連接，電阻(R1)的另一端和PMOS管(Q1)的源極都連接電源(VCC)，PMOS管(Q1)的汲極與燒錄輸出介面的第二接腳電連接；第三輸入輸出埠與電阻(R3)的一端和PMOS管(Q2)的閘極電連接，電阻(R3)的另一端、PMOS管(Q2)的源極都與燒錄輸出介面的第二接腳電連接，PMOS管(Q2)的汲極與電阻(R4)的一端電連接，電阻(R4)的另一端接地。
4. 如申請專利範圍第1項或第2項所述的燒錄器，其中，當燒錄器包括用於控制該積體晶片供電負極輸入電壓電性參數的第一訊號轉換電路時，該主控電路包括輸入輸出埠(GPIO4)、輸入輸出埠(GPIO5)和輸入輸出埠(GPIO6)；該第一訊號轉換電路包括燒錄輸出介面，PMOS管(Q3)和NMOS管(Q4)，電阻(R10)、(R11)、(R12)；輸入輸出埠(GPIO4)與電阻(R11)的一端電連接，電阻(R11)的另一端與燒錄輸出介面的第一接腳電連接；輸入輸出埠(GPIO5)分別與電阻(R10)的一端、PMOS管(Q3)的閘極電連接，電阻(R10)的另一端和PMOS管(Q3)的源極都連接電源(VCC)，PMOS管(Q3)的汲極與燒錄輸出介面的第一接腳電連接；輸入輸出埠(GPIO6)分別與電阻(R12)的一端、NMOS管(Q4)的閘極電連接，電阻(R12)的另一端、NMOS管(Q4)的源極都接地，NMOS管(Q4)的汲極與燒錄輸出介面的第一接腳電連接。
5. 一種積體電路晶片電路，其包括積體電路晶片和第二訊號轉換電路，該第二訊號轉換電路外接或者內建於該積體電路晶片，該積體電路晶片的供電正極和供電負極藉由該第二訊號轉換電路與燒錄器進行電連接； 該積體電路晶片用於接收到該燒錄器發出的觸發訊號後，進入資料寫入模式； 該第二訊號轉換電路用於檢測該燒錄器在積體電路晶片的供電正極或供電負極輸入電壓的電性參數輸出對應的轉換電位訊號； 該積體電路晶片接收該第二訊號轉換電路輸出的該轉換電位訊號確定該燒錄器傳輸的資料。
6. 如申請專利範圍第5項所述的積體電路晶片電路，其進一步包括隔離電路，該隔離電路與該積體電路晶片電連接，該積體電路晶片藉由該隔離電路隔離對該積體電路晶片和燒錄器之間的資料傳輸造成干擾的訊號。
7. 如申請專利範圍第6項所述的積體電路晶片電路，其中，當該第二訊號轉換電路用於檢測該燒錄器在積體電路晶片的供電正極輸入電壓的電性參數輸出對應的轉換電位訊號時，該積體電路晶片包括輸入輸出介面、VDD接腳和GND接腳，GND接腳接地；該第二訊號轉換電路包括燒錄輸入介面和電阻(R5)；該隔離電路包括二極體(D1)和電容(C1)；燒錄輸入介面的第二接腳與電阻(R5)的一端和二極體(D1)的正極電連接，電阻(R5)的另一端與積體電路晶片的輸入輸出介面電連接，二極體(D1)的負極電連接於積體電路晶片的VDD接腳和電容(C1)的正極，電容(C1)的負極接地。
8. 如申請專利範圍第6項所述的積體電路晶片電路，其中，當該第二訊號轉換電路用於檢測該燒錄器在積體電路晶片的供電負極輸入電壓的電性參數輸出對應的轉換電位訊號時，該積體電路晶片包括輸入輸出介面、VDD接腳和GND接腳；該第二訊號轉換電路包括燒錄輸入介面和電阻(R14)；該隔離電路包括二極體(D2)和電容(C2)；燒錄輸入介面的第一接腳與電阻(R14)的一端電連接，電阻(R14)的另一端與積體電路晶片的輸入輸出介面電連接，燒錄輸入介面的第一接腳還與二極體(D2)的負極電連接，二極體(D2)的正極電連接於積體電路晶片的GND接腳，積體電路晶片的GND接腳接地，燒錄輸入介面的第二接腳分別電連接於積體電路晶片VDD接腳、電容(C2)的正極，電容(C2)的負極接地。
9. 一種積體電路晶片的資料寫入系統，其中該資料寫入系統包括燒錄器和積體電路晶片，該燒錄器包括用於發送觸發訊號至該積體電路晶片的主控電路和控制該積體電路晶片供電正極或供電負極輸入電壓電性參數的第一訊號轉換電路，該主控電路藉由該第一訊號轉換電路電連接該積體電路晶片的供電正極和供電負極； 該觸發訊號用於使得該積體電路晶片接收到該觸發訊號後，進入資料寫入模式。
10. 如申請專利範圍第9項所述的資料寫入系統，其進一步包括檢測該燒錄器在積體電路晶片的供電正極或供電負極輸入電壓的電性參數輸出對應的轉換電位訊號的第二訊號轉換電路，該第二訊號轉換電路外接或者內建於該積體電路晶片；該積體電路晶片的供電正極和供電負極藉由該第二訊號轉換電路與該第一訊號轉換電路電連接； 該積體電路晶片接收該第二訊號轉換電路輸出的該轉換電位訊號確定該燒錄器傳輸的資料。
11. 如申請專利範圍第10項所述的資料寫入系統，其進一步包括隔離電路，該隔離電路與該積體電路晶片電連接，該積體電路晶片藉由該隔離電路隔離對該積體電路晶片和燒錄器之間的資料傳輸造成干擾的訊號。
12. 如申請專利範圍第9項所述的資料寫入系統，其中該燒錄器還包括電源輸入電路，該電源輸入電路分別與該主控電路和該第一訊號轉換電路電連接，該電源輸入電路用於外接電源，對該主控電路和該第一訊號轉換電路進行供電。
13. 如申請專利範圍第9項至第12項中任一項所述的資料寫入系統，其中，當該燒錄器包括控制該積體電路晶片供電正極輸入電壓電性參數的第一訊號轉換電路時，該主控電路包括第一輸入輸出埠、第二輸入輸出埠和第三輸入輸出埠；該第一訊號轉換電路包括燒錄輸出介面，PMOS管(Q1)和(Q2)，電阻(R1)、(R2)、(R3)和(R4)；第一輸入輸出埠與電阻(R2)的一端電連接，電阻(R2)的另一端與燒錄輸出介面的第二接腳電連接，燒錄輸出介面的第一接腳接地；第二輸入輸出埠與電阻(R1)的一端和PMOS管(Q1)的閘極電連接，電阻(R1)的另一端和PMOS管(Q1)的源極都連接電源(VCC)，PMOS管(Q1)的汲極與燒錄輸出介面的第二接腳電連接；第三輸入輸出埠與電阻(R3)的一端和PMOS管(Q2)的閘極電連接，電阻(R3)的另一端、PMOS管(Q2)的源極都與燒錄輸出介面的第二接腳電連接，PMOS管(Q2)的汲極與電阻(R4)的一端電連接，電阻(R4)的另一端接地。
14. 如申請專利範圍第11項所述的資料寫入系統，其中，當該燒錄器包括控制該積體電路晶片供電正極輸入電壓電性參數的第一訊號轉換電路時，該積體電路晶片包括輸入輸出介面、VDD接腳和GND接腳，GND接腳接地；該第二訊號轉換電路包括燒錄輸入介面和電阻(R5)；該隔離電路包括二極體(D1)和電容(C1)；燒錄輸入介面的第二接腳與電阻(R5)的一端和二極體(D1)的正極電連接，電阻(R5)的另一端與積體電路晶片的輸入輸出介面電連接，二極體(D1)的負極電連接於積體電路晶片的VDD接腳和電容(C1)的正極，電容(C1)的負極接地。
15. 如申請專利範圍第9項至第12項中任一項所述的資料寫入系統，其中，當該燒錄器包括控制該積體電路晶片供電負極輸入電壓電性參數的第一訊號轉換電路時，該主控電路包括輸入輸出埠(GPIO4)、輸入輸出埠(GPIO5)和輸入輸出埠(GPIO6)；該第一訊號轉換電路包括燒錄輸出介面，PMOS管(Q3)和NMOS管(Q4)，電阻(R10)、(R11)、(R12)；輸入輸出埠(GPIO4)與電阻(R11)的一端電連接，電阻(R11)的另一端與燒錄輸出介面的第一接腳電連接；輸入輸出埠(GPIO5)分別與電阻(R10)的一端、PMOS管(Q3)的閘極電連接，電阻(R10)的另一端和PMOS管(Q3)的源極都連接電源(VCC)，PMOS管(Q3)的汲極與燒錄輸出介面的第一接腳電連接；輸入輸出埠(GPIO6)分別與電阻(R12)的一端、NMOS管(Q4)的閘極電連接，電阻(R12)的另一端、NMOS管(Q4)的源極都接地，NMOS管(Q4)的汲極與燒錄輸出介面的第一接腳電連接。
16. 如申請專利範圍第11項所述的資料寫入系統，其中，當該燒錄器包括控制該積體電路晶片供電負極輸入電壓電性參數的第一訊號轉換電路時，該積體電路晶片包括輸入輸出介面、VDD接腳和GND接腳；該第二訊號轉換電路包括燒錄輸入介面和電阻(R14)；該隔離電路包括二極體(D2)和電容(C2)；燒錄輸入介面的第一接腳與電阻(R14)的一端電連接，電阻(R14)的另一端與積體電路晶片的輸入輸出介面電連接，燒錄輸入介面的第一接腳還與二極體(D2)的負極電連接，二極體(D2)的正極電連接於積體電路晶片的GND接腳，積體電路晶片的GND接腳接地，燒錄輸入介面的第二接腳分別電連接於積體電路晶片VDD接腳、電容(C2)的正極，電容(C2)的負極接地。