TWI696112B - 積體電路晶片的資料寫入方法、系統、裝置、設備及媒體 - Google Patents

Abstract

本發明適用於積體電路技術領域，提供了一種積體電路晶片的資料寫入方法、系統、裝置、設備及媒體，該資料寫入方法應用於燒錄器，該積體電路晶片透過供電正極和供電負極與該燒錄器電連接；該資料寫入方法包括：發送資料寫入指令至該積體電路晶片；該資料寫入指令用於指示該積體電路晶片接收該資料寫入指令後，進入資料寫入模式；在積體電路晶片進入資料寫入模式後，透過控制該積體電路晶片供電正極或供電負極輸入電壓的電性參數對積體電路晶片進行資料寫入。本發明解決了積體電路晶片的資料寫入方法不靈活，成品生產效率低的技術問題。

Description

積體電路晶片的資料寫入方法、系統、裝置、設備及媒體

本發明屬於積體電路技術領域，尤其涉及一種積體電路晶片的資料寫入方法、系統、裝置、設備及媒體。

隨著半導體技術的快速發展，電路板中使用可編程積體電路晶片也越來越多。電子抹除式可複寫唯讀記憶體(Electrically Erasable Programmable Read Only Memory，EEPROM)、快閃(Flash)、可程式化邏輯裝置(Programmable Logic Device，PLD)等因具備可編程功能而在電子行業中倍受青睞。

然而，目前的可編程積體電路晶片，一般需要透過特定介面來完成資料寫入，這些特定介面可能是聯合測試工作群組(Joint Test Action Group，JTAG)介面、在電路編程(In-circuit programmer，ICP)介面、在線系統編程(In-System Programming，ISP)介面或通用非同步收發傳輸器(Universal Asynchronous Receiver/Transmitter，UART)介面，而透過這些特定介面完成資料寫入至少需要使用4根線，以及還需要在將可編程積體電路晶片綁定或者貼片到印刷電路板組件(Printed Circuit Board Assembly，PCBA)之前完成，可見，這種傳統資料寫入方法很不靈活，也會導致相應的成品生產模式固定，週期過長，使得成品的生產效率遠遠落後於行業當前需求的增長速度。

有鑑於此，本發明實施例提供了一種積體電路晶片的資料寫入方法、系統、裝置、設備及媒體，以解決習知技術中積體電路晶片的資料寫入方法不靈活，成品生產效率低的問題。

本發明實施例的第一方面提供了一種積體電路晶片的資料寫入方法，應用於燒錄器，該積體電路晶片透過供電正極和供電負極與該燒錄器電連接；該積體電路晶片內建或外接儲存器；該資料寫入是指該積體電路晶片透過該燒錄器寫資料至該儲存器；該資料寫入方法包括：發送資料寫入指令至該積體電路晶片；該資料寫入指令用於指示該積體電路晶片接收該資料寫入指令後，進入資料寫入模式；在該積體電路晶片進入資料寫入模式後，透過控制該積體電路晶片供電正極或供電負極輸入電壓的電性參數對積體電路晶片進行資料寫入。

本發明實施例的第二方面提供了一種積體電路晶片的資料寫入方法，該積體電路晶片透過供電正極和供電負極與燒錄器連接；該資料寫入方法包括：積體電路晶片接收燒錄器發送的資料寫入指令，進入資料寫入模式；積體電路晶片透過檢測該燒錄器控制的供電正極或供電負極輸入電壓的電性參數，確定燒錄器傳輸的資料；積體電路晶片啟用該燒錄器傳輸的資料。

本發明實施例的第三方面提供了一種積體電路晶片的資料寫入系統，該資料寫入系統包括燒錄器和積體電路晶片，該燒錄器包括主控和第一 訊號轉換電路，該主控透過該第一訊號轉換電路電連接該積體電路晶片的供電正極和供電負極；該主控，用於發送資料寫入指令至該積體電路晶片；該資料寫入指令用於指示該積體電路晶片接收該資料寫入指令後，進入資料寫入模式；在該積體電路晶片進入資料寫入模式後，透過該第一訊號轉換電路控制該積體電路晶片供電正極或供電負極輸入電壓的電性參數對積體電路晶片進行資料寫入。

本發明實施例的第四方面提供了一種積體電路晶片的資料寫入裝置，配置於燒錄器，其中，該積體電路晶片透過供電正極和供電負極與該燒錄器電連接；該資料寫入裝置包括：發送單元，用於發送資料寫入指令至該積體電路晶片；該資料寫入指令用於指示該積體電路晶片接收該資料寫入指令後，進入資料寫入模式，；控制執行單元，用於在該積體電路晶片進入資料寫入模式後，透過控制該積體電路晶片供電正極或供電負極輸入電壓的電性參數對積體電路晶片進行資料寫入。

本發明實施例的第五方面提供了一種積體電路晶片的資料寫入裝置，配置於積體電路晶片，該積體電路晶片透過供電正極和供電負極與燒錄器電連接；該資料寫入裝置包括：接收單元，用於接收燒錄器發送的資料寫入指令，進入資料寫入模式；檢測執行單元，用於透過檢測該燒錄器控制的供電正極或供電負極輸入電壓的電性參數，確定燒錄器傳輸的資料；啟用單元，用於啟用該燒錄器傳輸的資料。

本發明實施例的第六方面提供了一種積體電路晶片的資料寫入設備，包括儲存器、處理器以及儲存在該儲存器中並可在該處理器上運行的電腦程式，其中，該處理器執行該電腦程式時實現如第一方面或第二方面所述方法的步驟。

本發明實施例的第七方面提供了一種電腦可讀儲存媒體，該電腦可讀儲存媒體儲存有電腦程式，其中，該電腦程式被處理器執行時實現如第一方面或第二方面所述方法的步驟。

本發明實施例透過將積體電路晶片的供電正極和供電負極與燒錄器電連接，燒錄器發送資料寫入指令至該積體電路晶片；在積體電路晶片進入資料寫入模式後，透過控制該積體電路晶片供電正極和供電負極輸入電壓的電性參數對積體電路晶片進行資料寫入。解決了積體電路晶片的資料寫入方法不靈活，成品生產效率低的技術問題。

12:設備

101、101’:發送單元

102:接收單元

103、102’:控制執行單元

111:接收單元

112:檢測執行單元

113:啟用單元

120:處理器

121:儲存器

122:電腦程式

S101、S102、S103、S601、S602、S603、S604、S701、S702、S703、S101’、S102’、S601’、S602’、S603’、S701’、S702’、S703’:步驟

V:電壓

T:時間

BT2:電池

C1、C2:電容

D1、D2:二極體

J1、J4:供電輸入介面

J2、J5:燒錄輸出介面

J3、J6:燒錄輸入介面

J7:供電介面

R1、R2、R3、R4、R5、R10、R11、R12、R14:電阻

Q1、Q2、Q3:PMOS管

Q4:NMOS管

OUTPUT:輸出

INPUT:輸入

VCC、VCC-δ:供電正極電壓值(Volt Current Condenser)

VDD:電源正極(Voltage Drain Drain)

GND:電源地(Ground)

GPIO1、GPIO2、GPIO3、GPIO4、GPIO5、GPIO6:輸入輸出埠

PORT1、PORT2:接腳

f1、f2:頻率

為了更清楚地說明本發明實施例中的技術手段，下面將對實施例或習知技術描述中所需要使用的圖式作簡單地介紹，顯而易見地，下面描述中的圖式僅僅是本發明的一些實施例，對於本領域具有通常知識者來講，在不付出創造性勞動的前提下，還可以根據這些圖式獲得其他的圖式。

第1圖是本發明實施例提供的一種積體電路晶片的資料寫入方法的實現流程示意圖；第2圖是本發明實施例提供的一種積體電路晶片的資料寫入系統結構示意圖；第3圖是本發明實施例提供的另一種積體電路晶片的資料寫入系統結構示意圖； 第4圖是本發明實施例提供的一種積體電路晶片的資料寫入方法中控制輸入電壓大小的示意圖；第5圖是本發明實施例提供的一種積體電路晶片的資料寫入方法中控制輸入電壓上疊加的電訊號的頻率的示意圖；第6圖是本發明實施例提供的另一種積體電路晶片的資料寫入方法的實現流程示意圖；第7圖是本發明實施例提供的另一種積體電路晶片的資料寫入方法的實現流程示意圖；第8圖是本發明實施例提供的另一種積體電路晶片的資料寫入系統結構示意圖；第9圖是本發明實施例提供的另一種積體電路晶片的資料寫入系統結構示意圖；第10圖是本發明實施例提供的一種積體電路晶片的資料寫入裝置的示意圖；第11圖是本發明實施例提供的另一種積體電路晶片的資料寫入裝置的示意圖；第12圖是本發明實施例提供的積體電路晶片的資料寫入設備的示意圖。第13圖是本發明實施例提供的另一種積體電路晶片的資料寫入方法的實現流程示意圖；第14圖是本發明實施例提供的另一種積體電路晶片的資料寫入系統結構示意圖；第15圖是本發明實施例提供的另一種積體電路晶片的資料寫入系統結構示意圖； 第16圖是本發明實施例提供的另一種積體電路晶片的資料寫入方法的實現流程示意圖；第17圖是本發明實施例提供的另一種積體電路晶片的資料寫入方法的實現流程示意圖；第18圖是本發明實施例提供的另一種積體電路晶片的資料寫入系統結構示意圖；第19圖是本發明實施例提供的另一種積體電路晶片的資料寫入系統結構示意圖；第20圖是本發明實施例提供的一種積體電路晶片的資料寫入裝置的示意圖。

以下描述中，為了說明而不是為了限定，提出了諸如特定系統結構、技術之類的具體細節，以便透徹理解本發明實施例。然而，本領域具有通常知識者應當清楚，在沒有這些具體細節的其它實施例中也可以實現本發明。在其它情況中，省略對眾所周知的系統、裝置、電路以及方法的詳細說明，以免不必要的細節妨礙本發明的描述。

為了說明本發明所述的技術手段，下面透過具體實施例來進行說明。

實施例一

如第1圖所示，為本發明實施例提供的一種積體電路晶片的資料寫入方法的實現流程示意圖。該資料寫入方法適用於對積體電路晶片進行資料寫入的情形，應用於燒錄器，可由軟體和/或硬體實現。

如第1圖所示，該資料寫入方法包括步驟：S101至S103。

S101，發送資料寫入指令至積體電路晶片；該資料寫入指令用於指示該積體電路晶片接收該資料寫入指令後，進入資料寫入模式，並返回回饋訊號。

其中，該積體電路晶片是指積體電路透過設計、製造、封裝和測試後可以獨立使用的整體，具備資料處理功能，內建或外接儲存器。該資料寫入是指該積體電路晶片透過該燒錄器寫資料至該儲存器，也就是說，積體電路晶片可以透過燒錄器傳輸資料以更新其內建或外接儲存器內的訊息。該積體電路晶片可以是微控制單元(Microcontroller Unit，MCU)，中央處理單元(Central Processing Unit，CPU)，數字訊號處理器(Digital Signal Processing，DSP)或PLD等。該儲存器可以是EEPROM或Flash等。

該燒錄器為能夠編寫資料至積體電路晶片的工具，主要用於單片機/儲存器之類的晶片的編程。

本發明實施例中，該積體電路晶片直接透過其自身供電正極和供電負極與該燒錄器電連接。具體地，積體電路晶片透過供電正極和供電負極的輸入2線與燒錄器電連接，燒錄器外接電源，藉以形成電路回路。

該供電正極可以是電源正極VCC(Volt Current Condenser)，也可以是電源正極VDD(Voltage Drain Drain)，根據具體積體電路晶片來選擇確定。該供電負極可以是電源負極VSS，還可以是電源地(Ground，GND)，根據具體積體電路晶片來選擇確定。由於該積體電路晶片通常由單電源供電，因此供電負極接地。為了更清楚地說明本發明，在後續具體實施例的描述中，該積體電路晶片透過自身供電正極和供電負極與燒錄器電連接的方式，如第2圖所示，以供電正極為電源正極VCC，供電負極為GND，燒錄器透過控制積體電路晶片供電正極輸入電壓的電性參數對積體電路晶片進行資料寫入為例進行說明。

需要說明的是，在積體電路晶片封裝成為產品後，一般設置有為產品運行而供電的電池座，該電池座與該積體電路晶片的供電正極和供電負極輸入2線連接，這時可以隔離該電池座上的電池供電或者將供電電池從該電池座上取出，直接透過該電池座上的電源正極和電源負極觸片將該積體電路晶片與該燒錄器電連接，如第3圖所示。該燒錄器外接電源，藉以形成電路回路。

燒錄器發送資料寫入指令至積體電路晶片；該資料寫入指令用於指示該積體電路晶片接收該資料寫入指令後，進入資料寫入模式，並返回回饋訊號。

其中，該資料寫入模式是指該積體電路晶片響應該燒錄器進行資料寫入的準備狀態。該資料寫入指令用於指示該積體電路晶片接收該資料寫入指令後，進入資料寫入模式，並返回回饋訊號。積體電路晶片返回回饋訊號是指該積體電路晶片回饋其已進入資料寫入模式的訊號至該燒錄器。

作為本發明一實施例，該燒錄器包括主控，透過主控發送指令至積體電路晶片；該積體電路晶片接收到燒錄器發來的指令後，透過內建或外接的第二訊號轉換電路對發來的指令進行檢測判斷，若發來的指令為資料寫入指令，則積體電路晶片進入資料寫入模式，並發送回饋訊號至燒錄器。在本發明其他實施例中，該積體電路晶片還連接有LED和/或喇叭。還可以在該積體電路晶片成功進入資料寫入模式後，控制與積體電路晶片電連接的LED燈閃爍和/或喇叭發出聲音，來提示該積體電路晶片已成功進入資料寫入模式。透過這種設置，讓監測資料寫入的工程師能夠更快捷且直觀地確定積體電路晶片已經成功進入資料寫入模式，便於工程師對整個流程進行監控，進一步提高了效率。

S102，接收該積體電路晶片返回的回饋訊號。

其中，積體電路晶片返回的回饋訊號是指該積體電路晶片回饋其已進入資料寫入模式的訊號至該燒錄器。燒錄器接收積體電路晶片返回的回饋 訊號後，透過控制該積體電路晶片供電正極輸入電壓的電性參數對積體電路晶片進行資料寫入。

S103，透過控制該積體電路晶片供電正極輸入電壓的電性參數對積體電路晶片進行資料寫入。

其中，該資料寫入是指該燒錄器將該積體電路晶片需要寫入的資料傳輸至該積體電路晶片，藉以更新該積體電路晶片內建或外接儲存內的訊息。

該控制積體電路晶片供電正極的輸入電壓的電性參數，可以是控制積體電路晶片供電正極輸入電壓的大小，比如方波電壓，還可以是控制積體電路晶片供電正極輸入電壓上疊加的電訊號的頻率。例如，控制積體電路晶片供電正極輸入電壓上疊加的正弦訊號的頻率；又如，控制積體電路晶片供電正極輸入電壓上疊加的三角波、鋸齒波等電訊號的頻率。需要說明的是，此處僅為列舉性描述，不解釋為對本發明的限制。

在本發明實施例中，該燒錄器包括第一訊號轉換電路，燒錄器透過其內建的第一訊號轉換電路控制該積體電路晶片供電正極輸入電壓的電性參數對積體電路晶片進行資料寫入。

作為本發明一實施例，燒錄器透過控制積體電路晶片供電正極的輸入電壓的大小來對積體電路晶片進行資料寫入，是指該燒錄器透過其內建的第一訊號轉換電路改變該積體電路晶片供電正極的輸入電壓的大小來傳輸二進制資料“0”和“1”。

其中，不同大小的輸入電壓，可以從範圍[VCC-δ，VCC]中進行選擇。VCC指積體電路晶片供電正極VCC的輸入電壓，一般為1.8V、3V、或5V等。δ的取值範圍為(0，VCC]。此外，還可以從[VCC-δ，VCC]中選取不同數量的輸入電壓值，可以選擇2個，還可以選擇8個或16個等。透過選擇輸入電壓值的數量越大，可以使得傳輸資料的傳輸效率更高，藉以進一步提高資料寫入 的效率。例如，如第4圖所示，選擇2個輸入電壓值VCC-δ和VCC，分別來傳輸二進制資料“0”和“1”。

作為本發明另一實施例，燒錄器透過控制疊加在積體電路晶片供電正極的輸入電壓上的正弦訊號的頻率對積體電路進行資料寫入，是指該燒錄器透過其內建的第一訊號轉換電路改變疊加在該積體電路晶片供電正極的輸入電壓上的正弦訊號的頻率來傳輸二進制資料“0”和“1”。

此外，還可以選擇在輸入電壓上疊加不同數量的正弦訊號頻率，可以至少選擇2個，還可以選擇3個或4個以上等。透過選擇正弦訊號頻率的數量越大，可以使得傳輸資料的傳輸效率更高，藉以進一步提高資料寫入的效率。例如，如第5圖所示，控制疊加在該積體電路供電正極的輸入電壓上的正弦訊號的頻率在f1、f2之間切換，來傳輸二進制資料“0”和“1”。

目前的燒錄器是透過積體電路晶片特定的介面，如JTAG介面等，且至少使用4根線，對積體電路晶片內建或外接的儲存器進行資料寫入，而本發明所提供的技術手段僅利用積體電路晶片的供電正極和供電負極輸入2線便可以完成資料寫入，更加簡單方便；此外，由於本發明的資料寫入不再依賴JTAG等特定介面，很巧妙地降低了廠商綁定晶片的成本。

需要說明的是，在本發明實施例中，積體電路晶片在進入資料寫入模式，並返回回饋訊號，以使得燒錄器對積體電路晶片進行資料寫入。但本領域具有通常知識者知曉，積體電路晶片在接收到資料寫入指令後會進入資料寫入模式，不管積體電路晶片以何種回饋訊號表徵自己成功進入資料寫入模式，或是否返回成功進入資料寫入模式的回饋訊號的情況下，燒錄器都可對積體電路晶片進行資料寫入，本實施例積體電路晶片返回回饋訊號的方式僅為列舉性描述，不能解釋為對本發明的具體限制。

習知技術中，對積體電路晶片內建或外接儲存的資料寫入需要在將其封裝為成品之前完成，導致成品的生產週期過長，無法相符當前快速增長的行業成品需求。而採用本發明所提供的技術手段，在資料寫入的先後順序上，不僅可以與傳統模式一樣，在有實際需求時，不僅可以先對積體電路晶片進行資料寫入，再將完成資料寫入後的積體電路晶片製成所需要的成品；還可以先將未進行資料寫入的積體電路晶片製成半成品，然後根據其具體的功能需求對早已完成的半成品統一進行資料寫入。可見，本發明的技術手段相比傳統模式，很巧妙且很大程度地縮短了從確定產品需求到生產完所需產品的週期，更加靈活可控。

此外，習知技術中，裝配好的電子產品一般無法進行資料寫入以完成功能更換，或者需要完成極其繁瑣的拆卸才有可能進行資料寫入以完成功能更換，而採用本發明所提供的技術手段，對於裝配好的電子產品，可以直接借助於產品內建積體電路晶片的供電正級、供電負極輸入對應電連接的電池座電源正極觸片和負極觸片來完成資料寫入，藉以實現對裝配好的電子產品的功能更新。由於這些觸片外部可見，無需繁瑣拆卸，實施起來方便且靈活。

實施例二

在上述實施例一的基礎上，為保證燒錄器和積體電路晶片之間通訊的可靠性，本發明實施例二對上述實施例一作進一步改進，實施例二與實施例一相同之處不再贅述，請參見實施例一的對應描述。如第6圖所示，為本發明實施例提供的另一種積體電路晶片的資料寫入方法的實現流程示意圖。該資料寫入方法包括步驟：S601至S604。

S601，發送資料寫入指令至積體電路晶片；該資料寫入指令用於指示該積體電路晶片接收該資料寫入指令後，進入資料寫入模式，並返回回饋訊號。

S602，接收該積體電路晶片返回的回饋訊號。

S603，透過控制該積體電路晶片供電正極輸入電壓的電性參數對積體電路晶片進行當前幀資料寫入。

其中，燒錄器的資料傳輸採用分幀資料傳輸，積體電路晶片在每一幀資料接收成功後回饋幀資料接收成功訊號至燒錄器。透過這種設置，保證燒錄器和積體電路晶片之間通訊的可靠性。

燒錄器透過控制該積體電路晶片供電正極輸入電壓的電性參數對積體電路晶片進行當前幀資料寫入，當接收到該積體電路晶片在成功接收當前幀資料後回饋的幀資料接收成功訊號時，進行下一幀資料寫入。直至資料全部傳輸完畢。

S604，當接收到該積體電路晶片在成功接收當前幀資料後回饋的幀資料接收成功訊號時，進行下一幀資料寫入。

需要說明的是，本發明實施例中，積體電路晶片在進入資料寫入模式，並返回回饋訊號，以使得燒錄器對積體電路晶片進行資料寫入。但是本領域具有通常知識者知曉，積體電路晶片在接收到資料寫入指令後會進入資料寫入模式，不管積體電路晶片以何種回饋訊號表徵自己成功進入資料寫入模式，或是否返回成功進入資料寫入模式的回饋訊號的情況下，燒錄器都可對積體電路晶片進行資料寫入，本實施例積體電路晶片返回回饋訊號的方式僅為列舉性描述，不能解釋為對本發明的具體限制。

實施例三

如第7圖所示，為本發明實施例提供的一種積體電路晶片的資料寫入方法的實現流程示意圖。該資料寫入方法適用於對積體電路晶片進行資料寫入的情形，應用於具有積體電路晶片的產品或積體電路晶片，可由軟體和/或 硬體實現。該實施例三中未詳細描述之處請參見實施例一和實施例二對應描述之處。

如第7圖所示，該資料寫入方法包括步驟：S701至S703。

S701，積體電路晶片接收燒錄器發送的資料寫入指令，進入資料寫入模式，並返回回饋訊號。

S702，積體電路晶片透過檢測該燒錄器控制的供電正極輸入電壓的電性參數，確定燒錄器傳輸的資料。

積體電路晶片透過檢測其供電正極輸入電壓的電性參數，並根據與燒錄器之間的預設規則對檢測結果進行判斷，藉以確定該燒錄器傳輸的資料。

該預設規則包括電性參數與傳輸資料的對應關係。一方面，包括輸入電壓的大小與傳輸資料的對應關係。例如，兩個不同大小的輸入電壓分別對應傳輸資料“0”和“1”；又如，8個不同大小的輸入電壓分別對應傳輸資料“0”、“1”、“2”“3”、“4”、“5”“6”和“7”。另一方面，包括輸入電壓上疊加的電訊號的頻率與傳輸資料的對應關係。例如，兩個頻率大小的輸入電壓分別對應傳輸資料“0”和“1”；又如，8個不同大小的輸入電壓分別對應傳輸資料“0”、“1”、“2”“3”、“4”、“5”“6”和“7”。

作為本發明一實施例，該積體電路晶片透過其內建或外接的第二訊號轉換電路檢測其供電正極輸入電壓的電性參數。其中，第二訊號轉換電路，如A/D轉換器或者比較器等電路。例如，若燒錄器控制積體電路晶片供電正極的輸入電壓的大小在2個值，如VCC-δ和VCC之間切換，則該積體電路晶片透過預設規則判斷該燒錄器傳輸的資料是“0”還是“1”，其中，預設規則可以為：VCC-δ對應傳輸的資料是“0”，VCC對應傳輸的資料是“1”；預設規則也可以為：VCC-δ對應傳輸的資料是“1”，VCC對應傳輸的資料是“0”。

又如，若燒錄器控制積體電路晶片供電正極的輸入電壓的大小在8個值之間切換，則該積體電路晶片透過預設規則判斷該燒錄器傳輸的資料是“0”、“1”、“2”“3”、“4”、“5”“6”或“7”，判斷完後轉換為對應的二進制資料“000”、“001”、“010”、“011”、“100”、“101”、“110”、“111”。可見，與採用2個輸入電壓值進行資料傳輸相比，採用多個輸入電壓值進行資料傳輸可以很好地加快資料傳輸效率。

同樣的，與採用2個頻率值進行資料傳輸相比，採用多個頻率值進行資料傳輸也可以加快資料傳輸效率。

S703，積體電路晶片啟用該燒錄器傳輸的資料。

其中，積體電路晶片啟用燒錄器傳輸的資料，即積體電路晶片透過燒錄器傳輸資料更新其內建或外接儲存器內的訊息。在成功啟用燒錄器傳輸的資料後，積體電路晶片回饋資料更新成功訊號至燒錄器。

需要說明的是，本發明實施例中，積體電路晶片在進入資料寫入模式，並返回回饋訊號，以使得燒錄器對積體電路晶片進行資料寫入。但是本領域具有通常知識者知曉，積體電路晶片在接收到資料寫入指令後會進入資料寫入模式，不管積體電路晶片以何種回饋訊號表徵自己成功進入資料寫入模式，或是否返回成功進入資料寫入模式的回饋訊號的情況下，燒錄器都可對積體電路晶片進行資料寫入，本實施例積體電路晶片返回回饋訊號的方式僅為列舉性描述，不能解釋為對本發明的具體限制。

應理解，上述實施例中各步驟的序號的大小並不意指執行順序的先後，各過程的執行順序應以其功能和內在邏輯確定，而不應對本發明實施例的實施過程構成任何限定。

實施例四

繼續參見如第2圖和第3圖所示，為本發明實施例提供的一種積體電路晶片的資料寫入系統的結構示意圖。資料寫入系統包括燒錄器和積體電路晶片，該燒錄器電連接積體電路晶片的供電正極和供電負極。

其中，該燒錄器，用於發送資料寫入指令至該積體電路晶片；該資料寫入指令用於指示該積體電路晶片接收該資料寫入指令後，進入資料寫入模式，並返回回饋訊號；接收該積體電路晶片返回的回饋訊號；透過控制該積體電路晶片供電正極輸入電壓的電性參數對積體電路晶片進行資料寫入。

在本發明實施例中，燒錄器透過積體電路晶片的供電正極與負極輸入2線與積體電路晶片電連接，燒錄器外接電源，以形成電路回路。

該積體電路晶片，用於接收燒錄器發送的資料寫入指令，進入資料寫入模式，並返回回饋訊號；透過檢測該燒錄器控制的供電正極輸入電壓的電性參數，確定燒錄器傳輸的資料；啟用該燒錄器傳輸的資料。

其中，燒錄器和積體電路晶片之間採用雙向通訊方式。積體電路晶片在成功啟用該燒錄器傳輸的資料後，會回饋資料更新成功訊號至燒錄器。

進一步地，如第8圖所示，該燒錄器包括主控和第一訊號轉換電路，該主控透過該第一訊號轉換電路電連接該積體電路晶片的供電正極和供電負極。

該主控，用於：發送資料寫入指令至該積體電路晶片；該資料寫入指令用於指示該積體電路晶片接收該資料寫入指令後，進入資料寫入模式，並返回回饋訊號；接收該積體電路晶片返回的回饋訊號； 透過該第一訊號轉換電路控制該積體電路晶片供電正極輸入電壓的電性參數對積體電路晶片進行資料寫入。

進一步地，如第8圖所示，該燒錄器進一步包括電源輸入電路，該電源輸入電路分別與該主控和該第一訊號轉換電路電連接，該電源輸入電路用於外接電源，對該主控和該第一訊號轉換電路進行供電。

進一步地，如第8圖所示，該資料寫入系統進一步包括第二訊號轉換電路，該第二訊號轉換電路與該第一訊號轉換電路電連接，該積體電路晶片透過該第二訊號轉換電路檢測該燒錄器控制的供電正極輸入電壓的電性參數，確定該燒錄器傳輸的資料。

其中，該第二訊號轉換電路可以外接或者內建於該積體電路晶片。積體電路晶片透過第二訊號轉換電路檢測供電正極輸入電壓的電性參數，例如輸入電壓的大小或疊加在該輸入電壓上的電訊號的頻率，並根據與燒錄器之間的預設規則對檢測結果進行判斷，藉以確定該燒錄器具體傳輸的資料。

進一步地，如第8圖所示，該資料寫入系統進一步包括隔離電路，該隔離電路與該積體電路晶片電連接，該積體電路晶片透過該隔離電路隔離對該積體電路晶片和燒錄器之間的資料傳輸造成干擾的訊號。

其中，該隔離電路可以外接該積體電路晶片。

需要說明的是，本發明實施例中，積體電路晶片在進入資料寫入模式，並返回回饋訊號，以使得燒錄器對積體電路晶片進行資料寫入。但是本領域具有通常知識者知曉，積體電路晶片在接收到資料寫入指令後會進入資料寫入模式，不管積體電路晶片以何種回饋訊號表徵自己成功進入資料寫入模式，或是否返回成功進入資料寫入模式的回饋訊號的情況下，燒錄器都可對積體電路晶片進行資料寫入，本實施例積體電路晶片返回回饋訊號的方式僅為列舉性描述，不能解釋為對本發明的具體限制。

實施例五

如第9圖所示，為本發明實施例提供的一種積體電路晶片的資料寫入系統的結構示意圖。該實施例五對上述實施例四作進一步改進。實施例五與實施例四相同之處不再贅述，請參見實施例四的對應描述，僅描述與實施例四的不同之處。

第9圖示出了燒錄器內建的第一資料轉換電路控制積體電路供電正極的輸入電壓在VCC和0兩個值之間切換時，也即燒錄器和積體電路晶片之間的通訊電位可在VCC和GND之間切換時的電路圖。

燒錄器的電源輸入電路包括供電輸入介面J1，燒錄器的第一訊號轉換電路包括燒錄輸出介面J2，供電輸入介面J1分別與燒錄器主控、第一訊號轉換電路電連接，用於外接電源為燒錄器主控和第一訊號轉換電路供電。第二訊號轉換電路包括燒錄輸入介面J3，燒錄輸入介面J3與燒錄器的燒錄輸出介面J2建立電連接。

燒錄輸入介面J3的接腳2與燒錄輸出介面J2的接腳2相連接，燒錄輸入介面J3的接腳1與燒錄輸出介面J2的接腳1都接地。當燒錄器供電輸入介面J1外接電源時，燒錄器和積體電路晶片端之間即可形成電路回路。

燒錄器的主控包括供電輸入接腳VDD和GND，透過供電輸入介面J1外接電源為主控供電。燒錄器的主控進一步包括輸入輸出埠GPIO1、GPIO2、和GPIO3。第一訊號轉換電路包括燒錄輸出介面J2、PMOS管Q1和Q2，電阻R1、R2、R3和R4。

其中，輸入輸出埠GPIO1與電阻R2的一端電連接，電阻R2的另一端與燒錄輸出介面J2的接腳2電連接，燒錄輸出介面J2的接腳1接地。輸入輸出埠GPIO2與電阻R1的一端電連接，輸入輸出埠GPIO2還與PMOS管Q1的閘極電連接，電阻R1的另一端和PMOS管Q1的源極都連接電源VCC，PMOS管Q1的汲極與燒錄輸出介面J2的接腳2電連接。輸入輸出埠GPIO3與電阻R3的一端電連接， 輸入輸出埠GPIO3還與PMOS管Q2的閘極電連接，電阻R3的另一端、PMOS管Q2的源極都與燒錄輸出介面J2的接腳2電連接，PMOS管Q2的汲極與電阻R4的一端電連接，電阻R4的另一端接地。

積體電路晶片包括PORT1接腳、VDD接腳和GND接腳，GND接腳接地。第二訊號轉換電路包括燒錄輸入介面J3和電阻R5；該隔離電路包括二極體D1和電容C1。其中，PORT1接腳為積體電路晶片的一個輸入輸出介面。

其中，燒錄輸入介面J3的接腳2與電阻R5的一端電連接，電阻R5的另一端與積體電路晶片的PORT1接腳電連接。燒錄輸入介面J3的接腳2還與二極體D1的正極電連接，二極體D1的負極分別電連接於積體電路晶片的VDD接腳、電容C1正極，電容C1負極接地。

當第二訊號轉換電路透過燒錄輸入介面J3與燒錄器的燒錄輸出介面J2建立電連接，且燒錄器的供電輸入介面J1外接電源後，燒錄器和積體電路晶片端之間即形成電路回路。此時，燒錄器主控的輸入輸出埠GPIO2用於控制PMOS管Q1打開或關閉。具體的，當輸入輸出埠GPIO2是低電位0時，PMOS管Q1打開，此時，PMOS管Q1源極的VCC電位可以從其源極導通至其汲極，由於PMOS管Q1的汲極與燒錄輸出介面J2的接腳2電連接，故VCC電位導通至燒錄輸出介面J2的接腳2；當埠GPIO2是高電位1時，PMOS管Q1關閉，此時，PMOS管Q1源極的VCC電位無法導通至燒錄輸出介面J2的接腳2。可見，透過燒錄器主控的埠GPIO2，可以巧妙地實現燒錄輸出介面J2接腳2的電壓在VCC和0兩個電壓數值之間切換。

當PMOS管Q1處於關閉狀態時，透過使燒錄器主控的輸入輸出埠GPIO3在一段時間內保持為低電位0，可使PMOS管Q2源極的電壓，也即燒錄輸出介面J2接腳2的電壓導通至PMOS管Q2的汲極，由於PMOS管Q2的汲極透過電阻R4接地，故可實現對燒錄輸出介面J2接腳2放電。

當PMOS管Q1和Q2都處於關閉狀態時，燒錄器主控的輸入輸出埠GPIO1即可實現接收積體電路晶片發送的回饋訊號。

當燒錄器的燒錄輸出介面J2接腳2的電壓在VCC和0兩個數值之間切換時，由於積體電路晶片端的燒錄輸入介面J3的接腳2與燒錄輸出介面J2的接腳2是電連接的，則積體電路晶片端的燒錄輸入介面J3接腳2的電壓也會在VCC和0兩個數值之間切換，並透過電阻R5輸入到積體電路晶片的PORT1接腳，此時，積體電路晶片根據與燒錄器之間的預設規則對PORT1接腳的電壓進行判斷，藉以可以確定該燒錄器具體傳輸的資料。特別的，當燒錄輸入介面J3接腳2的電壓為VCC時，可以為電容C1充電，當燒錄輸入介面J3接腳2的電壓為0時，二極體D1的單嚮導通性幫助隔離燒錄器的GND訊號，藉以巧妙地保證電容C1只對積體電路晶片VDD接腳放電以維持積體電路晶片正常運作。

此外，為了保證積體電路晶片在整個資料寫入過程中都能正常運作，會將PMOS管Q1連續關閉的時間控制在合理的時間範圍內，藉以避免燒錄輸入介面J3接腳2的電壓因長時間為0而導致積體電路晶片無法正常運作的情況發生。比如，可以採用在透過電位切換來傳輸特定字節的資料後將PMOS管Q1在一預設時間段內維持為打開的方式。該預設時間段可結合實際需要的資料傳輸效率來設定。

當PMOS管Q1和Q2都處於關閉狀態時，積體電路晶片可以發送回饋訊號至燒錄器主控的輸入輸出埠GPIO1。

需要說明的是，本發明實施例中，積體電路晶片在進入資料寫入模式，並返回回饋訊號，以使得燒錄器對積體電路晶片進行資料寫入。但是本領域具有通常知識者知曉，積體電路晶片在接收到資料寫入指令後會進入資料寫入模式，不管積體電路晶片以何種回饋訊號表徵自己成功進入資料寫入模式，或是否返回成功進入資料寫入模式的回饋訊號的情況下，燒錄器都可對積 體電路晶片進行資料寫入，本實施例積體電路晶片返回回饋訊號的方式僅為列舉性描述，不能解釋為對本發明的具體限制。

實施例六

如第10圖所示，為本發明實施例提供的一種積體電路晶片的資料寫入裝置的結構示意圖。該積體電路晶片的資料寫入裝置，配置於燒錄器。在本發明實施例中，積體電路晶片透過供電正極和供電負極與該燒錄器電連接。

如第10圖所示，該資料寫入裝置包括：發送單元101、接收單元102、和控制執行單元103。

其中，發送單元101，用於發送資料寫入指令至該積體電路晶片；該資料寫入指令用於指示該積體電路晶片接收該資料寫入指令後，進入資料寫入模式，並返回回饋訊號； 接收單元102，用於接收該積體電路晶片返回的回饋訊號；控制執行單元103，用於透過控制該積體電路晶片供電正極輸入電壓的電性參數對積體電路晶片進行資料寫入。

可選地，該控制執行單元103，具體用於：透過控制該積體電路晶片供電正極輸入電壓的大小對積體電路晶片進行資料寫入；或透過控制該積體電路晶片供電正極輸入電壓上疊加的電訊號的頻率對積體電路晶片進行資料寫入。

可選地，該控制執行單元103，具體用於：透過控制該積體電路晶片供電正極輸入電壓的電性參數對積體電路晶片進行當前幀資料寫入。

相應的，該接收單元102還用於：當接收到該積體電路晶片在成功接收當前幀資料後回饋的幀資料接收成功訊號時，進行下一幀資料寫入。

需要說明的是，本發明實施例中，積體電路晶片在進入資料寫入模式，並返回回饋訊號，以使得燒錄器對積體電路晶片進行資料寫入。但是本領域具有通常知識者知曉，積體電路晶片在接收到資料寫入指令後會進入資料寫入模式，不管積體電路晶片以何種回饋訊號表徵自己成功進入資料寫入模式，或是否返回成功進入資料寫入模式的回饋訊號的情況下，燒錄器都可對積體電路晶片進行資料寫入，也就是說本實施例積體電路晶片的資料寫入裝置中發送單元返回回饋訊號，接收單元接收回饋訊號的方式僅為列舉性描述，不能解釋為對本發明的具體限制。

實施例七

如第11圖所示，為本發明實施例提供的另一種積體電路晶片的資料寫入裝置的結構示意圖。該積體電路晶片的資料寫入裝置，配置於積體電路晶片。在本發明實施例中，積體電路晶片透過供電正極和供電負極與該燒錄器電連接。

如第11圖所示，該資料寫入裝置包括：接收單元111、檢測執行單元112和啟用單元113。

其中，接收單元111，用於接收燒錄器發送的資料寫入指令，進入資料寫入模式，並返回回饋訊號；檢測執行單元112，用於透過檢測該燒錄器控制的供電正極輸入電壓的電性參數，確定燒錄器傳輸的資料；啟用單元113，用於啟用該燒錄器傳輸的資料。

可選地，該檢測執行單元112，具體用於：透過檢測該燒錄器控制的供電正極輸入電壓的大小，確定燒錄器傳輸的資料；或 透過檢測該燒錄器控制的供電正極輸入電壓上疊加的電訊號的頻率，確定燒錄器傳輸的資料。

在上述實施例中沒有詳述或記載的部分，可以參見其它實施例的相關描述。

需要說明的是，本發明實施例中，積體電路晶片在進入資料寫入模式，並返回回饋訊號，以使得燒錄器對積體電路晶片進行資料寫入。但是本領域具有通常知識者知曉，積體電路晶片在接收到資料寫入指令後會進入資料寫入模式，不管積體電路晶片以何種回饋訊號表徵自己成功進入資料寫入模式，或是否返回成功進入資料寫入模式的回饋訊號的情況下，燒錄器都可對積體電路晶片進行資料寫入，也就是說本實施例積體電路晶片的資料寫入裝置中接收單元返回回饋訊號的方式僅為列舉性描述，不能解釋為對本發明的具體限制。

應理解，上述實施例中各步驟的序號的大小並不意指執行順序的先後，各過程的執行順序應以其功能和內在邏輯確定，而不應對本發明實施例的實施過程構成任何限定。

實施例八

第12圖是本發明一實施例提供的一種積體電路晶片的資料寫入設備的示意圖。如第12圖所示，該實施例的設備12包括：處理器120、儲存器121以及儲存在該儲存器121中並可在該處理器120上運行的電腦程式122。該處理器120執行該電腦程式122時實現上述各個積體電路晶片的資料寫入方法實施例中的步驟，例如第1圖所示的步驟101至103；又如第7圖所示的步驟701至703。或者，該處理器120執行該電腦程式122時實現上述各裝置實施例中各模組/單元的功能，例如第10圖所示模組101至103的功能；又如第11圖所示模組111至113的功能。

列舉性的，該電腦程式122可以被分割成一個或多個模組/單元，該一個或者多個模組/單元被儲存在該儲存器121中，並由該處理器120執行，以完成本發明。該一個或多個模組/單元可以是能夠完成特定功能的一系列電腦程式指令段，該指令段用於描述該電腦程式122在該積體電路晶片的資料寫入設備12中的執行過程。

例如，該電腦程式122可以被分割成發送單元、接收單元、和控制執行單元(虛擬裝置中的單元)，各單元具體功能如下：發送單元，用於發送資料寫入指令至該積體電路晶片；該資料寫入指令用於指示該積體電路晶片接收該資料寫入指令後，進入資料寫入模式，並返回回饋訊號；接收單元，用於接收該積體電路晶片返回的回饋訊號；控制執行單元，用於透過控制該積體電路晶片供電正極輸入電壓的電性參數對積體電路晶片進行資料寫入。

又如，該電腦程式122可以被分割成接收單元、檢測執行單元和啟用單元(虛擬裝置中的單元)，各單元具體功能如下：接收單元，用於接收燒錄器發送的資料寫入指令，進入資料寫入模式，並返回回饋訊號；檢測執行單元，用於透過檢測該燒錄器控制的供電正極輸入電壓的電性參數，確定燒錄器傳輸的資料；啟用單元，用於啟用該燒錄器傳輸的資料。

需要說明的是，本發明實施例中，積體電路晶片在進入資料寫入模式，並返回回饋訊號，以使得燒錄器對積體電路晶片進行資料寫入。但是本領域具有通常知識者知曉，積體電路晶片在接收到資料寫入指令後會進入資料寫入模式，不管積體電路晶片以何種回饋訊號表徵自己成功進入資料寫入模 式，或是否返回成功進入資料寫入模式的回饋訊號的情況下，燒錄器都可對積體電路晶片進行資料寫入，也就是說本實施例積體電路晶片的資料寫入設備中電腦程式122包含的接收單元返回回饋訊號的方式僅為列舉性描述，不能解釋為對本發明的具體限制。

該積體電路晶片的資料寫入設備12可以是桌上型電腦、筆記本、掌上電腦及雲端伺服器等計算設備。該資料寫入設備可包括，但不僅限於，處理器120、儲存器121。本領域具有通常知識者可以理解，第12圖僅僅是資料寫入設備12的列舉，並不構成對資料寫入設備12的限定，可以包括比圖示更多或更少的構件，或者組合某些構件，或者不同的構件，例如該資料寫入設備還可以包括輸入輸出設備、網路接入設備、總線等。

所稱處理器120可以是CPU，還可以是其他通用處理器、DSP、專用積體電路(Application Specific Integrated Circuit，ASIC)、現場可編程門陣列(Field-Programmable Gate Array，FPGA)或者其他可編程邏輯元件、分立門或者電晶體邏輯元件、分立硬體組件等。通用處理器可以是微處理器或者該處理器也可以是任何常規的處理器等。

該儲存器121可以是該資料寫入設備12的內部儲存單元，例如資料寫入設備12的硬碟或內存。該儲存器121也可以是該資料寫入設備12的外部儲存設備，例如該資料寫入設備12上配備的插接式硬碟，智慧型儲存卡(Smart Media Card，SMC)，安全數字(Secure Digital，SD)卡，Flash卡等。進一步地，該儲存器121還可以既包括該資料寫入設備12的內部儲存單元也包括外部儲存設備。該儲存器121用於儲存該電腦程式以及該資料寫入設備12所需的其他程式和資料。該儲存器121還可以用於暫時地儲存已經輸出或者將要輸出的資料。

所屬領域具有通常知識者可以清楚地瞭解到，為了描述的方便和簡潔，僅以上述各功能單元、模組的劃分進行舉例說明，實際應用中，可以根 據需要而將上述功能分配由不同的功能單元、模組完成，即將該裝置的內部結構劃分成不同的功能單元或模組，以完成以上描述的全部或者部分功能。實施例中的各功能單元、模組可以整合在一個處理單元中，也可以是各個單元單獨物理存在，也可以兩個或兩個以上單元整合在一個單元中，上述整合的單元既可以採用硬體的形式實現，也可以採用軟體功能單元的形式實現。另外，各功能單元、模組的具體名稱也只是為了便於相互區分，並不用於限制本申請的申請專利範圍。上述系統中單元、模組的具體運作過程，可以參考前述方法實施例中的對應過程，在此不再贅述。

上述實施例中提供了積體電路晶片的資料寫入方法、系統、裝置、設備及媒體，該方法、系統、裝置、設備及媒體中，燒錄器透過控制積體電路晶片供電正極輸入電壓的電性參數對積體電路晶片進行資料寫入，但是當積體電路晶片外接有穩壓管、LDO(Low dropout regulator，低壓差線性穩壓器)、升壓等DC電路或電源電路時，由於這些元件或電路具備穩壓，即抑制電壓波動的特性，會導致燒錄器加載在積體電路晶片供電正極輸入電壓上的資料無法有效傳輸到積體電路晶片，致使燒錄器無法實現對積體電路晶片的資料寫入。下述實施例將介紹透過控制積體電路晶片供電負極輸入電壓的電性參數對積體電路晶片進行資料寫入的方法、系統、裝置、設備及媒體。

實施例九

如第13圖所示，為本發明實施例提供的另一種積體電路晶片的資料寫入方法的實現流程示意圖。該資料寫入方法適用於對積體電路晶片進行資料寫入的情形，應用於燒錄器，可由軟體和/或硬體實現。

該實施例中未詳細描述之處請參見實施例一對應描述之處。

如第13圖所示，該資料寫入方法包括步驟：S101’至S102’。

S101’，發送資料寫入指令至積體電路晶片；該資料寫入指令用於指示該積體電路晶片接收該資料寫入指令後，進入資料寫入模式。

為了更清楚地說明本發明，在後續具體實施例的描述中，該積體電路晶片透過自身供電正極和供電負極與燒錄器電連接的方式，如第14圖所示，以供電正極為電源正極VCC，供電負極為GND，燒錄器透過控制積體電路晶片供電負極輸入電壓的電性參數對積體電路晶片進行資料寫入為例進行說明。

需要說明的是，在積體電路晶片封裝成為產品後，一般設置有為產品運行而供電的電池座，該電池座與該積體電路晶片的供電正極和供電負極輸入2線連接，這時可以隔離該電池座上的電池供電或者將供電電池從該電池座上取出，直接透過該電池座上的電源正極和電源負極觸片將該積體電路晶片與該燒錄器電連接，如第15圖所示。該燒錄器外接電源，藉以形成電路回路。

燒錄器發送資料寫入指令至積體電路晶片；該資料寫入指令用於指示該積體電路晶片接收該資料寫入指令後，進入資料寫入模式。

其中，該資料寫入模式是指該積體電路晶片響應該燒錄器進行資料寫入的準備狀態。該資料寫入指令用於指示該積體電路晶片接收該資料寫入指令後，進入資料寫入模式。

作為本發明一實施例，該燒錄器包括主控，透過主控發送指令至積體電路晶片；該積體電路晶片接收到燒錄器發來的指令後，透過內建或外接的第二訊號轉換電路對發來的指令進行檢測判斷，若發來的指令為資料寫入指令，則積體電路晶片進入資料寫入模式，還可以發送已進入資料寫入模式的回饋訊號。積體電路晶片發送已進入資料寫入模式的回饋訊號是指該積體電路晶片回饋其已進入資料寫入模式的訊號至該燒錄器，或者是該積體電路晶片透過控制與其電連接的LED燈閃爍和/或喇叭發出聲音，以提示該積體電路晶片已成 功進入資料寫入模式，透過這種設置，讓監測資料寫入的工程師能夠更快捷且直觀地確定積體電路晶片已經成功進入資料寫入模式，便於工程師對整個流程進行監控，進一步提高了效率。

該步驟中未詳細描述之處請參見實施例一步驟S101對應描述之處。

S102’，在積體電路晶片進入資料寫入模式後，透過控制該積體電路晶片供電負極輸入電壓的電性參數對積體電路晶片進行資料寫入。

其中，該資料寫入是指該燒錄器將該積體電路晶片需要寫入的資料傳輸至該積體電路晶片，藉以更新該積體電路晶片內建或外接儲存內的訊息。

該控制積體電路晶片供電負極的輸入電壓的電性參數，可以是控制積體電路晶片供電負極輸入電壓的大小，比如方波電壓，還可以是控制積體電路晶片供電負極輸入電壓上疊加的電訊號的頻率。例如，控制積體電路晶片供電負極輸入電壓上疊加的正弦訊號的頻率；又如，控制積體電路晶片供電負極輸入電壓上疊加的三角波、鋸齒波等電訊號的頻率。需要說明的是，此處僅為列舉性描述，不解釋為對本發明的限制。

在本發明實施例中，該燒錄器包括第一訊號轉換電路，燒錄器透過其內建的訊號轉換電路控制該積體電路晶片供電負極輸入電壓的電性參數對積體電路晶片進行資料寫入。

作為本發明一實施例，燒錄器透過控制積體電路晶片供電負極的輸入電壓的大小來對積體電路晶片進行資料寫入，是指該燒錄器透過其內建的第一訊號轉換電路改變該積體電路晶片供電負極的輸入電壓的大小來傳輸二進制資料“0”和“1”。

作為本發明另一實施例，燒錄器透過控制疊加在積體電路晶片供電負極的輸入電壓上的正弦訊號的頻率對積體電路進行資料寫入，是指該燒錄 器透過其內建的第一訊號轉換電路改變疊加在該積體電路晶片供電負極的輸入電壓上的正弦訊號的頻率來傳輸二進制資料“0”和“1”。

此外，還可以選擇在輸入電壓上疊加不同數量的正弦訊號頻率，可以至少選擇2個，還可以選擇3個或4個以上等。透過選擇正弦訊號頻率的數量越大，可以使得傳輸資料的傳輸效率更高，藉以進一步提高資料寫入的效率。例如，如第5圖所示，控制疊加在該積體電路供電負極的輸入電壓上的正弦訊號的頻率在f1、f2之間切換，來傳輸二進制資料“0”和“1”。

目前的燒錄器是透過積體電路晶片特定的介面，如JTAG介面等，且至少使用4根線，對積體電路晶片內建或外接的儲存器進行資料寫入，而本發明所提供的技術手段僅利用積體電路晶片的供電正極和供電負極輸入2線便可以完成資料寫入，更加簡單方便；此外，由於本發明的資料寫入不再依賴JTAG等特定介面，很巧妙地降低了廠商綁定晶片的成本；以及本發明所提供的技術手段中，燒錄器透過控制積體電路晶片供電負極輸入電壓的電性參數對積體電路晶片進行資料寫入，很好地解決了積體電路晶片外接有穩壓元件時，導致燒錄器加載在積體電路晶片供電正極輸入電壓上的資料無法有效傳輸到積體電路晶片，無法實現積體電路晶片的資料寫入的技術問題。

該步驟中未詳細描述之處請參見實施例一步驟S103對應描述之處。

實施例十

在上述實施例九的基礎上，為保證燒錄器和積體電路晶片之間通訊的可靠性，本發明實施例十對上述實施例九作進一步改進，實施例十與實施例九相同之處不再贅述，請參見實施例九的對應描述。如第16圖所示，為本發明實施例提供的另一種積體電路晶片的資料寫入方法的實現流程示意圖。該資料寫入方法包括步驟：S601’至S603’。

S601’，發送資料寫入指令至積體電路晶片；該資料寫入指令用於指示該積體電路晶片接收該資料寫入指令後，進入資料寫入模式。

S602’，在該積體電路晶片進入資料寫入模式後，透過控制該積體電路晶片供電負極輸入電壓的電性參數對積體電路晶片進行當前幀資料寫入。

燒錄器透過控制該積體電路晶片供電負極輸入電壓的電性參數對積體電路晶片進行當前幀資料寫入，當接收到該積體電路晶片在成功接收當前幀資料後回饋的幀資料接收成功訊號時，進行下一幀資料寫入，直至資料全部傳輸完畢。

該步驟中未詳細描述之處請參見實施例二步驟S603對應描述之處。

S603’，當接收到該積體電路晶片在成功接收當前幀資料後回饋的幀資料接收成功訊號時，進行下一幀資料寫入。

實施例十一

如第17圖所示，為本發明實施例提供的另一種積體電路晶片的資料寫入方法的實現流程示意圖。該資料寫入方法適用於對積體電路晶片進行資料寫入的情形，應用於具有積體電路晶片的產品或積體電路晶片，可由軟體和/或硬體實現。該實施例十一中未詳細描述之處請參見實施例九和實施例十對應描述之處。

如第17圖所示，該資料寫入方法包括步驟：S701’至S703’。

S701’，積體電路晶片接收燒錄器發送的資料寫入指令，進入資料寫入模式。

S702’，積體電路晶片透過檢測該燒錄器控制的供電負極輸入電壓的電性參數，確定燒錄器傳輸的資料。

積體電路晶片透過檢測其供電負極輸入電壓的電性參數，並根據與燒錄器之間的預設規則對檢測結果進行判斷，藉以確定該燒錄器傳輸的資料。

作為本發明一實施例，該積體電路晶片透過其內建或外接的第二訊號轉換電路檢測其供電負極輸入電壓的電性參數。其中，第二訊號轉換電路，如A/D轉換器或者比較器等電路。例如，若燒錄器控制積體電路晶片供電負極的輸入電壓的大小在2個值，如VCC-δ和VCC之間切換，則該積體電路晶片透過預設規則判斷該燒錄器傳輸的資料是“0”還是“1”，其中，預設規則可以為：VCC-δ對應傳輸的資料是“0”，VCC對應傳輸的資料是“1”；預設規則也可以為：VCC-δ對應傳輸的資料是“1”，VCC對應傳輸的資料是“0”。

又如，若燒錄器控制積體電路晶片供電負極的輸入電壓的大小在8個值之間切換，則該積體電路晶片透過預設規則判斷該燒錄器傳輸的資料是“0”、“1”、“2”“3”、“4”、“5”“6”或“7”，判斷完後轉換為對應的二進制資料“000”、“001”、“010”、“011”、“100”、“101”、“110”、“111”。可見，與採用2個輸入電壓值進行資料傳輸相比，採用多個輸入電壓值進行資料傳輸可以很好地加快資料傳輸效率。

同樣的，與採用2個頻率值進行資料傳輸相比，採用多個頻率值進行資料傳輸也可以加快資料傳輸效率。

該步驟中未詳細描述之處請參見實施例三步驟S702對應描述之處。

S703’，積體電路晶片啟用該燒錄器傳輸的資料。

其中，積體電路晶片啟用燒錄器傳輸的資料，即積體電路晶片透過燒錄器傳輸資料更新其內建或外接儲存器內的訊息。在成功啟用燒錄器傳輸的資料後，積體電路晶片回饋資料更新成功訊號至燒錄器。

應理解，上述實施例中各步驟的序號的大小並不意指執行順序的先後，各過程的執行順序應以其功能和內在邏輯確定，而不應對本發明實施例的實施過程構成任何限定。

實施例十二

繼續參見如第14圖和第15圖所示，為本發明實施例提供的另一種積體電路晶片的資料寫入系統的結構示意圖。資料寫入系統包括燒錄器和積體電路晶片，該燒錄器電連接積體電路晶片的供電正極和供電負極。

其中，該燒錄器，用於發送資料寫入指令至該積體電路晶片；該資料寫入指令用於指示該積體電路晶片接收該資料寫入指令後，進入資料寫入模式；在該積體電路晶片進入資料寫入模式後，透過控制該積體電路晶片供電負極輸入電壓的電性參數對積體電路晶片進行資料寫入。

在本發明實施例中，燒錄器透過積體電路晶片的供電正極與負極輸入2線與積體電路晶片電連接，燒錄器外接電源，以形成電路回路。

該積體電路晶片，用於接收燒錄器發送的資料寫入指令，進入資料寫入模式；透過檢測該燒錄器控制的供電負極輸入電壓的電性參數，確定燒錄器傳輸的資料；啟用該燒錄器傳輸的資料。

積體電路晶片在成功啟用該燒錄器傳輸的資料後，會回饋資料更新成功訊號至燒錄器。

進一步地，如第18圖所示，該燒錄器包括主控和第一訊號轉換電路，該主控透過該第一訊號轉換電路電連接該積體電路晶片的供電正極和供電負極。

該主控，用於：發送資料寫入指令至該積體電路晶片；該資料寫入指令用於指示該積體電路晶片接收該資料寫入指令後，進入資料寫入模式； 透過該第一訊號轉換電路控制該積體電路晶片供電負極輸入電壓的電性參數對積體電路晶片進行資料寫入。

進一步地，如第18圖所示，該燒錄器進一步包括電源輸入電路，該電源輸入電路分別與該主控和該第一訊號轉換電路電連接，該電源輸入電路用於外接電源，對該主控和該第一訊號轉換電路進行供電。

進一步地，如第18圖所示，該資料寫入系統進一步包括第二訊號轉換電路，該第二訊號轉換電路與該第一訊號轉換電路電連接，該積體電路晶片透過該第二訊號轉換電路檢測該燒錄器控制的供電負極輸入電壓的電性參數，確定該燒錄器傳輸的資料。

其中，該第二訊號轉換電路可以外接或者內建於該積體電路晶片。積體電路晶片透過第二訊號轉換電路檢測供電負極輸入電壓的電性參數，例如輸入電壓的大小或疊加在該輸入電壓上的電訊號的頻率，並根據與燒錄器之間的預設規則對檢測結果進行判斷，藉以確定該燒錄器具體傳輸的資料。

進一步地，如第18圖所示，該資料寫入系統進一步包括隔離電路，該隔離電路與該積體電路晶片電連接，該積體電路晶片透過該隔離電路隔離對該積體電路晶片和燒錄器之間的資料傳輸造成干擾的訊號。

其中，該隔離電路可以外接該積體電路晶片。

實施例十三

如第19圖所示，為本發明實施例提供的另一種積體電路晶片的資料寫入系統的結構示意圖。該實施例十三對上述實施例十二作進一步改進。實施例十三與實施例十二相同之處不再贅述，請參見實施例十二的對應描述，僅描述與實施例十二的不同之處。

第19圖示出了燒錄器內建的第一資料轉換電路控制積體電路供電負極的輸入電壓在VCC和0兩個值之間切換時，也即燒錄器和積體電路晶片之間的通訊電位可在VCC和GND之間切換時的電路圖。

燒錄器的電源輸入電路包括供電輸入介面J4，燒錄器的第一訊號轉換電路包括燒錄輸出介面J5，供電輸入介面J4分別與燒錄器主控電路、第一訊號轉換電路電連接，用於外接電源為燒錄器主控電路和第一訊號轉換電路供電。第二訊號轉換電路包括燒錄輸入介面J6，燒錄輸入介面J6與燒錄器的燒錄輸出介面J5建立電連接。

燒錄輸入介面J6的接腳2與燒錄輸出介面J5的接腳2相連接，燒錄輸出介面J5的接腳2接電源VCC。當燒錄器供電輸入介面J4外接電源時，燒錄器和積體電路晶片端之間即可形成電路回路。

燒錄器的主控包括供電輸入接腳VDD和GND，透過供電輸入介面J4外接電源為主控供電。燒錄器的主控進一步包括輸入輸出埠GPIO4、GPIO5、和GPIO6。第一訊號轉換電路包括燒錄輸出介面J5、PMOS管Q3和NMOS管Q4，電阻R10、R11、R12。

其中，輸入輸出埠GPIO4與電阻R11的一端電連接，電阻R11的另一端與燒錄輸出介面J5的接腳1電連接。輸入輸出埠GPIO5與電阻R10的一端電連接，輸入輸出埠GPIO5還與PMOS管Q3的閘極電連接，電阻R10的另一端和PMOS管Q3的源極都連接電源VCC，PMOS管Q3的汲極與燒錄輸出介面J5的接腳1電連接。輸入輸出埠GPIO6與電阻R12的一端電連接，輸入輸出埠GPIO6還與NMOS管Q4的閘極電連接，電阻R12的另一端、NMOS管Q4的源極都接地，NMOS管Q4的汲極與燒錄輸出介面J5的接腳1電連接。

積體電路晶片包括PORT2接腳、VDD接腳和GND接腳。第二訊號轉換電路包括燒錄輸入介面J6和電阻R14；隔離電路包括二極體D2和電容C2。其中，PORT2接腳為積體電路晶片的一個輸入輸出介面。

其中，燒錄輸入介面J6的接腳1與電阻R14的一端電連接，電阻R14的另一端與積體電路晶片的PORT2接腳電連接。燒錄輸入介面J6的接腳1還與二極體D2的負極電連接，二極體D2的正極電連接於積體電路晶片的GND接腳，積體電路晶片的GND接腳接地。燒錄輸入介面J6的接腳2分別電連接於積體電路晶片的VDD接腳、電容C2正極，電容C2負極接地。

當第二訊號轉換電路透過燒錄輸入介面J6與燒錄器的燒錄輸出介面J5建立電連接，且燒錄器的供電輸入介面J4外接電源後，燒錄器和積體電路晶片端之間即形成電路回路。此時，燒錄器主控的輸入輸出埠GPIO5用於控制PMOS管Q3打開或關閉，燒錄器主控的輸入輸出埠GPIO6用於控制NMOS管Q4打開或關閉。具體的，當輸入輸出埠GPIO5、GPIO6是低電位0時，PMOS管Q3打開，NMOS管Q4關閉，此時，PMOS管Q3源極的VCC電位可以從其源極導通至其汲極，由於PMOS管Q3的汲極與燒錄輸出介面J5的接腳1電連接，故VCC電位導通至燒錄輸出介面J5的接腳1；當埠GPIO5、GPIO6是高電位1時，PMOS管Q3關閉，NMOS管Q4打開，此時，NMOS管Q4的汲極和源極導通，由於NMOS管Q4的汲極與燒錄輸出介面J5的接腳1電連接，故燒錄輸出介面J5的接腳1的電位被NMOS管Q4的源極拉低為GND。可見，透過燒錄器主控電路的埠GPIO5和GPIO6，可以巧妙地實現燒錄輸出介面J5接腳1的電壓在VCC和0兩個電壓數值之間切換。

當埠GPIO5是高電位1且GPIO6是低電位0時，PMOS管Q3和NMOS管O4都處於關閉狀態時，將PORT2接腳設置為輸出，燒錄器主控的輸入 輸出埠GPIO4即可實現透過燒錄輸出介面J5的接腳1接收積體電路晶片PORT2接腳發送的回饋訊號。

當燒錄器的燒錄輸出介面J5接腳1的電壓在VCC和0兩個數值之間切換時，由於積體電路晶片端的燒錄輸入介面J6的接腳1與燒錄輸出介面J5的接腳1是電連接的，積體電路晶片的PORT2接腳設為輸入，則積體電路晶片端的燒錄輸入介面J6接腳1的電壓也會在VCC和0兩個數值之間切換，並透過電阻R14輸入到積體電路晶片的PORT2接腳，此時，積體電路晶片根據與燒錄器之間的預設規則對PORT2接腳的電壓進行判斷，藉以可以確定該燒錄器具體傳輸的資料。特別的，當燒錄輸入介面J6接腳1的電壓為0時，可以為電容C2充電，當燒錄輸入介面J6接腳1的電壓為VCC時，二極體D2的單嚮導通性幫助隔離燒錄輸入介面J6接腳1和積體電路晶片的GND接腳，藉以巧妙地保證電容C2對積體電路晶片VDD接腳放電以維持積體電路晶片正常運作，確保燒錄輸入介面J6接腳1的電壓透過電阻R14輸入到積體電路晶片的PORT2接腳。

當PMOS管Q3和NMOS管Q4都處於關閉狀態時，積體電路晶片可以透過PORT2接腳發送回饋訊號至燒錄器主控的輸入輸出埠GPIO4。

當積體電路晶片處於正常運作狀態時，是將燒錄輸入介面J6電連接於供電介面J7連接的BT2電池或DC供電端。當燒錄器對積體電路晶片進行資料寫入時，燒錄輸入介面J6與供電介面J7斷開連接，燒錄輸入介面J6與燒錄輸出介面J5建立電連接。

燒錄器或積體電路晶片端不同時進行發送和接收，燒錄器需要發送資料寫入指令至積體電路晶片，在發送資料寫入指令後立即切換為輸入電路，等待接收積體電路晶片發送的訊號。

此外，為了保證積體電路晶片在整個資料寫入過程中都能正常運作，會將PMOS管Q3連續打開且NMOS管Q4連續關閉的時間控制在合理的時間 範圍內，藉以避免燒錄輸入介面J6接腳1的電壓因長時間為VCC而導致積體電路晶片無法正常運作的情況發生。比如，可以採用在透過電位切換來傳輸特定字節的資料後在一預設時間段內將PMOS管Q3維持為關閉且將NMOS管Q4維持為打開的方式。該預設時間段可結合實際需要的資料傳輸效率來設定。

本實施例中，燒錄器的主控型號為GD32F150G8U6，或者是STM32F103CBT6、TR16F801B，積體電路晶片為TR16F064B、GD32系列母體、STM32系列母體，此處僅為燒錄器主控和積體電路晶片型號列舉性描述，不解釋為對本發明的限制。

需要說明的是，本實施例中積體電路晶片端的二極體D2和電阻R14也可設置於積體電路晶片內部。此外，本實施例中的電路是為了充分說明燒錄器透過控制積體電路晶片供電負極輸入電壓的電性參數對積體電路晶片進行資料寫入的過程，而並不對實現燒錄器控制積體電路晶片供電負極輸入電壓的電性參數的電路進行限定，實際上能夠實現該過程的電路有多種，如積體電路晶片端的二極體D2可以用MOS管替代，還可以用三極管或其他門電路替代，燒錄器端包括Q3和Q4的電路也可以用馬達驅動、開關電路等具備同種功能的元件或電路來實現，這些替代所形成的電路均在本發明的申請專利範圍之內。

實施例十四

如第20圖所示，為本發明實施例提供的另一種積體電路晶片的資料寫入裝置的結構示意圖。該積體電路晶片的資料寫入裝置，配置於燒錄器。在本發明實施例中，積體電路晶片透過供電正極和供電負極與該燒錄器電連接。

如第20圖所示，該資料寫入裝置包括：發送單元101’和控制執行單元102’。

其中，發送單元101’，用於發送資料寫入指令至該積體電路晶片；該資料寫入指令用於指示該積體電路晶片接收該資料寫入指令後，進入資料寫入模式；控制執行單元102’，用於在該積體電路晶片進入資料寫入模式後，透過控制該積體電路晶片供電負極輸入電壓的電性參數對積體電路晶片進行資料寫入。

可選地，該控制執行單元102’，具體用於：透過控制該積體電路晶片供電負極輸入電壓的大小對積體電路晶片進行資料寫入；或透過控制該積體電路晶片供電負極輸入電壓上疊加的電訊號的頻率對積體電路晶片進行資料寫入。

可選地，該控制執行單元102’，具體用於：透過控制該積體電路晶片供電負極輸入電壓的電性參數對積體電路晶片進行當前幀資料寫入。

相應的，該控制執行單元102’還用於：當接收到該積體電路晶片在成功接收當前幀資料後回饋的幀資料接收成功訊號時，進行下一幀資料寫入。

實施例十五

如第11圖所示，為本發明實施例提供的另一種積體電路晶片的資料寫入裝置的結構示意圖。

該積體電路晶片的資料寫入裝置，配置於積體電路晶片。在本發明實施例中，積體電路晶片透過供電正極和供電負極與該燒錄器電連接。

如第11圖所示，該資料寫入裝置包括：接收單元111、檢測執行單元112和啟用單元113。

其中，接收單元111，用於接收燒錄器發送的資料寫入指令，進入資料寫入模式； 檢測執行單元112，用於透過檢測該燒錄器控制的供電負極輸入電壓的電性參數，確定燒錄器傳輸的資料；啟用單元113，用於啟用該燒錄器傳輸的資料。

可選地，該檢測執行單元112，具體用於：透過檢測該燒錄器控制的供電負極輸入電壓的大小，確定燒錄器傳輸的資料；或透過檢測該燒錄器控制的供電負極輸入電壓上疊加的電訊號的頻率，確定燒錄器傳輸的資料。

在上述實施例中沒有詳述或記載的部分，可以參見其它實施例的相關描述。

應理解，上述實施例中各步驟的序號的大小並不意指執行順序的先後，各過程的執行順序應以其功能和內在邏輯確定，而不應對本發明實施例的實施過程構成任何限定。

實施例十六

第12圖是本發明一實施例提供的一種積體電路晶片的資料寫入設備的示意圖。如第12圖所示，該實施例的設備12包括：處理器120、儲存器121以及儲存在該儲存器121中並可在該處理器120上運行的電腦程式122。該處理器120執行該電腦程式122時實現上述各個積體電路晶片的資料寫入方法實施例中的步驟，例如第13圖所示的步驟101’至103’；又如第17圖所示的步驟701’至703’。或者，該處理器120執行該電腦程式122時實現上述各裝置實施例中各模組/單元的功能，例如第20圖所示模組101’至102’的功能；又如上述實施例十五中該第11圖所示模組111至113的功能。

列舉性的，該電腦程式122可以被分割成一個或多個模組/單元，該一個或者多個模組/單元被儲存在該儲存器121中，並由該處理器120執行，以 完成本發明。該一個或多個模組/單元可以是能夠完成特定功能的一系列電腦程式指令段，該指令段用於描述該電腦程式122在該積體電路晶片的資料寫入設備12中的執行過程。

例如，該電腦程式122可以被分割成發送單元和控制執行單元(虛擬裝置中的單元)，各單元具體功能如下：發送單元，用於發送資料寫入指令至該積體電路晶片；該資料寫入指令用於指示該積體電路晶片接收該資料寫入指令後，進入資料寫入模式；控制執行單元，用於在該積體電路晶片進入資料寫入模式後，透過控制該積體電路晶片供電負極輸入電壓的電性參數對積體電路晶片進行資料寫入。

又如，該電腦程式122可以被分割成接收單元、檢測執行單元和啟用單元(虛擬裝置中的單元)，各單元具體功能如下：接收單元，用於接收燒錄器發送的資料寫入指令，進入資料寫入模式；檢測執行單元，用於透過檢測該燒錄器控制的供電負極輸入電壓的電性參數，確定燒錄器傳輸的資料；啟用單元，用於啟用該燒錄器傳輸的資料。

在上述實施例中，對各個實施例的描述都各有偏重，某個實施例中沒有詳述或記載的部分，可以參見其它實施例的相關描述。

本領域具有通常知識者可以意識到，結合本文中所揭露的實施例描述的各列舉的單元及算法步驟，能夠以電子硬體、或者電腦軟體和電子硬體的結合來實現。這些功能究竟以硬體還是軟體方式來執行，取決於技術手段的特定應用和設計約束條件。專業技術人員可以對每個特定的應用來使用不同方法來實現所描述的功能，但是這種實現不應認為超出本發明的範圍。

在本發明所提供的實施例中，應該理解到，所揭露的裝置/終端設備和方法，可以透過其它的方式實現。例如，以上所描述的裝置/終端設備實施例僅僅是示意性的，例如，該模組或單元的劃分，僅僅為一種邏輯功能劃分，實際實現時可以有另外的劃分方式，例如多個單元或組件可以結合或者可以整合到另一個系統，或一些特徵可以忽略，或不執行。另一點，所顯示或討論的相互之間的耦合或直接耦合或通訊連接可以是透過一些介面，裝置或單元的間接耦合或通訊連接，可以是電性，機械或其它的形式。

該作為分離構件說明的單元可以是或者也可以不是物理上分開的，作為單元顯示的構件可以是或者也可以不是物理單元，即可以位於一個地方，或者也可以分佈到多個網路單元上。可以根據實際的需要選擇其中的部分或者全部單元來實現本實施例手段的目的。

該整合的模組/單元如果以軟體功能單元的形式實現並作為獨立的產品銷售或使用時，可以儲存在一個電腦可讀取儲存媒體中。基於這樣的理解，本發明實現上述實施例方法中的全部或部分流程，也可以透過電腦程式來指令相關的硬體來完成，該電腦程式可儲存於一電腦可讀儲存媒體中，該電腦程式在被處理器執行時，可實現上述各個方法實施例的步驟。其中，該電腦程式包括電腦程式代碼，該電腦程式代碼可以為源代碼形式、對象代碼形式、可執行檔案或某些中間形式等。該電腦可讀媒體可以包括：能夠攜帶該電腦程式代碼的任何實體或裝置、記錄媒體、隨身碟、可攜式硬碟、磁碟、光碟、電腦儲存器、唯讀記憶體(Read-Only Memory，ROM)、隨機存取記憶體(Random Access Memory，RAM)、電載波訊號、電信訊號以及軟體分發媒體等。需要說明的是，該電腦可讀媒體包含的內容可以根據司法管轄區內立法和專利實踐的要求進行適當的增減，例如在某些司法管轄區，根據立法和專利實踐，電腦可讀媒體不包括電載波訊號和電信訊號。

以上該實施例僅用以說明本發明的技術手段，而非對其限制；儘管參照前述實施例對本發明進行了詳細的說明，本領域具有通常知識者應當理解：其依然可以對前述各實施例所記載的技術手段進行修改，或者對其中部分技術特徵進行等同替換；而這些修改或者替換，並不使相應技術手段的本質脫離本發明各實施例技術手段的精神和範圍，均應包含在本發明的申請專利範圍之內。

S101、S102、S103:步驟

Claims (16)

1. 一種積體電路晶片的資料寫入方法，應用於燒錄器，其中，該積體電路晶片透過供電正極和供電負極與該燒錄器的第一信號轉換電路電連接；該積體電路晶片內建或外接儲存器；該資料寫入係指該積體電路晶片透過該燒錄器寫資料至該儲存器；該資料寫入方法包括：發送資料寫入指令至該積體電路晶片；該資料寫入指令用於指示該積體電路晶片接收該資料寫入指令後，進入資料寫入模式；在該積體電路晶片進入資料寫入模式後，該燒錄器透過該第一信號轉換電路控制該積體電路晶片供電正極或供電負極輸入電壓的電性參數，藉以對該積體電路晶片進行資料寫入。
2. 如申請專利範圍第1項所述的資料寫入方法，其中，該燒錄器透過該第一信號轉換電路控制該積體電路晶片供電正極或供電負極輸入電壓的電性參數對該積體電路晶片進行資料寫入，包括：透過控制該積體電路晶片供電正極或供電負極輸入電壓的大小對該積體電路晶片進行資料寫入；或透過控制該積體電路晶片供電正極或供電負極輸入電壓上疊加的電訊號的頻率對該積體電路晶片進行資料寫入。
3. 如申請專利範圍第2項所述的資料寫入方法，其中，該燒錄器透過該第一信號轉換電路控制該積體電路晶片供電正極或供電負極輸入電壓的大小對積體電路進行資料寫入，包括：透過控制該積體電路晶片供電負極或供電正極輸入電壓的大小 在VCC和0之間切換以對該積體電路晶片進行資料寫入。
4. 如申請專利範圍第1項至第3項中之任一項所述的資料寫入方法，其中，該燒錄器透過該第一信號電路控制該積體電路晶片供電正極或供電負極輸入電壓的電性參數對該積體電路晶片進行資料寫入，包括：透過控制該積體電路晶片供電正極或供電負極輸入電壓的電性參數對該積體電路晶片進行當前幀資料寫入；相應的，該資料寫入方法進一步包括：當接收到該積體電路晶片在成功接收當前幀資料後回饋的幀資料接收成功訊號時，進行下一幀資料寫入。
5. 一種積體電路晶片的資料寫入方法，其中，該積體電路晶片透過供電正極和供電負極與燒錄器的第一信號轉換電路電連接，該第一信號轉換電路用於控制積體電路晶片供電正極的輸入電壓的電性參數，藉以對積體電路晶片進行資料寫入；該資料寫入方法包括：該積體電路晶片接收該燒錄器發送的資料寫入指令，進入資料寫入模式；該積體電路晶片透過檢測由該燒錄器的第一信號轉換電路控制的積體電路晶片供電正極或供電負極的輸入電壓的電性參數，確定該燒錄器傳輸的資料；該積體電路晶片啟用該燒錄器傳輸的資料。
6. 如申請專利範圍第5項所述的資料寫入方法，其中，該積體電路晶片透過檢測由該燒錄器的第一信號轉換電路控制的積體電路晶片供電正極或供電負極輸入電壓的電性參數，確定該燒錄 器傳輸的資料，包括：該積體電路晶片透過檢測該燒錄器控制的供電正極或供電負極輸入電壓的大小，確定該燒錄器傳輸的資料；或該積體電路晶片透過檢測該燒錄器控制的供電正極或供電負極輸入電壓上疊加的電訊號的頻率，確定該燒錄器傳輸的資料。
7. 如申請專利範圍第6項所述的資料寫入方法，其中，該積體電路晶片透過檢測由該燒錄器的第一信號轉換電路控制的積體電路晶片供電正極或供電負極輸入電壓的大小，確定該燒錄器傳輸的資料，包括：該積體電路晶片透過檢測該燒錄器控制的供電正極或供電負極輸入電壓的大小為VCC還是0以確定該燒錄器傳輸的二進制資料。
8. 如申請專利範圍第5項至第7項中之任一項所述的資料寫入方法，其中，該積體電路晶片透過檢測由該燒錄器的第一信號轉換電路控制的積體電路晶片供電正極或供電負極輸入電壓的電性參數，確定該燒錄器傳輸的資料，進一步包括：在確定成功接收該燒錄器傳輸的當前幀資料後，回饋幀資料接收成功訊號至該燒錄器以指示該燒錄器對該積體電路晶片進行下一幀資料寫入。
9. 一種積體電路晶片的資料寫入系統，其中，該資料寫入系統包括燒錄器和該積體電路晶片，該燒錄器包括主控電路和與該主控電路電連接的第一訊號轉換電路，該主控電路透過該第一訊號轉換電路電連接該積體電路晶片的供電正極和供電負極；該主控電路，用於： 發送資料寫入指令至該積體電路晶片；該資料寫入指令用於指示該積體電路晶片接收該資料寫入指令後，進入資料寫入模式；以及在該積體電路晶片進入資料寫入模式後，透過該第一訊號轉換電路控制該積體電路晶片供電正極或供電負極的輸入電壓的電性參數對該積體電路晶片進行資料寫入。
10. 如申請專利範圍第9項所述的資料寫入系統，其中，進一步包括第二訊號轉換電路，該第二訊號轉換電路外接或者內建於該積體電路晶片，該第二訊號轉換電路與該第一訊號轉換電路電連接，該積體電路晶片透過該第二訊號轉換電路檢測該燒錄器控制的供電正極或供電負極輸入電壓的電性參數，確定該燒錄器傳輸的資料。
11. 如申請專利範圍第10項所述的資料寫入系統，其中，進一步包括隔離電路，該隔離電路與該積體電路晶片電連接，該積體電路晶片透過該隔離電路隔離對該積體電路晶片和該燒錄器之間的資料傳輸造成干擾的訊號。
12. 如申請專利範圍第9項所述的資料寫入系統，其中，該燒錄器進一步包括電源輸入電路，該電源輸入電路分別與該主控電路和該第一訊號轉換電路電連接，該電源輸入電路用於外接電源，對該主控電路和該第一訊號轉換電路進行供電。
13. 一種積體電路晶片的資料寫入裝置，配置於燒錄器，其中，該積體電路晶片透過供電正極和供電負極與該燒錄器的第一信號轉換電路電連接，該第一信號轉換電路用於控制積體電路晶片供電正極的輸入電壓的電性參數，藉以對積體電路晶片進行資 料寫入；該資料寫入裝置包括：發送單元，用於發送資料寫入指令至該積體電路晶片；該資料寫入指令用於指示該積體電路晶片接收該資料寫入指令後，進入資料寫入模式；控制執行單元，用於在該積體電路晶片進入資料寫入模式後，透過該第一信號轉換電路控制該積體電路晶片供電正極或供電負極輸入電壓的電性參數，對該積體電路晶片進行資料寫入。
14. 一種積體電路晶片的資料寫入裝置，配置於該積體電路晶片，其中，該積體電路晶片透過供電正極和供電負極與燒錄器的第一信號轉換電路電連接，該第一信號轉換電路用於控制積體電路晶片供電正極的輸入電壓的電性參數，藉以對積體電路晶片進行資料寫入；該資料寫入裝置包括：接收單元，用於接收該燒錄器發送的資料寫入指令，進入資料寫入模式；檢測執行單元，用於透過檢測由該燒錄器的第一信號轉換電路控制的積體電路晶片供電正極或供電負極的輸入電壓的電性參數，確定該燒錄器傳輸的資料；啟用單元，用於啟用該燒錄器傳輸的資料。
15. 一種積體電路晶片的資料寫入設備，包括儲存器、處理器以及儲存在該儲存器中並可在該處理器上運行的電腦程式，其中，該處理器執行該電腦程式時實現如申請專利範圍第1項至第8項中之任一項所述方法的步驟。
16. 一種電腦可讀儲存媒體，該電腦可讀儲存媒體用於儲存被處理器執行時實現如申請專利範圍第1項至第8項中之任一項所述 方法的步驟的電腦程式。

Images