JP6799143B2 - 集積回路チップのデータ書き込み方法、システム、装置、デバイスおよび媒体 - Google Patents

集積回路チップのデータ書き込み方法、システム、装置、デバイスおよび媒体 Download PDF

Info

Publication number
JP6799143B2
JP6799143B2 JP2019508808A JP2019508808A JP6799143B2 JP 6799143 B2 JP6799143 B2 JP 6799143B2 JP 2019508808 A JP2019508808 A JP 2019508808A JP 2019508808 A JP2019508808 A JP 2019508808A JP 6799143 B2 JP6799143 B2 JP 6799143B2
Authority
JP
Japan
Prior art keywords
integrated circuit
circuit chip
writer
data
data writing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019508808A
Other languages
English (en)
Other versions
JP2020523721A (ja
Inventor
威行 朱
威行 朱
Original Assignee
天浪▲創▼新科技（深▲セン▼）有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/CN2018/084246 external-priority patent/WO2019204982A1/zh
Priority claimed from CN201810373882.4A external-priority patent/CN108363581B/zh
Priority claimed from CN201811271213.2A external-priority patent/CN109542465B/zh
Application filed by 天浪▲創▼新科技（深▲セン▼）有限公司 filed Critical 天浪▲創▼新科技（深▲セン▼）有限公司
Publication of JP2020523721A publication Critical patent/JP2020523721A/ja
Application granted granted Critical
Publication of JP6799143B2 publication Critical patent/JP6799143B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/61—Installation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Microcomputers (AREA)

Description

本出願は、２０１８年０４月２４日に、中国特許庁に提出された「集積回路チップのデータ書き込み方法、システム、装置、デバイスおよび媒体」と題する中国特許出願第２０１８１０３７３８８２．４号を基礎出願とする優先権を主張し、この基礎出願の全ての内容が参照により本出願に含まれる。また、本出願は、２０１８年０４月２４に、世界知的所有権機関（ＷＩＰＯ）に提出された「集積回路チップのデータ書き込み方法、システム、装置、デバイスおよび媒体」と題する国際特許出願（出願番号ＰＣＴ／ＣＮ２０１８／０８４２４６）を基礎出願とする優先権を主張し、この基礎出願の全ての内容が参照により本出願に含まれる。また、本出願は、２０１８年１０月２９日に、中国特許庁に提出された「集積回路チップのデータ書き込み方法、システム、装置、デバイスおよび媒体」と題する中国特許出願第２０１８１１２７１２１３．２号を基礎出願とする優先権を主張し、この基礎出願の全ての内容が参照により本出願に含まれる。
本出願は、集積回路技術の分野に属し、特に、集積回路チップのデータ書き込み方法、システム、装置、デバイスおよび媒体に関する。
半導体技術の急速な発展に伴い、回路基板においてプログラマブル集積回路チップがより多く応用されている。電気的消去可能プログラマブル読み出し専用メモリ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ、ＥＥＰＲＯＭ）、フラッシュ（Ｆｌａｓｈ）、およびプログラマブルロジックデバイス（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ、ＰＬＤ）などは、それらのプログラマブル機能を有するために電子産業において人気を集まっている。
しかしながら、現在のプログラマブル集積回路チップは、一般に、例えばジョイントテストアクショングループ（Ｊｏｉｎｔ Ｔｅｓｔ Ａｃｔｉｏｎ Ｇｒｏｕｐ、ＪＴＡＧ）インタフェース、インサーキットプログラマ（Ｉｎ−ｃｉｒｃｕｉｔ ｐｒｏｇｒａｍｍｅｒ、ＩＣＰ）インタフェース、インシステムプログラミング（Ｉｎ−Ｓｙｓｔｅｍ Ｐｒｏｇｒａｍｍｉｎｇ、ＩＳＰ）インタフェースまたはユニバーサル非同期受信機／送信機（Ｕｎｉｖｅｒｓａｌ Ａｓｙｎｃｈｒｏｎｏｕｓ Ｒｅｃｅｉｖｅｒ／Ｔｒａｎｓｍｉｔｔｅｒ、ＵＡＲＴ）インタフェースなどのような特定のインタフェースを介したデータ書き込みを必要とするが、これらの特定のインタフェースを介したデータ書き込みを完成するために少なくとも４本のラインが必要とし、またプログラマブル集積回路チップがプリント基板組立体（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ Ａｓｓｅｍｂｌｙ、ＰＣＢＡ）にバインディングまたは貼付される前にも行われる必要があるから、この従来のデータ書き込み方法は非常に融通性がなく、そして対応する完成品の生産モードが固定され、サイクルが長すぎるので、完成品の生産効率は業界の現在の需要の成長率よりはるかに遅れている。
本出願の実施例は、従来技術における集積回路チップのデータ書き込み方法が融通性がなく、完成品の生産効率が低いという問題を解決するために、集積回路チップのデータ書き込み方法、システム、装置、デバイスおよび媒体を提供する。
本出願の実施例の第１の態様は、ライタに応用される集積回路チップのデータ書き込み方法を提供し、前記集積回路チップは給電正極および給電負極を介して前記ライタに電気的に接続され、前記集積回路チップは内蔵または外部メモリを備え、前記データ書き込みとは、前記集積回路チップが前記ライタを介してデータを前記メモリに書き込むことを意味し、前記データ書き込み方法は、
データ書き込み命令を前記集積回路チップに送信することと、ここで、前記データ書き込み命令は、前記データ書き込み命令を受信した後、データ書き込みモードに入るように前記集積回路チップに指示するために使用され、
前記集積回路チップがデータ書き込みモードに入った後、前記集積回路チップの給電正極または給電負極の入力電圧の電気的パラメータを制御することによって集積回路チップへのデータ書き込みを実行することと、を含む。
本出願の実施例の第２の態様は、集積回路チップのデータ書き込み方法を提供し、前記集積回路チップは給電正極および給電負極を介してライタに接続され、前記データ書き込み方法は、
集積回路チップは、ライタによって送信されたデータ書き込み命令を受信し、データ書き込みモードに入ることと、
集積回路チップは、前記ライタによって制御された給電正極または給電負極の入力電圧の電気的パラメータを検出することで、ライタによって伝送されたデータを決定することと、
集積回路チップは、前記ライタによって伝送されたデータを有効化することと、を含む。
本出願の実施例の第３の態様は、集積回路チップのデータ書き込みシステムを提供し、前記データ書き込みシステムは、ライタと、集積回路チップとを含み、前記ライタは主制御部と、第１信号変換回路とを含み、前記主制御部は前記第１信号変換回路を介して前記集積回路チップの給電正極および給電負極に電気的に接続され、
前記主制御部は、
データ書き込み命令を前記集積回路チップに送信することと、ここで、前記データ書き込み命令は、前記データ書き込み命令を受信した後、データ書き込みモードに入るように前記集積回路チップに指示するために使用され、
前記集積回路チップがデータ書き込みモードに入った後、前記第１信号変換回路を介して前記集積回路チップの給電正極または給電負極の入力電圧の電気的パラメータを制御することによって集積回路チップへのデータ書き込みを実行することと、に使用される。
本出願の実施例の第４の態様は、ライタに配置される集積回路チップのデータ書き込み装置を提供し、前記集積回路チップは給電正極および給電負極を介して前記ライタに電気的に接続され、前記データ書き込み装置は、
データ書き込み命令を前記集積回路チップに送信する送信ユニットと、ここで、前記データ書き込み命令は、前記データ書き込み命令を受信した後、データ書き込みモードに入るように前記集積回路チップに指示するために使用され、
前記集積回路チップがデータ書き込みモードに入った後、前記集積回路チップの給電正極または給電負極の入力電圧の電気的パラメータを制御することによって集積回路チップへのデータ書き込みを実行する制御実行ユニットと、を含むことを特徴とする。
本出願の実施例の第５の態様は、集積回路チップに配置される集積回路チップのデータ書き込み装置を提供し、前記集積回路チップは給電正極および給電負極を介してライタに電気的に接続され、前記データ書き込み装置は、
ライタによって送信されたデータ書き込み命令を受信し、データ書き込みモードに入るための受信ユニットと、
前記ライタによって制御された給電正極または給電負極の入力電圧の電気的パラメータを検出することで、ライタによって伝送されたデータを決定するための検出実行ユニットと、
前記ライタによって伝送されたデータを有効化する有効化ユニットと、を含む。
本出願の実施例の第６の態様は、集積回路チップのデータ書き込みデバイスを提供し、メモリと、プロセッサと、前記メモリに格納され前記プロセッサ上で動作可能なコンピュータ読み取り可能な命令と、を含み、前記コンピュータ読み取り可能な命令が実行されると、前記プロセッサは第１の態様または第２の態様に記載の方法のステップを実現することを特徴とする。
本出願の実施例の第７の態様は、コンピュータ読み取り可能な命令が格納されるコンピュータ読み取り可能な記憶媒体を提供し、前記コンピュータ読み取り可能な命令がプロセッサによって実行されると、第１の態様或第２の態様に記載の方法のステップを実現することを特徴とする。
本出願の実施例では、集積回路チップの給電正極および給電負極をライタに電気的に接続し、ライタからデータ書き込み命令を前記集積回路チップに送信し、また、集積回路チップがデータ書き込みモードに入った後、前記集積回路チップの給電正極または給電負極の入力電圧の電気的パラメータを制御するで集積回路チップへのデータ書き込みを実行することによって、集積回路チップのデータ書き込み方法が融通性がなく、完成品の生産効率が低いという技術的課題を解決する。
本出願の実施例における技術的解決手段をより明確に説明するために、以下、実施例または既存技術の説明で使用される図面を簡単に紹介する。当然のことながら、以下の説明における図面は、本出願のいくつかの実施例に過ぎず、当業者であれば、創造的労働を要することなく、これらの図面に基づく他の図面を得ることができる。
本出願の実施例による集積回路チップのデータ書き込み方法を実現するフローチャートである。 本出願の実施例による集積回路チップのデータ書き込みシステムの構造概略図である。 本出願の実施例による別の集積回路チップのデータ書き込みシステムの構造概略図である。 本出願の実施例による集積回路チップのデータ書き込み方法において入力電圧の大きさを制御する概略図である。 本出願の実施例による集積回路チップのデータ書き込み方法において入力電圧に重畳される電気信号の周波数を制御する概略図である。 本出願の実施例による別の集積回路チップのデータ書き込み方法の実現フローチャートである。 本出願の実施例による別の集積回路チップのデータ書き込み方法の実現フローチャートである。 本出願の実施例による別の集積回路チップのデータ書き込みシステムの構造を示す概略図である。 本出願の実施例による別の集積回路チップのデータ書き込みシステムの構造を示す概略図である。 本出願の実施例による集積回路チップのデータ書き込み装置の概略図である。 本出願の実施例による別の集積回路チップのデータ書き込み装置の概略図である。 本出願の実施例による集積回路チップのデータ書き込みデバイスの概略図である。 本出願の実施例による別の集積回路チップのデータ書き込み方法の実現フローチャートある。 本出願の実施例による別の集積回路チップのデータ書き込みシステムの構造を示す概略図である。 本出願の実施例による別の集積回路チップのデータ書き込みシステムの構造を示す概略図である。 本出願の実施例による別の集積回路チップのデータ書き込み方法の実現フローチャートである。 本出願の実施例による別の集積回路チップのデータ書き込み方法の実現フローチャートである。 本出願の実施例による別の集積回路チップのデータ書き込みシステムの構造を示す概略図である。 本出願の実施例による別の集積回路チップのデータ書き込みシステムの構造を示す概略図である。 本出願の実施例による集積回路チップのデータ書き込み装置の概略図である。
以下の説明では、本出願の実施例を完全に理解するために提供される特定のシステム構造、技術などの詳細は、単なる例示に過ぎず、本出願を制限するものではない。しかしながら、当業者には、これらの具体的な詳細がなしに他の実施例において本出願を実施できることが明らかであろう。その他の場合、本出願の説明を妨害しないために、周知のシステム、装置、回路および方法の詳細は省略する。
本出願に記載された技術的解決手段を説明するために、以下の具体的な実施例を挙げて説明する。
実施例１
図１は、本出願の実施例に係る集積回路チップのデータ書き込み方法の実現フローチャートである。このデータ書き込み方法は、集積回路チップへのデータ書き込みを実行する場合に適しており、ライタに応用され、ソフトウェアおよび／またはハードウェアにより実現可能である。
図１に示すように、このデータ書き込み方法は、Ｓ１０１〜Ｓ１０３のステップを含む。
Ｓ１０１、データ書き込み命令を集積回路チップに送信し、ここで、前記データ書き込み命令は、前記データ書き込み命令を受信した後、データ書き込みモードに入ってフィードバック信号を返信するように前記集積回路チップに指示するために使用される。
ここで、前記集積回路チップとは、設計、製造、パッケージおよび試験の後、単独で使用可能な集積回路全体を指し、データ処理機能を有し、内蔵または外部メモリを備える。前記データ書き込みとは、前記集積回路チップが前記ライタを介して前記メモリにデータを書き込むことを意味し、すなわち、集積回路チップはライタを介してデータを伝送することによってその内蔵または外部メモリの情報を更新することができる。前記集積回路チップは、マイクロ制御ユニット（Ｍｉｃｒｏｃｏｎｔｒｏｌｌｅｒ Ｕｎｉｔ、ＭＣＵ）、中央処理装置（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、ＣＰＵ）、デジタル信号プロセッサ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｉｎｇ、ＤＳＰ）やＰＬＤなどであってよい。前記メモリは、ＥＥＰＲＯＭやＦｌａｓｈなどであってよい。
前記ライタは、データを集積回路チップに書き込むできるツールであり、主にワンチップマイコン／メモリなどのチップをプログラミングするために使用される。
本出願の実施例では、前記集積回路チップは、それ自体の給電正極および給電負極を介して直接前記ライタに電気的に接続される。具体的には、集積回路チップは、給電正極および給電負極の入力２ラインを介してライタに電気的に接続され、ライタは外部電源に接続されて回路ループを形成する。
前記給電正極は、電源正極ＶＣＣ（Ｖｏｌｔ Ｃｕｒｒｅｎｔ Ｃｏｎｄｅｎｓｅｒ）であってもよく、電源正極ＶＤＤ（Ｖｏｌｔａｇｅ Ｄｒａｉｎ Ｄｒａｉｎ）であってもよく、具体的な集積回路チップに応じて決定される。前記給電負極は電源負極ＶＳＳであってもよく、電源グラウンド（Ｇｒｏｕｎｄ、ＧＮＤ）であってもよく、具体的な集積回路チップに応じて決定される。前記集積回路チップは通常単一の電源によって給電されるので、給電負極は接地される。本出願をより明確に説明するために、以下の具体的な実施例の説明では、前記集積回路チップはそれ自体の給電正極および給電負極を介してライタに電気的に接続され、図２に示すように、一例として、給電正極は電源正極ＶＣＣであり、給電負極はＧＮＤであり、ライタは集積回路チップの給電正極の入力電圧の電気的パラメータを制御することによって集積回路チップへのデータ書き込みを実行する。
なお、集積回路チップは製品としてパッケージされた後、一般に、製品の作動のために給電される電池ホルダが設けられ、前記電池ホルダは前記集積回路チップの給電正極および給電負極の入力２ラインに接続され、この場合、図３に示すように、前記電池ホルダ上の電池給電を遮断し、または給電電池を前記電池ホルダから取り出して、直接前記電池ホルダ上の電源正極および電源負極のウェーハを介して前記集積回路チップを前記ライタに電気的に接続することができる。前記ライタは外部電源に接続されて回路ループを形成する。
ライタからデータ書き込み命令を集積回路チップに送信し、ここで、前記データ書き込み命令は、前記データ書き込み命令を受信した後、データ書き込みモードに入ってフィードバック信号を返信ように前記集積回路チップに指示するために使用される。
ここで、前記データ書き込みモードとは、前記集積回路チップが前記ライタに応答してデータ書き込みを実行する準備状態を意味する。前記データ書き込み命令は、前記データ書き込み命令を受信した後、データ書き込みモードに入ってフィードバック信号を返信ように前記集積回路チップに指示するために使用される。集積回路チップからフィードバック信号を返信ことは、前記集積回路チップがデータ書き込みモードに入ったという信号を前記ライタにフィードバックすることを意味する。
本出願の一実施例として、前記ライタは主制御部を含み、主制御部によって命令を集積回路チップに送信し、前記集積回路チップは、ライタから送信された命令を受信した後、内蔵または外付けされた第２信号変換回路を通して送信された命令を検出して判断し、送信された命令がデータ書き込み命令である場合、集積回路チップはデータ書き込みモードに入り、フィードバック信号をライタに送信する。本出願の他の実施例において、前記集積回路チップにはさらにＬＥＤおよび／またはスピーカが接続される。さらに、前記集積回路チップがデータ書き込みモードに成功に入った後、集積回路チップに電気的に接続されたＬＥＤランプが点滅するように、および／またはスピーカが音を出すように制御することによって、前記集積回路チップがデータ書き込みモードに成功に入ったことを提示してもよい。このような設定により、データ書き込みを監視するエンジニアは、集積回路チップがデータ書き込みモードに成功に入ったことをより迅速かつ直感的に判断することができ、プロセス全体への監視を容易にし、さらに効率を向上する。
Ｓ１０２、前記集積回路チップによって返信されたフィードバック信号を受信する。
ここで、集積回路チップによって返信されたフィードバック信号とは、前記集積回路チップがデータ書き込みモードに入ったという信号を前記ライタにフィードバックすることを意味する。ライタは、集積回路チップによって返信されたフィードバック信号を受信した後、前記集積回路チップの給電正極の入力電圧の電気的パラメータを制御することによって集積回路チップへのデータ書き込みを実行する。
Ｓ１０３、前記集積回路チップの給電正極の入力電圧の電気的パラメータを制御することによって集積回路チップへのデータ書き込みを実行する。
ここで、前記データ書き込みとは、前記集積回路チップの内蔵または外部メモリの情報を更新するために、前記ライタが前記集積回路チップによって書き込まれる必要のあるデータを前記集積回路チップに伝送することを意味する。
上述した集積回路チップの給電正極の入力電圧の電気的パラメータを制御することは、集積回路チップの給電正極の入力電圧の大きさ、例えば方形波電圧を制御することであってもよく、集積回路チップの給電正極の入力電圧に重畳される電気信号の周波数を制御することであってもよい。例えば、集積回路チップの給電正極の入力電圧に重畳される正弦波信号の周波数を制御し、別の例として、集積回路チップの給電正極の入力電圧に重畳される三角波、のこぎり波などの電気信号の周波数を制御する。なお、これは単なる例示に過ぎず、本出願を制限するものではない。
本出願の実施例において、前記ライタは第１信号変換回路を含み、ライタはその内蔵された信号変換回路を通して前記集積回路チップの給電正極の入力電圧の電気的パラメータを制御することによって集積回路チップへのデータ書き込みを実行する。
本出願の一実施例として、ライタは、集積回路チップの給電正極の入力電圧の大きさを制御することによって集積回路チップへのデータ書き込みを実行し、これは、前記ライタがその内蔵された第１信号変換回路を通して前記集積回路チップの給電正極の入力電圧の大きさを変更することによってバイナリデータ「０」と「１」を伝送することを意味する。
ここで、大きさの異なる入力電圧は、［ＶＣＣ−δ、ＶＣＣ］の範囲から選択することができる。ＶＣＣは、集積回路チップの給電正極ＶＣＣの入力電圧を指し、一般に１．８Ｖ、３Ｖ、または５Ｖなどである。δのバリューエリアは（０、ＶＣＣ］である。なお、さらに、［ＶＣＣ−δ、ＶＣＣ］から数の異なる入力電圧値を選択することもでき、２個を選択してもよく、８個または１６個などを選択してもよい。より多くの入力電圧値を選択することによって、伝送データの伝送効率がより高くなり、それによってデータ書き込みの効率をさらに向上させることができる。例えば、図４に示すように、２つの入力電圧値ＶＣＣ−δおよびＶＣＣが、それぞれバイナリデータ「０」と「１」を伝送するために選択される。
本出願の別の実施例として、ライタは、集積回路チップの給電正極の入力電圧に重畳される正弦波信号の周波数を制御することによって集積回路へのデータ書き込みを実行し、これは、前記ライタがその内蔵された第１信号変換回路を通して前記集積回路チップの給電正極の入力電圧に重畳される正弦波信号の周波数を変更することによってバイナリデータ「０」と「１」を伝送することを意味する。
なお、入力電圧に数の異なる正弦波信号の周波数を重畳することもでき、少なくとも２つを選択してもよく、３つまたは４つ以上などを選択してもよい。より多くの正弦波信号の周波数を選択することによって、伝送データの伝送効率がより高くなり、それによってデータ書き込みの効率をさらに向上させることができる。例えば、図５に示すように、前記集積回路の給電正極の入力電圧に重畳される正弦波信号の周波数をｆ１、ｆ２の間で切り換えるように制御することによって、バイナリデータ「０」と「１」を伝送する。
既存のライタは、ＪＴＡＧインタフェースなどの集積回路チップの特定のインタフェースを介して、少なくとも４本のラインを使用し、集積回路チップに内蔵または外付けされたメモリに対してデータ書き込みを実行するが、本出願に係る技術的解決手段では、集積回路チップの給電正極および給電負極の入力２ラインのみを使用することによってデータ書き込みを完成することができ、より簡単で便利である。なお、本出願のデータ書き込みはＪＴＡＧなどの特定のインタフェースに依存しないので、メーカーのチップをバインディングするコストを非常に巧みに低下する。
なお、本出願の実施例において、ライタによる集積回路チップへのデータ書き込みを実行するために、集積回路チップはデータ書き込みモードに入って、フィードバック信号を返信する。しかしながら、当業者は、データ書き込み命令を受信した後、集積回路チップがデータ書き込みモードに入ったことを知っており、集積回路チップはどのようなフィードバック信号で自体がデータ書き込みモードに成功に入ったことを表すか、またはデータ書き込みモードに成功に入ったというフィードバック信号を返信かどうかに関係なく、ライタは集積回路チップへのデータ書き込みを実行することができ、本実施例の集積回路チップによってフィードバック信号を返信する方法は単なる例示的な説明であり、本出願の特定の限定として解釈されるべきではない。
従来技術において、集積回路チップの内蔵または外部メモリへのデータ書き込みは、それを完成品にパッケージする前に完了させる必要による完成品の生産サイクルが長すぎ、現在の急速に成長する工業製品への要求に合致しない。本出願に係る技術的解決手段によれば、データ書き込みの順序で、従来のモードと同様に、実際の需要のある場合には、先に集積回路チップへのデータ書き込みを実行してから、データ書き込みの完了後の集積回路チップを所望の完成品に製造することができるだけでなく、さらに、先にデータ書き込みが実行されていない集積回路チップを半成品に製造してから、その具体的な機能要件に応じて完了された半成品に対してデータ書き込みを一様に実行することもできる。これにより、本出願の技術的解決手段は、従来のモードにより、非常に巧妙であり、製品需要を決定してから所望の製品を製造するまでのサイクルを大幅に短縮し、より柔軟で制御可能である。
なお、従来の技術において、組み立てられた電子製品は、一般に、機能置換を完了するためにデータ書き込みを実行することができないか、または機能置換を完了するために非常に面倒な分解をする必要がある。本出願に係る技術的解決手段によれば、組み立てられた電子製品に対して、製品の内蔵集積回路チップの給電正極、給電負極を介して対応して電気的に接続された電池ホルダの電源正極ウェーハおよび負極ウェーハを入力することによってデータ書き込みを直接完了することで、組み立てられた電子製品への機能更新を実現することができる。これらのウェーハは外から見えるので、面倒な分解を必要とせず、実装が簡単で柔軟性がある。
実施例２
上記の実施例１に基づいて、ライタと集積回路チップとの間の通信の信頼性を保証するために、本出願の実施例２は上記の実施例１をさらに改良し、実施例２と実施例１との類似点について再度説明しないので、実施例１の対応する説明を参照する。図６は、本出願の実施例に係る別の集積回路チップのデータ書き込み方法の実現フローチャートである。このデータ書き込み方法は、Ｓ６０１〜Ｓ６０４のステップを含む。
Ｓ６０１、データ書き込み命令を集積回路チップに送信し、ここで、前記データ書き込み命令は、前記データ書き込み命令を受信した後、データ書き込みモードに入ってフィードバック信号を返信ように前記集積回路チップに指示するために使用される。
Ｓ６０２、前記集積回路チップによって返信されたフィードバック信号を受信する。
Ｓ６０３、前記集積回路チップの給電正極の入力電圧の電気的パラメータを制御することによって集積回路チップへの現在フレームデータ書き込みを実行する。
ここで、ライタのデータ伝送はフレームデータ伝送を使用し、集積回路チップは各フレームデータが成功に受信された後、フレームデータ受信成功の信号をライタにフィードバックする。このような設定により、ライタと集積回路チップとの間の通信の信頼性が保証される。
ライタは、前記集積回路チップの給電正極の入力電圧の電気的パラメータを制御することによって集積回路チップへの現在フレームデータ書き込みを実行し、前記集積回路チップが現在フレームデータを成功に受信した後にフィードバックされたフレームデータ受信成功の信号を受信する場合、データが完全に伝送されるまで、次のフレームデータ書き込みを実行する。
Ｓ６０４、前記集積回路チップが現在フレームデータを成功に受信した後にフィードバックされたフレームデータ受信成功の信号を受信する場合、次のフレームデータ書き込みを実行する。
成功の信号の場合、次のフレームデータ書き込みを実行する。
なお、本出願の実施例において、ライタによる集積回路チップへのデータ書き込みを実行するために、集積回路チップはデータ書き込みモードに入って、フィードバック信号を返信する。しかしながら、当業者は、データ書き込み命令を受信した後、集積回路チップがデータ書き込みモードに入ったことを知っており、集積回路チップはどのようなフィードバック信号で自体がデータ書き込みモードに成功に入ったことを表すか、またはデータ書き込みモードに成功に入ったというフィードバック信号を返信するかどうかに関係なく、ライタは集積回路チップへのデータ書き込みを実行することができ、本実施例の集積回路チップによってフィードバック信号を返信するという方法は単なる例示的な説明であり、本出願への具体的な制限として解釈されるべきではない。
実施例３
図７は、本出願の実施例に係る集積回路チップのデータ書き込み方法の実現フローチャートである。このデータ書き込み方法は、集積回路チップへのデータ書き込みを実行する場合に適応しており、集積回路チップを備える製品または集積回路チップに応用され、ソフトウェアおよび／またはハードウェアにより実現可能である。この実施例３で具体的に説明されていない内容については、実施例１および実施例２の対応する説明を参照する。
図７に示すように、このデータ書き込み方法は、Ｓ７０１〜Ｓ７０３のステップを含む。
Ｓ７０１、集積回路チップは、ライタによって送信されたデータ書き込み命令を受信し、データ書き込みモードに入ってフィードバック信号を返信する。
Ｓ７０２、集積回路チップは、前記ライタによって制御された給電正極の入力電圧の電気的パラメータを検出することで、ライタによって伝送されたデータを決定する。
集積回路チップは、その給電正極の入力電圧の電気的パラメータを検出し、ライタとの間のプリセットルールに従って検出結果を判断することで、前記ライタによって伝送されたデータを決定する。
前記プリセットルールは、電気的パラメータと伝送データとの対応関係を含む。一方で、入力電圧の大きさと伝送データとの対応関係を含む。例えば、大きさの異なる２つの入力電圧はそれぞれ伝送データ「０」と「１」に対応する。別の例として、大きさの異なる８つの入力電圧はそれぞれ伝送データ「０」、「１」、「２」、「３」、「４」、「５」、「６」と「７」に対応する。もう一方で、入力電圧に重畳される電気信号の周波数と伝送データとの対応関係を含む。例えば、周波数の大きさの異なる２つの入力電圧はそれぞれ伝送データ「０」と「１」に対応する。別の例として、大きさの異なる８つの入力電圧はそれぞれ伝送データ「０」、「１」、「２」、「３」、「４」、「５」、「６」と「７」に対応する。
本出願の一実施例として、前記集積回路チップは、その内蔵または外付けされた第２信号変換回路を通してその給電正極の入力電圧の電気的パラメータを検出する。ここで、第２信号変換回路は、Ａ／Ｄ変換器または比較器などの回路である。例えば、ライタは、集積回路チップの給電正極の入力電圧の大きさを２つの値、例えばＶＣＣ−δとＶＣＣとの間で切り換えるように制御すると、前記集積回路チップは、プリセットルールに従って前記ライタによって伝送されたデータが「０」か「１」かを判断し、ここで、プリセットルールは、ＶＣＣ−δが伝送データの「０」に対応し、ＶＣＣが伝送データの「１」に対応するというように設定されてもよく、ＶＣＣ−δが伝送データの「１」に対応し、ＶＣＣが伝送データの「０」に対応するというように設定されてもよい。
別の例として、ライタは、集積回路チップの給電正極の入力電圧の大きさを８つの値の間で切り換えるように制御すると、前記集積回路チップは、プリセットルールに従って前記ライタによって伝送されたデータが「０」、「１」、「２」、「３」、「４」、「５」、「６」または「７」であるかを判断し、判断された後、対応するバイナリデータ「０００」、「００１」、「０１０」、「０１１」、「１００」、「１０１」、「１１０」、「１１１」に変換する。これにより、２つの入力電圧値を用いたデータ伝送より、複数の入力電圧値を用いたデータ伝送はデータ伝送効率を大幅に向上させることができる。
同様に、２つの周波数値を用いたデータ伝送より、複数の周波数値を用いたデータ伝送もデータ伝送効率を向上させることができる。
Ｓ７０３、集積回路チップは、前記ライタによって伝送されたデータを有効化する。
ここで、集積回路チップは、ライタによって伝送されたデータを有効化し、すなわち、集積回路チップはライタを介してデータを伝送することによってその内蔵または外部メモリの情報を更新する。ライタによって伝送されたデータを成功に有効化した後、集積回路チップはデータ更新成功の信号をライタにフィードバックする。
なお、本出願の実施例において、ライタによる集積回路チップへのデータ書き込みを実行するために、集積回路チップはデータ書き込みモードに入って、フィードバック信号を返信する。しかしながら、当業者は、データ書き込み命令を受信した後、集積回路チップがデータ書き込みモードに入ったことを知っており、集積回路チップはどのようなフィードバック信号で自体がデータ書き込みモードに成功に入ったことを表すか、またはデータ書き込みモードに成功に入ったというフィードバック信号を返信するかどうかに関係なく、ライタは集積回路チップへのデータ書き込みを実行することができ、本実施例の集積回路チップによってフィードバック信号を返信するという方法は単なる例示的な説明であり、本出願への具体的な制限として解釈されるべきではない。
上記実施例における各ステップの番号の大きさは実行順序を意味するものではなく、各プロセスの実行順序はその機能および内部ロジックによって決定され、本出願の実施例の実施プロセスを制限するものではないことを理解すべきである。
実施例４
引き続き図２および図３を参照し、本出願の実施例に係る集積回路チップのデータ書き込みシステムの構造を示す概略図である。データ書き込みシステムは、ライタと、集積回路チップとを含み、前記ライタは集積回路チップの給電正極および給電負極に電気的に接続される。
ここで、前記ライタは、データ書き込み命令を前記集積回路チップに送信するために使用され、前記データ書き込み命令は、前記データ書き込み命令を受信した後、データ書き込みモードに入ってフィードバック信号を返信するように前記集積回路チップに指示するために使用され、前記集積回路チップによって返信されたフィードバック信号を受信し、前記集積回路チップの給電正極の入力電圧の電気的パラメータを制御することによって集積回路チップへのデータ書き込みを実行する。
本出願の実施例において、ライタは、集積回路チップの給電正極および負極の入力２ラインを介して集積回路チップに電気的に接続され、ライタは外部電源に接続されて回路ループを形成する。
前記集積回路チップは、ライタによって送信されたデータ書き込み命令を受信し、データ書き込みモードに入ってフィードバック信号を返信ように使用され、前記ライタによって制御された給電正極の入力電圧の電気的パラメータを検出することで、ライタによって伝送されたデータを決定し、前記ライタによって伝送されたデータを有効化する。
ここで、ライタと集積回路チップとの間で双方向通信方法が採用されている。集積回路チップは、前記ライタによって伝送されたデータを成功に有効化した後、データ更新成功の信号をライタにフィードバックする。
さらに、図８に示すように、前記ライタは主制御部と、第１信号変換回路とを含み、前記主制御部は前記第１信号変換回路を介して前記集積回路チップの給電正極および給電負極に電気的に接続される。
前記主制御部は、
データ書き込み命令を前記集積回路チップに送信することと、ここで、前記データ書き込み命令は、前記データ書き込み命令を受信した後、データ書き込みモードに入ってフィードバック信号を返信するように前記集積回路チップに指示するために使用され、
前記集積回路チップによって返信されたフィードバック信号を受信することと、
前記第１信号変換回路を通して前記集積回路チップの給電正極の入力電圧の電気的パラメータを制御することによって集積回路チップへのデータ書き込みを実行することと、に使用される。
さらに、図８に示すように、前記ライタは電源入力回路をさらに含み、前記電源入力回路は、それぞれ前記主制御部および前記第１信号変換回路に電気的に接続され、前記電源入力回路は、前記主制御部および前記第１信号変換回路に給電するために、外部電源に接続される。
さらに、図８に示すように、前記データ書き込みシステムは第２信号変換回路をさらに含み、前記第２信号変換回路は前記第１信号変換回路に電気的に接続され、前記集積回路チップは、前記第２信号変換回路を通して前記ライタによって制御された給電正極の入力電圧の電気的パラメータを検出することで、前記ライタによって伝送されたデータを決定する。
ここで、前記第２信号変換回路は、前記集積回路チップに外付けまたは内蔵されてもよい。集積回路チップは、第２信号変換回路を通して給電正極の入力電圧の電気的パラメータ、例えば入力電圧の大きさまたは前記入力電圧に重畳される電気信号の周波数を検出し、ライタとの間のプリセットルールに従って検出結果を判断することで、前記ライタによって伝送された特定のデータを決定する。
さらに、図８に示すように、前記データ書き込みシステムは分離回路をさらに含み、前記分離回路は前記集積回路チップに電気的に接続され、前記集積回路チップは、前記分離回路によって前記集積回路チップとライタとの間のデータ伝送による干渉信号を遮断する。
ここで、前記分離回路は前記集積回路チップに外部接続されてもよい。
なお、本出願の実施例において、ライタによる集積回路チップへのデータ書き込みを実行するために、集積回路チップはデータ書き込みモードに入って、フィードバック信号を返信する。しかしながら、当業者は、データ書き込み命令を受信した後、集積回路チップがデータ書き込みモードに入ったことを知っており、集積回路チップはどのようなフィードバック信号で自体がデータ書き込みモードに成功に入ったことを表すか、またはデータ書き込みモードに成功に入ったというフィードバック信号を返信するかどうかに関係なく、ライタは集積回路チップへのデータ書き込みを実行することができ、本実施例の集積回路チップによってフィードバック信号を返信する方法は単なる例示的な説明であり、本出願への具体的な制限として解釈されるべきではない。
実施例５
図９は、本出願の実施例に係る集積回路チップのデータ書き込みシステムの構造を示す概略図である。この実施例５は上記の実施例４をさらに改良する。実施例５と実施例４との類似点について再度説明しないので、実施例４の対応する説明を参照し、実施例４との相違点のみを説明する。
図９は、ライタに内蔵された第１データ変換回路によって、集積回路の給電正極の入力電圧をＶＣＣと０との間で切り換えるように制御する場合、すなわちライタと集積回路チップとの間の通信レベルをＶＣＣとＧＮＤとの間で切り換えられるように制御する場合の回路図である。
ライタの電源入力回路は給電入力インタフェースＪ１を含み、ライタの第１信号変換回路はプログラミング出力インタフェースＪ２を含み、給電入力インタフェースＪ１は、それぞれライタ主制御部回路および第１信号変換回路に電気的に接続され、ライタ主制御部回路および第１信号変換回路に給電するために、外部電源に接続される。第２信号変換回路はプログラミング入力インタフェースＪ３を含み、プログラミング入力インタフェースＪ３はライタのプログラミング出力インタフェースＪ２と電気的接続が確立される。
プログラミング入力インタフェースＪ３のピン２はプログラミング出力インタフェースＪ２のピン２に接続され、プログラミング入力インタフェースＪ３のピン１およびプログラミング出力インタフェースＪ２のピン１はいずれも接地される。ライタ給電入力インタフェースＪ１が外部電源に接続される場合、ライタと集積回路チップ端との間で回路ループを形成することができる。
ライタの主制御部は給電入力ピンＶＤＤおよびＧＮＤを含み、給電入力インタフェースＪ１を介して外部電源に接続することで主制御部に給電する。ライタの主制御部は入出力ポートＧＰＩＯ１、ＧＰＩＯ２およびＧＰＩＯ３をさらに含む。第１信号変換回路はプログラミング出力インタフェースＪ２、ＰＭＯＳトランジスタＱ１、Ｑ２、抵抗Ｒ１、Ｒ２、Ｒ３およびＲ４を含む。
ここで、入出力ポートＧＰＩＯ１は抵抗Ｒ２の一端に電気的に接続され、抵抗Ｒ２の他端はプログラミング出力インタフェースＪ２のピン２に電気的に接続され、プログラミング出力インタフェースＪ２のピン１は接地される。入出力ポートＧＰＩＯ２は抵抗Ｒ１の一端に電気的に接続され、入出力ポートＧＰＩＯ２はさらにＰＭＯＳトランジスタＱ１のゲートに電気的に接続され、抵抗Ｒ１の他端およびＰＭＯＳトランジスタＱ１のソースはいずれも電源ＶＣＣに接続され、ＰＭＯＳトランジスタＱ１のドレインはプログラミング出力インタフェースＪ２のピン２に電気的に接続される。入出力ポートＧＰＩＯ３は抵抗Ｒ３の一端に電気的に接続され、入出力ポートＧＰＩＯ３はさらにＰＭＯＳトランジスタＱ２のゲートに電気的に接続され、抵抗Ｒ３の他端、ＰＭＯＳトランジスタＱ２のソースはいずれもプログラミング出力インタフェースＪ２のピン２に電気的に接続され、ＰＭＯＳトランジスタＱ２のドレインは抵抗Ｒ４の一端に電気的に接続され、抵抗Ｒ４の他端は接地される。
集積回路チップはＰＯＲＴ１ピン、ＶＤＤピンおよびＧＮＤピンを含み、ＧＮＤピンは接地される。第２信号変換回路はプログラミング入力インタフェースＪ３および抵抗Ｒ５を含み、前記分離回路はダイオードＤ１およびコンデンサＣ１を含む。ここで、ＰＯＲＴ１ピンは集積回路チップの入出力インタフェースの１つである。
ここで、プログラミング入力インタフェースＪ３のピン２は抵抗Ｒ５の一端に電気的に接続され、抵抗Ｒ５の他端は集積回路チップのＰＯＲＴ１ピンに電気的に接続される。プログラミング入力インタフェースＪ３のピン２はさらにダイオードＤ１の正極に電気的に接続され、ダイオードＤ１の負極はそれぞれ集積回路チップのＶＤＤピン、コンデンサＣ１正極に電気的に接続され、コンデンサＣ１負極は接地される。
第２信号変換回路がプログラミング入力インタフェースＪ３を介してライタのプログラミング出力インタフェースＪ２と電気的接続が確立され、かつライタの給電入力インタフェースＪ１が外部電源に接続されると、ライタと集積回路チップ端との間で回路ループを形成する。このとき、ライタ主制御部の入出力ポートＧＰＩＯ２はＰＭＯＳトランジスタＱ１のオンオフを制御するために使用される。具体的には、入出力ポートＧＰＩＯ２がローレベル０である場合、ＰＭＯＳトランジスタＱ１がオンとなり、このとき、ＰＭＯＳトランジスタＱ１ソースのＶＣＣレベルはそのソースからそのドレインに導通され、ＰＭＯＳトランジスタＱ１のドレインがプログラミング出力インタフェースＪ２のピン２に電気的に接続されるので、ＶＣＣレベルはプログラミング出力インタフェースＪ２のピン２に導通される。ポートＧＰＩＯ２がハイレベル１である場合、ＰＭＯＳトランジスタＱ１がオフとなり、このとき、ＰＭＯＳトランジスタＱ１のソースのＶＣＣレベルはプログラミング出力インタフェースＪ２のピン２に導通することができない。これにより、ライタ主制御部回路のポートＧＰＩＯ２によって、プログラミング出力インタフェースＪ２のピン２の電圧をＶＣＣと０との電圧値の間で切り換えることが巧みに実現される。
ＰＭＯＳトランジスタＱ１がオフ状態にあるとき、ライタ主制御部の入出力ポートＧＰＩＯ３を一定の時間内においてローレベル０で保持することによって、ＰＭＯＳトランジスタＱ２のソースの電圧、すなわち、プログラミング出力インタフェースＪ２のピン２の電圧をＰＭＯＳトランジスタＱ２のドレインに導通することができ、ＰＭＯＳトランジスタＱ２のドレインが抵抗Ｒ４を介して接地されるので、プログラミング出力インタフェースＪ２のピン２の放電を実現することができる。
ＰＭＯＳトランジスタＱ１およびＱ２がいずれもオフ状態にあるとき、ライタ主制御部の入出力ポートＧＰＩＯ１は、集積回路チップによって送信されたフィードバック信号を受信することができる。
ライタのプログラミング出力インタフェースＪ２のピン２の電圧がＶＣＣと０との間で切り換えられる場合、集積回路チップ端のプログラミング入力インタフェースＪ３のピン２がプログラミング出力インタフェースＪ２のピン２に電気的に接続されるので、集積回路チップ端のプログラミング入力インタフェースＪ３のピン２の電圧もＶＣＣと０との間で切り換えられ、抵抗Ｒ５を介して集積回路チップのＰＯＲＴ１ピンに入力され、このとき、集積回路チップは、ライタとの間のプリセットルールに従ってＰＯＲＴ１ピンの電圧を判断することによって、前記ライタによって伝送された特定のデータを決定することができる。特に、当プログラミング入力インタフェースＪ３のピン２の電圧がＶＣＣである場合、コンデンサＣ１を充電することができ、プログラミング入力インタフェースＪ３のピン２の電圧が０である場合、ダイオードＤ１の単一方向導通性能は、ライタのＧＮＤ信号を遮断するのに役立ち、それによって、コンデンサＣ１は集積回路チップの正常動作を維持するために集積回路チップのＶＤＤピンのみに放電することが巧みに保証される。
なお、集積回路チップがデータ書き込みの全般にわたって正常に動作できることを保証するために、ＰＭＯＳトランジスタＱ１が連続的にオフされる時間を適切な時間範囲内に制御し、それによってプログラミング入力インタフェースＪ３のピン２の電圧が０となる時間が長いによる集積回路チップが正常に動作できないことを回避する。例えば、レベルの切り換えにより特定のバイトのデータを伝送した後、ＰＭＯＳトランジスタＱ１を所定時間帯においてオフ状態に維持するという方法が採用されてよい。この所定時間帯は実際に要求されるデータ伝送効率に応じて設定することができる。
ＰＭＯＳトランジスタＱ１およびＱ２がいずれもオフ状態にあるとき、集積回路チップは、フィードバック信号をライタ主制御部の入出力ポートＧＰＩＯ１に送信することができる。
なお、本出願の実施例において、ライタによる集積回路チップへのデータ書き込みを実行するために、集積回路チップはデータ書き込みモードに入って、フィードバック信号を返信する。しかしながら、当業者は、データ書き込み命令を受信した後、集積回路チップがデータ書き込みモードに入ったことを知っており、集積回路チップはどのようなフィードバック信号で自体がデータ書き込みモードに成功に入ったことを表すか、またはデータ書き込みモードに成功に入ったというフィードバック信号を返信するかどうかに関係なく、ライタは集積回路チップへのデータ書き込みを実行することができ、本実施例の集積回路チップによってフィードバック信号を返信する方法は単なる例示的な説明であり、本出願への具体的な制限として解釈されるべきではない。
実施例６
図１０は、本出願の実施例に係る集積回路チップのデータ書き込み装置の構造を示す概略図である。この集積回路チップのデータ書き込み装置は、ライタに配置される。本出願の実施例において、集積回路チップは給電正極および給電負極を介して前記ライタに電気的に接続される。
図１０に示すように、前記データ書き込み装置は送信ユニット１０１と、受信ユニット１０２と、制御実行ユニット１０３とを含む。
ここで、送信ユニット１０１は、データ書き込み命令を前記集積回路チップに送信するために使用され、前記データ書き込み命令は、前記データ書き込み命令を受信した後、データ書き込みモードに入ってフィードバック信号を返信するように前記集積回路チップに指示するために使用される。
受信ユニット１０２は、前記集積回路チップによって返信されたフィードバック信号を受信するために使用される。
制御実行ユニット１０３は、前記集積回路チップの給電正極の入力電圧の電気的パラメータを制御することによって集積回路チップへのデータ書き込みを実行するために使用される。
選択的に、前記制御実行ユニット１０３は具体的に、
前記集積回路チップの給電正極の入力電圧の大きさを制御することによって集積回路チップへのデータ書き込みを実行すること、または、
前記集積回路チップの給電正極の入力電圧に重畳される電気信号の周波数を制御することによって集積回路チップへのデータ書き込みを実行すること、に使用される。
選択的に、前記制御実行ユニット１０３は具体的に、前記集積回路チップの給電正極の入力電圧の電気的パラメータを制御することによって集積回路チップへの現在フレームデータ書き込みを実行するために使用される。
対応して、前記受信ユニット１０２はさらに、前記集積回路チップが現在フレームデータを成功に受信した後にフィードバックされたフレームデータ受信成功の信号を受信する場合、次のフレームデータ書き込みを実行するために使用される。
なお、本出願の実施例において、ライタによる集積回路チップへのデータ書き込みを実行するために、集積回路チップはデータ書き込みモードに入って、フィードバック信号を返信する。しかしながら、当業者は、データ書き込み命令を受信した後、集積回路チップがデータ書き込みモードに入ったことを知っており、集積回路チップはどのようなフィードバック信号で自体がデータ書き込みモードに成功に入ったことを表すか、またはデータ書き込みモードに成功に入ったというフィードバック信号を返信かどうかに関係なく、ライタは集積回路チップへのデータ書き込みを実行することができ、つまり、本実施例の集積回路チップのデータ書き込み装置において送信ユニットがフィードバック信号を返信し、受信ユニットがフィードバック信号を受信する方法は単なる例示的な説明であり、本出願への具体的な制限として解釈されるべきではない。
実施例７
図１１は、本出願の実施例に係る別の集積回路チップのデータ書き込み装置の構造を示す概略図である。この集積回路チップのデータ書き込み装置は、集積回路チップに配置される。本出願の実施例において、集積回路チップは給電正極および給電負極を介して前記ライタに電気的に接続される。
図１１に示すように、前記データ書き込み装置は受信ユニット１１１と、検出実行ユニット１１２と、有効化ユニット１１３とを含む。
ここで、受信ユニット１１１は、ライタによって送信されたデータ書き込み命令を受信し、データ書き込みモードに入ってフィードバック信号を返信するように使用される。
検出実行ユニット１１２は、前記ライタによって制御された給電正極の入力電圧の電気的パラメータを検出することで、ライタによって伝送されたデータを決定するように使用される。
有効化ユニット１１３は、前記ライタによって伝送されたデータを有効化するように使用される。
選択的に、前記検出実行ユニット１１２は具体的に、
前記ライタによって制御された給電正極の入力電圧の大きさを検出することで、ライタによって伝送されたデータを決定すること、または、
前記ライタによって制御された給電正極の入力電圧に重畳される電気信号の周波数を検出することで、ライタによって伝送されたデータを決定すること、に使用される。
上記の実施例で詳細に説明されていない部分について、他の実施例の関連記述を参照する。
なお、本出願の実施例において、ライタによる集積回路チップへのデータ書き込みを実行するために、集積回路チップはデータ書き込みモードに入って、フィードバック信号を返信する。しかしながら、当業者は、データ書き込み命令を受信した後、集積回路チップがデータ書き込みモードに入ったことを知っており、集積回路チップはどのようなフィードバック信号で自体がデータ書き込みモードに成功に入ったことを表すか、またはデータ書き込みモードに成功に入ったというフィードバック信号を返信するかどうかに関係なく、ライタは集積回路チップへのデータ書き込みを実行することができ、つまり、本実施例の集積回路チップのデータ書き込み装置において受信ユニットがフィードバック信号を返信という方法は単なる例示的な説明であり、本出願への具体的な制限として解釈されるべきではない。
上記実施例における各ステップの番号の大きさは実行順序を意味するものではなく、各プロセスの実行順序はその機能および内部ロジックによって決定され、本出願の実施例の実施プロセスを制限するものではないことを理解すべきである。
実施例８
図１２は、本出願の一実施例に係る集積回路チップのデータ書き込みデバイスの概略図である。図１２に示すように、この実施例のデバイス１２は、プロセッサ１２０と、メモリ１２１と、前記メモリ１２１に格納され前記プロセッサ１２０上で動作可能なコンピュータ読み取り可能な命令１２２とを含む。前記プロセッサ１２０は、前記コンピュータ読み取り可能な命令１２２が実行されると、上述した各集積回路チップのデータ書き込み方法の実施例中のステップ、例えば図１に示すステップ１０１〜１０３、または図７に示すステップ７０１〜７０３を実現する。或いは、前記プロセッサ１２０は、前記コンピュータ読み取り可能な命令１２２が実行されると、上述した各装置の実施例における各モジュール／ユニットの機能、例えば図１０に示すモジュール１０１〜１０３の機能、または図１１に示すモジュール１１１〜１１３の機能を実現する。
例示的に、前記コンピュータ読み取り可能な命令１２２は、１つ以上のモジュール／ユニットに分割されてもよく、前記一つ以上のモジュール／ユニットは前記メモリ１２１に格納され、前記プロセッサ１２０によって実行され、本出願に至った。前記１つ以上のモジュール／ユニットは、具体的な機能を実行できる一連のコンピュータ読み取り可能な命令の命令セグメントであってもよく、この命令セグメントは、前記集積回路チップのデータ書き込みデバイス１２における前記コンピュータ読み取り可能な命令１２２の実行プロセスを記述するために使用される。
例えば、前記コンピュータ読み取り可能な命令１２２は、送信ユニット、受信ユニット、および制御実行ユニット（仮想デバイス内のユニット）として分割されてもよく、各ユニットの具体的な機能は以下のとおりである。
送信ユニットは、データ書き込み命令を前記集積回路チップに送信するために使用され、前記データ書き込み命令は、前記データ書き込み命令を受信した後、データ書き込みモードに入ってフィードバック信号を返信するように前記集積回路チップに指示するために使用される。
受信ユニットは、前記集積回路チップによって返信されたフィードバック信号を受信するために使用される。
制御実行ユニットは、前記集積回路チップの給電正極の入力電圧の電気的パラメータを制御することによって集積回路チップへのデータ書き込みを実行するために使用される。
別の例として、前記コンピュータ読み取り可能な命令１２２は受信ユニット、検出実行ユニットおよび有効化ユニット（仮想デバイス内のユニット）として分割されてもよく、各ユニットの具体的な機能は以下のとおりである。
受信ユニットは、ライタによって送信されたデータ書き込み命令を受信し、データ書き込みモードに入ってフィードバック信号を返信するように使用される。
検出実行ユニットは、前記ライタによって制御された給電正極の入力電圧の電気的パラメータを検出することで、ライタによって伝送されたデータを決定するように使用される。
有効化ユニットは、前記ライタによって伝送されたデータを有効化するように使用される。
なお、本出願の実施例において、ライタによる集積回路チップへのデータ書き込みを実行するために、集積回路チップはデータ書き込みモードに入って、フィードバック信号を返信する。しかしながら、当業者は、データ書き込み命令を受信した後、集積回路チップがデータ書き込みモードに入ったことを知っており、集積回路チップはどのようなフィードバック信号で自体がデータ書き込みモードに成功に入ったことを表すか、またはデータ書き込みモードに成功に入ったというフィードバック信号を返信するかどうかに関係なく、ライタは集積回路チップへのデータ書き込みを実行することができ、つまり、本実施例の集積回路チップのデータ書き込みデバイスにおいてコンピュータ読み取り可能な命令１２２に含まれた受信ユニットがフィードバック信号を返信する方法は単なる例示的な説明であり、本出願への具体的な制限として解釈されるべきではない。
前記集積回路チップのデータ書き込みデバイス１２は、デスクトップコンピュータ、ノートパソコン、パームトップコンピュータおよびクラウドサーバなどのコンピュータデバイスであってよい。前記データ書き込みデバイスはさらに、プロセッサ１２０とメモリ１２１をさらに含み得るが、これらに限定されない。図１２はデータ書き込みデバイス１２の一例に過ぎず、データ書き込みデバイス１２を制限するものではなく、図示よりも多くの部品またはより少ない部品を含み、または一部の部品若しくは異なる部品を組み合わせてもよく、例えば前記データ書き込みデバイスはさらに入出力デバイス、ネットワークアクセスデバイスやバスなどを含んでもよいことは、当業者であれば理解可能である。
前記プロセッサ１２０はＣＰＵであってもよく、他の汎用プロセッサ、ＤＳＰ、特定用途向け集積回路（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ、ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ、ＦＰＧＡ）または他のプログラマブルロジックデバイス、ディスクリートゲートやトランジスタロジックデバイス、ディスクリートハードウェアコンポーネントなどであってもよい。汎用プロセッサはマイクロプロセサーであり、またはこのプロセッサは任意の従来のプロセッサなどであってもよい。
前記メモリ１２１は、例えばデータ書き込みデバイス１２のハードディスクやメモリなど、前記データ書き込みデバイス１２の内部記憶ユニットであってもよい。前記メモリ１２１は、例えば前記データ書き込みデバイス１２に搭載されたプラグインハードディスク、スマートメモリカード（Ｓｍａｒｔ Ｍｅｄｉａ Ｃａｒｄ、ＳＭＣ）、セキュアデジタル（Ｓｅｃｕｒｅ Ｄｉｇｉｔａｌ、ＳＤ）カード、Ｆｌａｓｈカードなど、前記データ書き込みデバイス１２の外部記憶デバイスであってもよい。さらに、前記メモリ１２１は前記データ書き込みデバイス１２の内部記憶デバイスと外部記憶デバイスの両方を備えてもよい。前記メモリ１２１は前記コンピュータ読み取り可能な命令および前記データ書き込みデバイス１２に必要な他のプログラムおよびデータを格納する。前記メモリ１２１はさらに出力されたデータまたは出力しようとするデータを一時的に格納することができる。
当業者であれば、説明しやすくおよび簡潔にするために、上述の各機能ユニット、モジュールの分けのみで例示されているが、実際の応用で、需要に応じて上記機能配分は異なる機能ユニット、モジュールによって完成されて分け、即ち前記装置の内部構造を異なる機能ユニットやモジュールに分けして上述機能の全部または一部を実現できることは明確に理解できるであろう。実施例における各機能ユニット、モジュールは１つの処理ユニットに集積されていてもよく、物理的に別々に存在していてもよく、２つ以上のユニットが１つのユニットに集積されてもよいが、上記集積ユニットは、ハードウェアの形態またはソフトウェア機能ユニットの形態を採用できる。また、各機能ユニット、モジュールの具体的な名称は、互いに区別することのみを目的とし、本出願の保護範囲を制限するものではない。上述のシステムにおけるユニット、モジュールの具体的な作業プロセスについては、前記の方法実施例における対応するプロセスを参照することができ、ここで再度の説明を省略する。
上記の実施例は集積回路チップのデータ書き込み方法、システム、装置、デバイスおよび媒体を提供し、この方法、システム、装置、デバイスおよび媒体において、ライタは、集積回路チップの給電正極の入力電圧の電気的パラメータを制御することによって集積回路チップへのデータ書き込みを実行するが、集積回路チップにツェナーダイオード、ＬＤＯ（Ｌｏｗ ｄｒｏｐｏｕｔ ｒｅｇｕｌａｔｏｒ、低ドロップアウトレギュレータ）、昇圧などのＤＣ回路または電源回路が外付けされた場合、これらの部品または回路は電圧調整、すなわち電圧変動の抑制という特性を有するので、ライタによって集積回路チップの給電正極の入力電圧にロードされたデータを集積回路チップに効率的に伝送できなくなり、その結果、ライタは集積回路チップへのデータ書き込みを実現できない。以下の実施例では、集積回路チップの給電負極の入力電圧の電気的パラメータを制御することによって集積回路チップへのデータ書き込みを実行する方法、システム、装置、デバイスおよび媒体について説明する。
実施例９
図１３は、本出願の実施例に係る別の集積回路チップのデータ書き込み方法の実現フローチャートである。このデータ書き込み方法は、集積回路チップへのデータ書き込みを実行する場合に適しており、ライタに応用され、ソフトウェアおよび／またはハードウェアにより実現可能である。
この実施例において詳細に説明されていない内容は、実施例１の対応する説明を参照する。
図１３に示すように、このデータ書き込み方法は、Ｓ１０１’〜Ｓ１０２’のステップを含む。
Ｓ１０１’、データ書き込み命令を集積回路チップに送信し、ここで、前記データ書き込み命令は、前記データ書き込み命令を受信した後、データ書き込みモードに入るように前記集積回路チップに指示するために使用される。
本出願をより明確に説明するために、以下の具体的な実施例の説明において、前記集積回路チップは自体の給電正極および給電負極を介してライタに電気的に接続され、図１４に示すように、一例として、給電正極は電源正極ＶＣＣであり、給電負極はＧＮＤであり、ライタは集積回路チップの給電負極の入力電圧の電気的パラメータを制御することによって集積回路チップへのデータ書き込みを実行する。
なお、集積回路チップは製品としてパッケージされた後、一般に、製品の作動のために給電される電池ホルダが設けられ、前記電池ホルダは前記集積回路チップの給電正極および給電負極の入力２ラインに接続され、この場合、図１５に示すように、前記電池ホルダ上の電池給電を遮断し、または給電電池を前記電池ホルダから取り出して、直接に前記電池ホルダ上の電源正極および電源負極のウェーハを介して前記集積回路チップを前記ライタに電気的に接続することができる。前記ライタは外部電源に接続されて回路ループを形成する。
ライタからデータ書き込み命令を集積回路チップに送信し、ここで、前記データ書き込み命令は、前記データ書き込み命令を受信した後、データ書き込みモードに入るように前記集積回路チップに指示するために使用される。
ここで、前記データ書き込みモードとは、前記集積回路チップが前記ライタを応答してデータ書き込みを実行する準備状態を意味する。前記データ書き込み命令は、前記データ書き込み命令を受信した後、データ書き込みモードに入るように前記集積回路チップを指示するために使用される。
本出願の一実施例として、前記ライタは主制御部を含み、主制御部によって命令を集積回路チップに送信し、前記集積回路チップは、ライタから送信された命令を受信した後、内蔵または外付けされた第２信号変換回路を通して送信された命令を検出して判断し、送信された命令がデータ書き込み命令である場合、集積回路チップはデータ書き込みモードに入り、さらにデータ書き込みモードに入ったフィードバック信号を送信することも可能である。集積回路チップがデータ書き込みモードに入ったフィードバック信号を送信することとは、前記集積回路チップがデータ書き込みモードに入った信号を前記ライタにフィードバックすること、または前記集積回路チップはそれに電気的に接続されたＬＥＤランプが点滅するように、および／またはスピーカが音を出すように制御することによって、前記集積回路チップがデータ書き込みモードに成功に入ったことを提示することを意味し、このような設定により、データ書き込みを監視するエンジニアは集積回路チップがデータ書き込みモードに成功に入ったことをより迅速かつ直感的に判断することができ、プロセス全体への監視を容易にし、さらに効率が向上される。
このステップにおいて詳細に説明されていない内容は、実施例１のステップＳ１０１の対応する説明を参照する。
Ｓ１０２’、集積回路チップがデータ書き込みモードに入った後、前記集積回路チップの給電負極の入力電圧の電気的パラメータを制御することによって集積回路チップへのデータ書き込みを実行する。
ここで、前記データ書き込みとは、前記集積回路チップの内蔵または外部メモリの情報を更新するために、前記ライタが前記集積回路チップによって書き込まれる必要があるデータを前記集積回路チップに伝送することを意味する。
上述した集積回路チップの給電負極の入力電圧の電気的パラメータを制御することは、集積回路チップの給電負極の入力電圧の大きさ、例えば方形波電圧を制御することであってもよく、集積回路チップの給電負極の入力電圧に重畳される電気信号の周波数を制御することであってもよい。例えば、集積回路チップの給電負極の入力電圧に重畳される正弦波信号の周波数を制御し、別の例として、集積回路チップの給電負極の入力電圧に重畳される三角波、のこぎり波などの電気信号の周波数を制御する。なお、これは単なる例示に過ぎず、本出願を制限するものではない。
本出願の実施例において、前記ライタは第１信号変換回路を含み、ライタはその内蔵された信号変換回路を通して前記集積回路チップの給電負極の入力電圧の電気的パラメータを制御することによって集積回路チップへのデータ書き込みを実行する。
本出願の一実施例として、ライタは、集積回路チップの給電負極の入力電圧の大きさを制御することによって集積回路チップへのデータ書き込みを実行し、これは、前記ライタがその内蔵された第１信号変換回路を通して前記集積回路チップの給電負極の入力電圧の大きさを変更することによってバイナリデータ「０」と「１」を伝送することを意味する。
本出願の別の実施例として、ライタは、集積回路チップの給電負極の入力電圧に重畳される正弦波信号の周波数を制御することによって集積回路へのデータ書き込みを実行し、これは、前記ライタがその内蔵された第１信号変換回路を通して前記集積回路チップの給電負極の入力電圧に重畳されるの正弦波信号の周波数を変更することによってバイナリデータ「０」と「１」を伝送することを意味する。
なお、入力電圧に数の異なる正弦波信号の周波数を重畳することもでき、少ない２つを選択してもよく、３つまたは４つ以上などを選択してもよい。より多くの正弦波信号の周波数を選択することによって、伝送データの伝送効率をより高くすることができ、それによってデータ書き込みの効率をさらに向上させることができる。例えば、図５に示すように、前記集積回路の給電負極の入力電圧に重畳される正弦波信号の周波数をｆ１、ｆ２の間で切り換えるように制御することによって、バイナリデータ「０」と「１」を伝送する。
現在のライタは、ＪＴＡＧインタフェースなどの集積回路チップの特定のインタフェースを介して、少なくとも４本のラインを使用し、集積回路チップに内蔵または外付けされたメモリに対してデータ書き込みを実行するが、本出願に係る技術的解決手段では、集積回路チップの給電正極および給電負極の入力２ラインのみを使用することによってデータ書き込みを完了することができ、より簡単で便利である。なお、本出願のデータ書き込みはＪＴＡＧなどの特定のインタフェースに依存しないので、メーカーのチップをバインディングするコストを非常に巧みに低下する。また、本出願に係る技術的解決手段において、ライタは、集積回路チップの給電負極の入力電圧の電気的パラメータを制御することによって集積回路チップへのデータ書き込みを実行し、これにより、集積回路チップに定電圧素子が外付けされた場合、ライタによって集積回路チップの給電正極の入力電圧にロードされたデータを集積回路チップに効率的に伝送できなくなり、その結果、集積回路チップへのデータ書き込みを実現できないという技術的課題を良く解決することができる。
このステップにおいて詳細に説明されていない内容は、実施例１のステップＳ１０３の対応する説明を参照する。
実施例１０
上記の実施例９に基づいて、ライタと集積回路チップとの間の通信の信頼性を保証するために、本出願の実施例１０は上記の実施例９をさらに改良し、実施例１０と実施例９との類似点について再度説明しないので、実施例９の対応する説明を参照する。図１６は、本出願の実施例に係る別の集積回路チップのデータ書き込み方法の実現フローチャートである。このデータ書き込み方法は、Ｓ６０１’〜Ｓ６０３’のステップを含む。
Ｓ６０１’、データ書き込み命令を集積回路チップに送信し、ここで、前記データ書き込み命令は、前記データ書き込み命令を受信した後、データ書き込みモードに入るように前記集積回路チップに指示するために使用される。
Ｓ６０２’、前記集積回路チップがデータ書き込みモードに入った後、前記集積回路チップの給電負極の入力電圧の電気的パラメータを制御することによって集積回路チップへの現在フレームデータ書き込みを実行する。
ライタは、前記集積回路チップの給電負極の入力電圧の電気的パラメータを制御することによって集積回路チップへの現在フレームデータ書き込みを実行し、前記集積回路チップが現在フレームデータを成功に受信した後にフィードバックされたフレームデータ受信成功の信号を受信する場合、データが完全に伝送されるまで、次のフレームデータ書き込みを実行する。
このステップにおいて詳細に説明されていない内容は、実施例２のステップＳ６０３を対応する説明を参照する。
Ｓ６０３’、前記集積回路チップが現フレームデータを成功に受信した後にフィードバックされたフレームデータ受信成功の信号を受信する場合、次のフレームデータ書き込みを実行する。
実施例１１
図１７は、本出願の実施例に係る別の集積回路チップのデータ書き込み方法の実現フローチャートである。このデータ書き込み方法は、集積回路チップへのデータ書き込みを実行する場合に適応しており、集積回路チップを備える製品または集積回路チップに応用され、ソフトウェアおよび／またはハードウェアにより実現可能である。この実施例１１において詳細に説明されていない内容は、実施例９および実施例１０の対応する説明を参照する。
図１７に示すように、このデータ書き込み方法は、Ｓ７０１’〜Ｓ７０３’のステップを含む。
Ｓ７０１’、集積回路チップは、ライタによって送信されたデータ書き込み命令を受信し、データ書き込みモードに入る。
Ｓ７０２’、集積回路チップは、前記ライタによって制御された給電負極の入力電圧の電気的パラメータを検出することで、ライタによって伝送されたデータを決定する。
集積回路チップは、その給電負極の入力電圧の電気的パラメータを検出し、ライタとの間のプリセットルールに従って検出結果を判断することで、前記ライタによって伝送されたデータを決定する。
本出願の一実施例として、前記集積回路チップは、その内蔵または外付けされた第２信号変換回路を通してその給電負極の入力電圧の電気的パラメータを検出する。ここで、第２信号変換回路は、Ａ／Ｄ変換器または比較器などの回路である。例えば、ライタは、集積回路チップの給電負極の入力電圧の大きさを２つの値、例えばＶＣＣ−δとＶＣＣとの間で切り換えるように制御すると、前記集積回路チップは、プリセットルールに従って前記ライタによって伝送されたデータが「０」か「１」かを判断し、ここで、プリセットルールは、ＶＣＣ−δが伝送データの「０」に対応し、ＶＣＣが伝送データの「１」に対応するというように設定されてもよく、ＶＣＣ−δが伝送データの「１」に対応し、ＶＣＣが伝送データの「０」に対応するというように設定されてもよい。
別の例として、ライタは、集積回路チップの給電負極の入力電圧の大きさを８つの値の間で切り換えるように制御すると、前記集積回路チップは、プリセットルールに従って前記ライタによって伝送されたデータが「０」、「１」、「２」、「３」、「４」、「５」 「６」または「７」であるかを判断し、判断された後、対応するバイナリデータ「０００」、「００１」、「０１０」、「０１１」、「１００」、「１０１」、「１１０」、「１１１」に変換する。これにより、２つの入力電圧値を用いたデータ伝送より、複数の入力電圧値を用いたデータ伝送はデータ伝送効率を大幅に向上させることができる。
同様に、２つの周波数値を用いたデータ伝送より、複数の周波数値を用いたデータ伝送もデータ伝送効率を向上させることができる。
このステップにおいて詳細に説明されていない内容は、実施例３のステップＳ７０２の対応する説明を参照する。
Ｓ７０３’、集積回路チップは、前記ライタによって伝送されたデータを有効化する。
ここで、集積回路チップは、ライタによって伝送されたデータを有効化し、すなわち、集積回路チップはライタを介してデータを伝送することによってその内蔵または外部メモリの情報を更新する。ライタによって伝送されたデータを成功に有効化した後、集積回路チップはデータ更新成功の信号をライタにフィードバックする。
上記実施例における各ステップの番号の大きさは実行順序を意味するものではなく、各プロセスの実行順序はその機能および内部ロジックによって決定され、本出願の実施例の実施プロセスを制限するものではないことを理解すべきである。
実施例１２
引き続き図１４および図１５は、本出願の実施例に係る別の集積回路チップのデータ書き込みシステムの構造を示す概略図である。データ書き込みシステムは、ライタと、集積回路チップとを含み、前記ライタは集積回路チップの給電正極および給電負極に電気的に接続される。
ここで、前記ライタは、データ書き込み命令を前記集積回路チップに送信するために使用され、前記データ書き込み命令は、前記データ書き込み命令を受信した後、データ書き込みモードに入るように前記集積回路チップに指示するために使用され、前記集積回路チップがデータ書き込みモードに入った後、前記集積回路チップの給電負極の入力電圧の電気的パラメータを制御することによって集積回路チップへのデータ書き込みを実行する。
本出願の実施例において、ライタは、集積回路チップの給電正極与負極の入力２ラインを介して集積回路チップに電気的に接続され、ライタは外部電源に接続されて回路ループを形成する。
前記集積回路チップは、ライタによって送信されたデータ書き込み命令を受信し、データ書き込みモードに入るように使用され、前記ライタによって制御された給電負極の入力電圧の電気的パラメータを検出することで、ライタによって伝送されたデータを決定し、前記ライタによって伝送されたデータを有効化する。
集積回路チップは、前記ライタによって伝送されたデータを成功に有効化した後、データの更新成功の信号をライタにフィードバックする。
さらに、図１８に示すように、前記ライタは主制御部と、第１信号変換回路とを含み、前記主制御部は前記第１信号変換回路を介して前記集積回路チップの給電正極および給電負極に電気的に接続される。
前記主制御部は、
データ書き込み命令を前記集積回路チップに送信することと、ここで、前記データ書き込み命令は、前記データ書き込み命令を受信した後、データ書き込みモードに入るように前記集積回路チップに指示するために使用され、
前記第１信号変換回路を通して前記集積回路チップの給電負極の入力電圧の電気的パラメータを制御することによって集積回路チップへのデータ書き込みを実行することと、に使用される。
さらに、図１８に示すように、前記ライタは電源入力回路をさらに含み、前記電源入力回路は、それぞれ前記主制御部および前記第１信号変換回路に電気的に接続され、前記電源入力回路は、前記主制御部および前記第１信号変換回路に給電するために、外部電源に接続される。
さらに、図１８に示すように、前記データ書き込みシステムは第２信号変換回路をさらに含み、前記第２信号変換回路は前記第１信号変換回路に電気的に接続され、前記集積回路チップは、前記第２信号変換回路を通して前記ライタによって制御された給電負極の入力電圧の電気的パラメータを検出することで、前記ライタによって伝送されたデータを決定する。
ここで、前記第２信号変換回路は、前記集積回路チップに外付けまたは内蔵されてもよい。集積回路チップは、第２信号変換回路を通して給電負極の入力電圧の電気的パラメータ、例えば入力電圧の大きさまたは前記入力電圧に重畳される電気信号の周波数を検出し、ライタとの間のプリセットルールに従って検出結果を判断することで、前記ライタによって伝送された特定のデータを決定する。
さらに、図１８に示すように、前記データ書き込みシステムは分離回路をさらに含み、前記分離回路は前記集積回路チップに電気的に接続され、前記集積回路チップは、前記分離回路によって前記集積回路チップとライタとの間のデータ伝送に干渉を引き起こした信号を分離する。
ここで、前記分離回路は前記集積回路チップに外部接続されてもよい。
実施例１３
図１９は、本出願の実施例に係る別の集積回路チップのデータ書き込みシステムの構造を示す概略図である。この実施例１３は上記の実施例１２をさらに改良する。実施例１３と実施例１２との類似点について再度説明しないので、実施例１２の対応する説明を参照し、実施例１２との相違点のみを説明する。
図１９は、ライタに内蔵された第１データ変換回路によって、集積回路の給電負極の入力電圧をＶＣＣと０との間で切り換えるように制御する場合、すなわちライタと集積回路チップとの間の通信レベルをＶＣＣとＧＮＤとの間で切り換えられるように制御する場合の回路図である。
ライタの電源入力回路は給電入力インタフェースＪ４を含み、ライタの第１信号変換回路はプログラミング出力インタフェースＪ５を含み、給電入力インタフェースＪ４はそれぞれライタ主制御部回路および第１信号変換回路に電気的に接続され、ライタ主制御部回路および第１信号変換回路に給電するために、外部電源に接続される。第２信号変換回路はプログラミング入力インタフェースＪ６を含み、プログラミング入力インタフェースＪ６はライタのプログラミング出力インタフェースＪ５と電気的接続が確立される。
プログラミング入力インタフェースＪ６のピン２はプログラミング出力インタフェースＪ５のピン２に接続され、プログラミング出力インタフェースＪ５のピン２は電源ＶＣＣに接続される。ライタ給電入力インタフェースＪ４が外部電源に接続される場合、ライタと集積回路チップ端との間で回路ループを形成することができる。
ライタの主制御部は給電入力ピンＶＤＤおよびＧＮＤを含み、給電入力インタフェースＪ４を介して外部電源に接続することで主制御部に給電する。ライタの主制御部は入出力ポートＧＰＩＯ４、ＧＰＩＯ５およびＧＰＩＯ６をさらに含む。第１信号変換回路はプログラミング出力インタフェースＪ５、ＰＭＯＳトランジスタＱ３、ＮＭＯＳトランジスタＱ４、抵抗Ｒ１０、Ｒ１１、Ｒ１２を含む。
ここで、入出力ポートＧＰＩＯ４は抵抗Ｒ１１の一端に電気的に接続され、抵抗Ｒ１１の他端はプログラミング出力インタフェースＪ５のピン１に電気的に接続される。入出力ポートＧＰＩＯ５は抵抗Ｒ１０の一端に電気的に接続され、入出力ポートＧＰＩＯ５はさらにＰＭＯＳトランジスタＱ３のゲートに電気的に接続され、抵抗Ｒ１０の他端およびＰＭＯＳトランジスタＱ３のソースはいずれも電源ＶＣＣに接続され、ＰＭＯＳトランジスタＱ３のドレインはプログラミング出力インタフェースＪ５のピン１に電気的に接続される。入出力ポートＧＰＩＯ６は抵抗Ｒ１２の一端に電気的に接続され、入出力ポートＧＰＩＯ６はさらにＮＭＯＳトランジスタＱ４のゲートに電気的に接続され、抵抗Ｒ１２の他端、ＮＭＯＳトランジスタＱ４のソースはいずれも接地され、ＮＭＯＳトランジスタＱ４のドレインはプログラミング出力インタフェースＪ５のピン１に電気的に接続される。
集積回路チップはＰＯＲＴ２ピン、ＶＤＤピンおよびＧＮＤピンを含む。第２信号変換回路はプログラミング入力インタフェースＪ６および抵抗Ｒ１４を含む。分離回路はダイオードＤ２およびコンデンサＣ２を含む。ここで、ＰＯＲＴ２ピンは集積回路チップの入出力インタフェースの１つである。
ここで、プログラミング入力インタフェースＪ６のピン１は抵抗Ｒ１４の一端に電気的に接続され、抵抗Ｒ１４の他端は集積回路チップのＰＯＲＴ２ピンに電気的に接続される。プログラミング入力インタフェースＪ６のピン１はさらにダイオードＤ２の負極に電気的に接続され、ダイオードＤ２の正極は集積回路チップのＧＮＤピンに電気的に接続され、集積回路チップのＧＮＤピンは接地される。プログラミング入力インタフェースＪ６のピン２はそれぞれ集積回路チップのＶＤＤピン、コンデンサＣ２正極に電気的に接続され、コンデンサＣ２負極は接地される。
第２信号変換回路はプログラミング入力インタフェースＪ６を介してライタのプログラミング出力インタフェースＪ５と電気的接続が確立され、かつライタの給電入力インタフェースＪ４が外部電源に接続されると、ライタと集積回路チップ端との間で回路ループを形成する。このとき、ライタ主制御部の入出力ポートＧＰＩＯ５はＰＭＯＳトランジスタＱ３のオンオフを制御するために使用され、ライタ主制御部の入出力ポートＧＰＩＯ６はＮＭＯＳトランジスタＱ４のオンオフを制御するために使用される。具体的には、入出力ポートＧＰＩＯ５、ＧＰＩＯ６がローレベル０である場合、ＰＭＯＳトランジスタＱ３がオンとなり、ＮＭＯＳトランジスタＱ４がオフとなり、このとき、ＰＭＯＳトランジスタＱ３ソースのＶＣＣレベルはそのソースからそのドレインに導通され、ＰＭＯＳトランジスタＱ３のドレインがプログラミング出力インタフェースＪ５のピン１に電気的に接続されるので、ＶＣＣレベルはプログラミング出力インタフェースＪ５のピン１に導通される。ポートＧＰＩＯ５、ＧＰＩＯ６がハイレベル１である場合、ＰＭＯＳトランジスタＱ３がオフとなり、ＮＭＯＳトランジスタＱ４がオンとなり、このとき、ＮＭＯＳトランジスタＱ４のドレインとソースが導通し、ＮＭＯＳトランジスタＱ４のドレインがプログラミング出力インタフェースＪ５のピン１に電気的に接続されるので、プログラミング出力インタフェースＪ５のピン１のレベルは、ＮＭＯＳトランジスタＱ４のソースによってＧＮＤに引き下げられる。これにより、ライタ主制御部回路のポートＧＰＩＯ５およびＧＰＩＯ６によって、プログラミング出力インタフェースＪ５のピン１の電圧をＶＣＣと０との電圧値の間で切り換えることが巧みに実現される。
ポートＧＰＩＯ５がハイレベル１、ＧＰＩＯ６がローレベル０である場合、ＰＭＯＳトランジスタＱ３およびＮＭＯＳトランジスタＱ４はいずれもオフ状態にあるとき、ＰＯＲＴ２ピンを出力に設定することで、ライタ主制御部の入出力ポートＧＰＩＯ４はプログラミング出力インタフェースＪ５のピン１を介して集積回路チップのＰＯＲＴ２ピンによって送信されたフィードバック信号を受信することができる。
ライタのプログラミング出力インタフェースＪ５のピン１の電圧がＶＣＣと０との間で切り換えられる場合、集積回路チップ端のプログラミング入力インタフェースＪ６のピン１がプログラミング出力インタフェースＪ５のピン１に電気的に接続されるので、集積回路チップのＰＯＲＴ２ピンが入力に設定されると、集積回路チップ端のプログラミング入力インタフェースＪ６のピン１の電圧もＶＣＣと０との２つの数値の間で切り換えられ、かつ抵抗Ｒ１４を介して集積回路チップのＰＯＲＴ２ピンに入力され、このとき、集積回路チップはライタとの間のプリセットルールに従って対ＰＯＲＴ２ピンの電圧を判断することによって、前記ライタによって伝送された特定のデータを決定することができる。特に、プログラミング入力インタフェースＪ６のピン１の電圧が０である場合、コンデンサＣ２を充電することができ、プログラミング入力インタフェースＪ６のピン１の電圧がＶＣＣである場合、ダイオードＤ２の単一方向導通性能は、プログラミング入力インタフェースＪ６のピン１および集積回路チップのＧＮＤピンを仕切りするのに役立ち、それによって、コンデンサＣ２は集積回路チップの正常動作を維持するために集積回路チップのＶＤＤピンを放電することが巧みに保証され、プログラミング入力インタフェースＪ６のピン１の電圧が抵抗Ｒ１４を介して集積回路チップのＰＯＲＴ２ピンに入力されるように確保される。
ＰＭＯＳトランジスタＱ３およびＮＭＯＳトランジスタＱ４がいずれもオフ状態にあるとき、集積回路チップは、ＰＯＲＴ２ピンを介してライタ主制御部の入出力ポートＧＰＩＯ４にフィードバック信号を送信することができる。
集積回路チップが正常の動作状態にあるとき、プログラミング入力インタフェースＪ６を給電インタフェースＪ７が接続されるＢＴ２電池またはＤＣ給電端に電気的に接続される。ライタが集積回路チップへのデータ書き込みを実行するとき、プログラミング入力インタフェースＪ６は給電インタフェースＪ７との接続が遮断され、プログラミング入力インタフェースＪ６はプログラミング出力インタフェースＪ５と電気的接続が確立される。
ライタまたは集積回路チップ端は同時に送受信しないため、ライタはデータ書き込み命令を集積回路チップに送信する必要があり、データ書き込み命令を送信した後、直ちに入力回路に切り換え、集積回路チップによって送信された信号を受信するのを待つ。
なお、集積回路チップがデータ書き込みの全般にわたって正常に動作できることを保証するために、ＰＭＯＳトランジスタＱ３が連続的にオンされてＮＭＯＳトランジスタＱ４が連続的にオフされる時間を適切な時間範囲内に制御し、それによってプログラミング入力インタフェースＪ６のピン１の電圧がＶＣＣの時間が長いため、集積回路チップが正常に動作できないことを回避する。例えば、レベルの切り換えにより特定のバイトのデータを伝送した後、所定時間帯においてＰＭＯＳトランジスタＱ３をオフ状態に維持し、かつＮＭＯＳトランジスタＱ４をオン状態に維持するという方法が採用されてもよい。この所定時間帯は実際に要求されるデータ伝送効率に応じて設定することができる。
本実施例において、ライタの主制御部のモデルはＧＤ３２Ｆ１５０Ｇ８Ｕ６、またはＳＴＭ３２Ｆ１０３ＣＢＴ６、ＴＲ１６Ｆ８０１Ｂであり、集積回路チップはＴＲ１６Ｆ０６４Ｂ、ＧＤ３２シリーズマトリックス、ＳＴＭ３２シリーズマトリックスであり、これらはライタ主制御部および集積回路チップのモデルの例示的な説明に過ぎず、本出願を制限するものとして解釈されるべきではない。
なお、本実施例において、集積回路チップ端のダイオードＤ２および抵抗Ｒ１４は、集積回路チップの内部に配置されてもよい。なお、本実施例の回路は、ライタによって集積回路チップの給電負極の入力電圧の電気的パラメータを制御することで集積回路チップへのデータ書き込みを実行するプロセスを完全に説明するためのであり、ライタによる集積回路チップの給電負極の入力電圧の電気的パラメータの制御を実現する回路を限定するものではなく、実質的には、このプロセスを実現できる回路は複数であり、例えば、集積回路チップ端のダイオードＤ２はＭＯＳトランジスタによって置き換えることができ、さらにトランジスタまたは他のゲート回路によって置き換えることができ、ライタ端にＱ３およびＱ４を含む回路も、モータ駆動装置、スイッチ回路などの同じ機能を有するデバイスまたは回路によって実現することができ、これらの置き換えによって形成される回路は全て本出願の保護の範囲に含まれる。
実施例１４
図２０は、本出願の実施例に係る別の集積回路チップのデータ書き込み装置の構造を示す概略図である。この集積回路チップのデータ書き込み装置は、ライタに配置される。本出願の実施例において、集積回路チップは給電正極および給電負極を介して前記ライタに電気的に接続される。
図２０に示すように、前記データ書き込み装置は送信ユニット１０１’と、制御実行ユニット１０２’とを含む。
ここで、送信ユニット１０１’は、データ書き込み命令を前記集積回路チップに送信するために使用され、前記データ書き込み命令は、前記データ書き込み命令を受信した後、データ書き込みモードに入るように前記集積回路チップに指示するために使用される。
制御実行ユニット１０２’は、前記集積回路チップがデータ書き込みモードに入った後、前記集積回路チップの給電負極の入力電圧の電気的パラメータを制御することによって集積回路チップへのデータ書き込みを実行するために使用される。
選択的に、前記制御実行ユニット１０２’は具体的に、
前記集積回路チップの給電負極の入力電圧の大きさを制御することによって集積回路チップへのデータ書き込みを実行すること、または、
前記集積回路チップの給電負極の入力電圧に重畳される電気信号の周波数を制御することによって集積回路チップへのデータ書き込みを実行すること、に使用される。
選択的に、前記制御実行ユニット１０２’は具体的に、前記集積回路チップの給電負極の入力電圧の電気的パラメータを制御することによって集積回路チップへの現在フレームデータ書き込みを実行するために使用される。
対応して、前記制御実行ユニット１０２’はさらに、前記集積回路チップが現在フレームデータを成功に受信した後にフィードバックされたフレームデータ受信成功の信号を受信する場合、次のフレームデータ書き込みを実行するために使用される。
実施例１５
図１１は、本出願の実施例に係る別の集積回路チップのデータ書き込み装置の構造を示す概略図である。
この集積回路チップのデータ書き込み装置は、集積回路チップに配置される。本出願の実施例において、集積回路チップは給電正極および給電負極を介して前記ライタに電気的に接続される。
図１１に示すように、前記データ書き込み装置は受信ユニット１１１と、検出実行ユニット１１２と、有効化ユニット１１３とを含む。
ここで、受信ユニット１１１は、ライタによって送信されたデータ書き込み命令を受信し、データ書き込みモードに入るように使用される。
検出実行ユニット１１２は、前記ライタによって制御された給電負極の入力電圧の電気的パラメータを検出することで、ライタによって伝送されたデータを決定するように使用される。
有効化ユニット１１３は、前記ライタによって伝送されたデータを有効化するように使用される。
選択的に、前記検出実行ユニット１１２は具体的に、
前記ライタによって制御された給電負極の入力電圧の大きさを検出することで、ライタによって伝送されたデータを決定すること、または、
前記ライタによって制御された給電負極の入力電圧に重畳される電気信号の周波数を検出することで、ライタによって伝送されたデータを決定すること、に使用される。
上記の実施例で詳細に説明されていない部分について、他の実施例の関連記述を参照する。
上記実施例における各ステップの番号の大きさは実行順序を意味するものではなく、各プロセスの実行順序はその機能および内部ロジックによって決定され、本出願の実施例の実施プロセスを制限するものではないことを理解すべきである。
実施例１６
図１２は、本出願の一実施例に係る集積回路チップのデータ書き込みデバイスの概略図である。図１２に示すように、この実施例のデバイス１２は、プロセッサ１２０と、メモリ１２１と、前記メモリ１２１に格納され前記プロセッサ１２０上で動作可能なコンピュータ読み取り可能な命令１２２とを含む。前記プロセッサ１２０は、前記コンピュータ読み取り可能な命令１２２が実行されると、上述した各集積回路チップのデータ書き込み方法の実施例中のステップ、例えば図１３に示すステップ１０１’〜１０３’、または図１７に示すステップ７０１’〜７０３’を実現する。或いは、前記プロセッサ１２０は、前記コンピュータ読み取り可能な命令１２２が実行されると、上述した各装置の実施例における各モジュール／ユニットの機能、例えば図２０に示すモジュール１０１’ 〜１０３’の機能、または上記実施例１５に記載された図１１に示すモジュール１１１〜１１３の機能を実現する。
例示的に、前記コンピュータ読み取り可能な命令１２２は、１つ以上のモジュール／ユニットに分割されてもよく、前記一つ以上のモジュール／ユニットは前記メモリ１２１に格納され、前記プロセッサ１２０によって実行され、本出願に至った。前記１つ以上のモジュール／ユニットは、具体的な機能を実行できる一連のコンピュータ読み取り可能な命令の命令セグメントであってもよく、この命令セグメントは、前記集積回路チップのデータ書き込みデバイス１２における前記コンピュータ読み取り可能な命令１２２の実行プロセスを記述するために使用される。
例えば、前記コンピュータ読み取り可能な命令１２２は、送信ユニットおよび制御実行ユニット（仮想デバイス内のユニット）として分割されてもよく、各ユニットの具体的な機能は以下のとおりである：
送信ユニットは、データ書き込み命令を前記集積回路チップに送信するために使用され、前記データ書き込み命令は、前記データ書き込み命令を受信した後、データ書き込みモードに入るように前記集積回路チップに指示するために使用される。
制御実行ユニットは、前記集積回路チップがデータ書き込みモードに入った後、前記集積回路チップの給電負極の入力電圧の電気的パラメータを制御することによって集積回路チップへのデータ書き込みを実行するために使用される。
別の例として、前記コンピュータ読み取り可能な命令１２２は受信ユニット、検出実行ユニットおよび有効化ユニット（仮想デバイス内のユニット）として分割されてもよく、各ユニットの具体的な機能は以下のとおりである。
受信ユニットは、ライタによって送信されたデータ書き込み命令を受信し、データ書き込みモードに入るように使用される。
検出実行ユニットは、前記ライタによって制御された給電負極の入力電圧の電気的パラメータを検出することで、ライタによって伝送されたデータを決定するように使用される。
有効化ユニットは、前記ライタによって伝送されたデータを有効化するように使用される。
上記の実施例において、各実施例についての説明はそれぞれ重要点があり、ある実施例で詳細に記述または記載しない部分は、他の実施例の関連記述を参照することができる。
本明細書で開示される実施例で説明された様々な例のユニットおよびアルゴリズムステップの結合は、電子ハードウェア、またはコンピュータソフトウェアと電子ハードウェアの組合せによって実現できることは、当業者が意識できる。これらの機能がハードウェアまたはソフトウェアの形態で実行されるかどうかは、技術的解決手段の具体的な応用および設計上の制約条件による。当業者であれば、ぞれぞれの具体的な応用に対して異なる方法を利用して記述される機能を実現することができるが、これらの実現は本出願の範囲を超えてはいけない。
本出願によって提供される実施例において、開示された装置／デバイスおよび方法は、他の方法で実施され得ることを理解すべきである。例えば、以上説明された装置／デバイスの実施例は例示に過ぎず、例えば、前記モジュールまたはユニットの分けは、論理的な機能分けにすぎず、実際の実施では、例えば複数のユニットまたはコンポーネントを組み合わせたり、別のシステムに集積したり、一部の特徴を無視したり、実行したりしないなど、他の分け方法も採用できる。一方、図示または説明した相互結合または直接結合または通信接続は、いくつかのインターフェースを介した装置またはユニットの間接結合または通信接続であってもよく、電気的、機械的または他の形態を採用できる。
前記の分離部品として記載されたユニットは物理的に分離されてもよいし、物理的に分離されなくてもよいが、ユニットとして表示された部品は物理的ユニットであってもなくてもよいが、つまり、１つの場所に配置することも、複数のネットワークユニットに分散することもできる。本実施例の解決的手段を達成するために、実際の需要に応じてユニットの一部または全部を選択することができる。
前記の集積されるモジュール／ユニットは、ソフトウェア機能ユニットの形態で実現されて独立の製品として販売または使用される場合、１つのコンピュータの読み取り可能な媒体に記憶することができる。このような理解に基づいて、本出願は上記実施例の方法におけるフローの全部または一部を実現し、関連するハードウェアをコマンドするためのコンピュータ読み取り可能な命令によって実現されてもよく、前記のコンピュータ読み取り可能な命令は１つのコンピュータ読み取り可能な媒体に記憶することができ、当該コンピュータ読み取り可能な命令はプロセッサーによって実行されるとき、前記の各方法実施例のステップを実現することができる。ここで、前記コンピュータ読み取り可能な命令はコンピュータ読み取り可能な命令コードを含み、前記コンピュータ読み取り可能な命令コードはソースコード形式、オブジェクトコード形式、実行ファイルまたは何らかの中間形式などの形式であってもよい。前記コンピュータ読み取り可能な媒体は、前記コンピュータ読み取り可能な命令コードを運ぶ任意のエンティティまたは装置、記録媒体、ＵＳＢメモリ、移動ハードディスク、磁気ディスク、光ディスク、コンピュータメモリ、読み出し専用メモリ（Ｒｅａｄ−Ｏｎｌｙ Ｍｅｍｏｒｙ、ＲＯＭ）、ランダムアクセスメモリ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ、ＲＡＭ）、電気キャリア信号、電気通信信号およびソフトウェア配布媒体などを含む。なお、前記コンピュータ読み取り可能な媒体に含まれるコンテンツは、司法管轄区域内の法律および特許実務の要件に従って適切に増減することができ、例えばいくつかの司法管轄区域では、立法および特許実務によって、コンピュータ読み取り可能な媒体は電気キャリア信号および電気通信信号を含まない。
上述した実施例は本出願の技術的解決手段を説明するためのものであり、これに制限されるものではない。前記の実施例を参照しながら本出願を詳細に説明したが、当業者であれば、前記の各実施例に記載された技術的解決手段を変更し、またはその技術特徴の一部を等価的に置き換えることができることを理解すべきである。これらの変更や置き換えは、対応する技術的解決手段の本質が本出願の各実施例の技術的解決手段の要旨および範囲から逸脱することなく、本出願の保護の範囲に含まれる。
１０１ 送信ユニット
１０１’ 送信ユニット
１０２ 受信ユニット
１０２’ 制御実行ユニット
１０３ 制御実行ユニット
１１１ 受信ユニット
１１２ 検出実行ユニット
１１３ 有効化ユニット
１２０ プロセッサ
１２１ メモリ

Claims (18)

  1. ライタに応用される集積回路チップのデータ書き込み方法であって、
    前記集積回路チップは給電正極および給電負極を介して前記ライタに電気的に接続され、前記集積回路チップは内蔵または外部のメモリを備え、前記データ書き込みとは、前記集積回路チップが前記ライタを介してデータに前記メモリに書き込むことを意味し、前記データ書き込み方法は、
    データ書き込み命令を前記集積回路チップに送信することと、ここで、前記データ書き込み命令は、前記データ書き込み命令を受信した後、データ書き込みモードに入るように前記集積回路チップに指示するために使用され、
    前記集積回路チップがデータ書き込みモードに入った後、前記集積回路チップの給電正極または給電負極の入力電圧の電気的パラメータを制御することによって前記集積回路チップへの現在フレームデータ書き込みを実行することと、
    前記集積回路チップが現在フレームデータを成功に受信した後にフィードバックされたフレームデータ受信成功の信号を受信する場合、次のフレームデータ書き込みを実行することと、を含むことを特徴とする集積回路チップのデータ書き込み方法。
  2. 前記集積回路チップの給電正極または給電負極の入力電圧の電気的パラメータを制御することによって前記集積回路チップへのデータ書き込みを実行することは、
    前記集積回路チップの給電正極または給電負極の入力電圧の大きさを制御することによって前記集積回路チップへのデータ書き込みを実行すること、または、
    前記集積回路チップの給電正極または給電負極の入力電圧に重畳される電気信号の周波数を制御することによって前記集積回路チップへのデータ書き込みを実行することを含むことを特徴とする、請求項１に記載のデータ書き込み方法。
  3. 前記集積回路チップの給電正極または給電負極の入力電圧の大きさを制御することによって前記集積回路チップへのデータ書き込みを実行することは、
    前記集積回路チップの給電負極または給電正極の入力電圧の大きさをＶＣＣと０との間で切り換えるように制御することによって前記集積回路チップへのデータ書き込みを実行することを含むことを特徴とする、請求項２に記載のデータ書き込み方法。
  4. 給電正極および給電負極を介してライタに接続された集積回路チップのデータ書き込み方法であって、
    前記集積回路チップは、前記ライタによって送信されたデータ書き込み命令を受信し、データ書き込みモードに入ることと、
    前記集積回路チップは、前記ライタによって制御された給電正極または給電負極の入力電圧の電気的パラメータを検出することで、前記ライタによって伝送されたデータを決定し、前記ライタによって伝送された現在フレームデータが成功に受信されたと決定した後、前記集積回路チップへの次のフレームデータ書き込みを実行するように前記ライタに指示するために、フレームデータ受信成功の信号を前記ライタにフィードバックすることと、
    前記集積回路チップは、前記ライタによって伝送されたデータを有効化することと、を含むことを特徴とする集積回路チップのデータ書き込み方法。
  5. 前記集積回路チップは、前記ライタによって制御された給電正極または給電負極の入力電圧の電気的パラメータを検出することで、前記ライタによって伝送されたデータを決定することは、
    前記集積回路チップは、前記ライタによって制御された給電正極または給電負極の入力電圧の大きさを検出することで、前記ライタによって伝送されたデータを決定すること、または、
    前記集積回路チップは、前記ライタによって制御された給電正極または給電負極の入力電圧に重畳される電気信号の周波数を検出することで、前記ライタによって伝送されたデータを決定することを含むことを特徴とする、請求項４に記載のデータ書き込み方法。
  6. 前記集積回路チップは、前記ライタによって制御された給電正極または給電負極の入力電圧の大きさを検出することで、前記ライタによって伝送されたデータを決定することは、
    前記集積回路チップは、前記ライタによって制御された給電正極または給電負極の入力電圧の大きさがＶＣＣか０かを検出することで、前記ライタによって伝送されたバイナリデータを決定すること含むことを特徴とする、請求項５に記載のデータ書き込み方法。
  7. ライタと、集積回路チップとを含むデータ書き込みシステムであって、
    前記ライタは主制御部と、第１信号変換回路とを含み、前記主制御部は前記第１信号変換回路を介して前記集積回路チップの給電正極および給電負極に電気的に接続され、
    前記主制御部は、
    データ書き込み命令を前記集積回路チップに送信することと、ここで、前記データ書き込み命令は、前記データ書き込み命令を受信した後、データ書き込みモードに入るように前記集積回路チップに指示するために使用され、
    前記集積回路チップがデータ書き込みモードに入った後、前記第１信号変換回路を通して前記集積回路チップの給電正極または給電負極の入力電圧の電気的パラメータを制御することによって前記集積回路チップへの現在フレームデータ書き込みを実行することと、
    前記集積回路チップが現在フレームデータを成功に受信した後にフィードバックされたフレームデータ受信成功の信号を受信する場合、次のフレームデータ書き込みを実行することと、に使用されることを特徴とする集積回路チップのデータ書き込みシステム。
  8. 第２信号変換回路をさらに含み、前記第２信号変換回路は前記集積回路チップに外付けまたは内蔵され、前記第２信号変換回路は前記第１信号変換回路に電気的に接続され、前記集積回路チップは、前記第２信号変換回路を通して前記ライタによって制御された給電正極または給電負極の入力電圧の電気的パラメータを検出することで、前記ライタによって伝送されたデータを決定することを特徴とする、請求項７に記載のデータ書き込みシステム。
  9. 分離回路をさらに含み、前記分離回路は前記集積回路チップに電気的に接続され、前記集積回路チップは、前記分離回路によって前記集積回路チップと前記ライタとの間のデータ伝送に干渉を引き起こした信号を遮断することを特徴とする、請求項８に記載のデータ書き込みシステム。
  10. 前記ライタは電源入力回路をさらに含み、前記電源入力回路は、それぞれ前記主制御部および前記第１信号変換回路に電気的に接続され、前記電源入力回路は、前記主制御部および前記第１信号変換回路に給電するために、外部電源に接続されることを特徴とする、請求項７に記載のデータ書き込みシステム。
  11. 前記第１信号変換回路を通して前記集積回路チップの給電正極の入力電圧の電気的パラメータを制御することによって前記集積回路チップへのデータ書き込みを実行する場合、前記主制御部は第１入出力ポートと、第２入出力ポートと、第３入出力ポートとを含み、前記第１信号変換回路はプログラミング出力インタフェースと、ＰＭＯＳトランジスタＱ１、Ｑ２と、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４とを含み、前記第１入出力ポートは抵抗Ｒ２の一端に電気的に接続され、抵抗Ｒ２の他端はプログラミング出力インタフェースの第２ピンに電気的に接続され、プログラミング出力インタフェースの第１ピンは接地され、前記第２入出力ポートは抵抗Ｒ１の一端およびＰＭＯＳトランジスタＱ１のゲートに電気的に接続され、抵抗Ｒ１の他端およびＰＭＯＳトランジスタＱ１のソースはいずれも電源ＶＣＣに接続され、ＰＭＯＳトランジスタＱ１のドレインはプログラミング出力インタフェースの第２ピンに電気的に接続され、前記第３入出力ポートは抵抗Ｒ３の一端およびＰＭＯＳトランジスタＱ２のゲートに電気的に接続され、抵抗Ｒ３の他端、ＰＭＯＳトランジスタＱ２のソースはいずれもプログラミング出力インタフェースの第２ピンに電気的に接続され、ＰＭＯＳトランジスタＱ２のドレインは抵抗Ｒ４の一端に電気的に接続され、抵抗Ｒ４の他端は接地されることを特徴とする、請求項７〜１０のいずれか１項に記載のデータ書き込みシステム。
  12. 前記第１信号変換回路を通して前記集積回路チップの給電正極の入力電圧の電気的パラメータを制御することによって前記集積回路チップへのデータ書き込みを実行する場合、前記集積回路チップは入出力インタフェースと、ＶＤＤピンと、ＧＮＤピンとを含み、ＧＮＤピンは接地され、前記第２信号変換回路はプログラミング入力インタフェースと、抵抗Ｒ５とを含み、前記分離回路はダイオードＤ１と、コンデンサＣ１とを含み、プログラミング入力インタフェースの第２ピンは抵抗Ｒ５の一端およびダイオードＤ１の正極に電気的に接続され、抵抗Ｒ５の他端は前記集積回路チップの入出力インタフェースに電気的に接続され、ダイオードＤ１の負極は前記集積回路チップのＶＤＤピンおよびコンデンサＣ１の正極に電気的に接続され、コンデンサＣ１の負極は接地されることを特徴とする、請求項９に記載のデータ書き込みシステム。
  13. 前記第１信号変換回路を通して前記集積回路チップの給電負極の入力電圧の電気的パラメータを制御することによって前記集積回路チップへのデータ書き込みを実行する場合、前記主制御部は入出力ポートＧＰＩＯ４と、入出力ポートＧＰＩＯ５と、入出力ポートＧＰＩＯ６とを含み、前記第１信号変換回路はプログラミング出力インタフェースと、ＰＭＯＳトランジスタＱ３と、ＮＭＯＳトランジスタＱ４と、抵抗Ｒ１０、Ｒ１１、Ｒ１２とを含み、前記入出力ポートＧＰＩＯ４は抵抗Ｒ１１の一端に電気的に接続され、抵抗Ｒ１１の他端はプログラミング出力インタフェースの第１ピンに電気的に接続され、前記入出力ポートＧＰＩＯ５はそれぞれ抵抗Ｒ１０の一端、ＰＭＯＳトランジスタＱ３のゲートに電気的に接続され、抵抗Ｒ１０の他端およびＰＭＯＳトランジスタＱ３のソースはいずれも電源ＶＣＣに接続され、ＰＭＯＳトランジスタＱ３のドレインはプログラミング出力インタフェースの第１ピンに電気的に接続され、前記入出力ポートＧＰＩＯ６はそれぞれ抵抗Ｒ１２の一端、前記ＮＭＯＳトランジスタＱ４のゲートに電気的に接続され、抵抗Ｒ１２の他端、前記ＮＭＯＳトランジスタＱ４のソースはいずれも接地され、前記ＮＭＯＳトランジスタＱ４のドレインはプログラミング出力インタフェースの第１ピンに電気的に接続されることを特徴とする、請求項７〜１０のいずれか１項に記載のデータ書き込みシステム。
  14. 前記第１信号変換回路を通して前記集積回路チップの給電負極の入力電圧の電気的パラメータを制御することによって前記集積回路チップへのデータ書き込みを実行する場合、前記集積回路チップは入出力インタフェースと、ＶＤＤピンと、ＧＮＤピンとを含み、前記第２信号変換回路はプログラミング入力インタフェースと、抵抗Ｒ１４とを含み、前記分離回路はダイオードＤ２と、コンデンサＣ２とを含み、プログラミング入力インタフェースの第１ピンは抵抗Ｒ１４の一端に電気的に接続され、抵抗Ｒ１４の他端は前記集積回路チップの入出力インタフェースに電気的に接続され、プログラミング入力インタフェースの第１ピンはさらにダイオードＤ２の負極に電気的に接続され、ダイオードＤ２の正極は前記集積回路チップのＧＮＤピンに電気的に接続され、前記集積回路チップのＧＮＤピンは接地され、プログラミング入力インタフェースの第２ピンはそれぞれ前記集積回路チップのＶＤＤピン、コンデンサＣ２の正極に電気的に接続され、コンデンサＣ２の負極は接地されることを特徴とする、請求項９に記載のデータ書き込みシステム。
  15. ライタに配置される集積回路チップのデータ書き込み装置であって、
    前記集積回路チップは給電正極および給電負極を介して前記ライタに電気的に接続され、前記データ書き込み装置は、
    データ書き込み命令を前記集積回路チップに送信するユニットと、ここで、前記データ書き込み命令は、前記データ書き込み命令を受信した後、データ書き込みモードに入るように前記集積回路チップに指示するために使用され、
    前記集積回路チップがデータ書き込みモードに入った後、前記集積回路チップの給電正極または給電負極の入力電圧の電気的パラメータを制御することによって前記集積回路チップへの現フレームデータ書き込みを実行し、前記集積回路チップが現在フレームデータを成功に受信した後にフィードバックされたフレームデータ受信成功の信号を受信する場合、次のフレームデータ書き込みを実行する制御実行ユニットと、を含むことを特徴とする集積回路チップのデータ書き込み装置。
  16. 集積回路チップに配置される集積回路チップのデータ書き込み装置であって、
    前記集積回路チップは給電正極および給電負極を介してライタに電気的に接続され、
    前記データ書き込み装置は、
    前記ライタによって送信されたデータ書き込み命令を受信し、データ書き込みモードに入る受信ユニットと、
    前記ライタによって制御された給電正極または給電負極の入力電圧の電気的パラメータを検出することで、ライタによって伝送されたデータを決定する検出実行ユニットと、
    前記ライタによって伝送されたデータを有効化する有効化ユニットと、を含み、
    前記集積回路チップは前記ライタによって伝送された現在フレームデータが成功に受信されたと決定した後、前記集積回路チップへの次のフレームデータ書き込みを実行するように前記ライタに指示するために、フレームデータ受信成功の信号を前記ライタにフィードバックすることを特徴とする集積回路チップのデータ書き込み装置。
  17. メモリと、プロセッサと、前記メモリに格納され前記プロセッサ上で動作可能なコンピュータ読み取り可能な命令と、を含み、
    前記コンピュータ読み取り可能な命令が実行されると、前記プロセッサは請求項１〜６のいずれか１項に記載の方法のステップを実現することを特徴とする集積回路チップのデータ書き込みデバイス。
  18. コンピュータ読み取り可能な命令が格納されており、
    前記コンピュータ読み取り可能な命令がプロセッサによって実行されると、請求項１〜６のいずれか１項に記載の方法のステップを実現することを特徴とするコンピュータ読み取り可能な記憶媒体。
JP2019508808A 2018-04-24 2018-12-03 集積回路チップのデータ書き込み方法、システム、装置、デバイスおよび媒体 Active JP6799143B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
PCT/CN2018/084246 WO2019204982A1 (zh) 2018-04-24 2018-04-24 集成电路芯片的数据写入方法、系统、装置、设备及介质
CN201810373882.4 2018-04-24
CN201810373882.4A CN108363581B (zh) 2018-04-24 2018-04-24 集成电路芯片的数据写入方法、系统、装置、设备及介质
CNPCT/CN2018/084246 2018-04-24
CN201811271213.2 2018-10-29
CN201811271213.2A CN109542465B (zh) 2018-10-29 2018-10-29 集成电路芯片的数据写入方法、系统、装置、设备及介质
PCT/CN2018/118930 WO2019205637A1 (zh) 2018-04-24 2018-12-03 集成电路芯片的数据写入方法、系统、装置、设备及介质

Publications (2)

Publication Number Publication Date
JP2020523721A JP2020523721A (ja) 2020-08-06
JP6799143B2 true JP6799143B2 (ja) 2020-12-09

Family

ID=68294377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019508808A Active JP6799143B2 (ja) 2018-04-24 2018-12-03 集積回路チップのデータ書き込み方法、システム、装置、デバイスおよび媒体

Country Status (3)

Country Link
US (1) US11410711B2 (ja)
JP (1) JP6799143B2 (ja)
WO (1) WO2019205637A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114895612B (zh) * 2022-07-11 2022-09-27 深圳市杰美康机电有限公司 一种用于dsp芯片的仿真系统
CN117493247B (zh) * 2023-12-28 2024-03-19 苏州元脑智能科技有限公司 一种上电时间间隔、斜率可调的数字电源与调节方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4145760A (en) 1978-04-11 1979-03-20 Ncr Corporation Memory device having a reduced number of pins
US5687345A (en) * 1992-03-17 1997-11-11 Hitachi, Ltd. Microcomputer having CPU and built-in flash memory that is rewritable under control of the CPU analyzing a command supplied from an external device
JP2007116625A (ja) 2005-10-24 2007-05-10 Canon Inc 画像形成装置
US7362610B1 (en) * 2005-12-27 2008-04-22 Actel Corporation Programming method for non-volatile memory and non-volatile memory-based programmable logic device
CN101661795A (zh) 2008-08-29 2010-03-03 英业达股份有限公司 数据烧录方法以及烧录系统
WO2010134141A1 (ja) * 2009-05-19 2010-11-25 パナソニック株式会社 半導体記憶装置
CN102298912B (zh) 2010-06-24 2014-10-08 联咏科技股份有限公司 驱动芯片、面板驱动系统及面板驱动方法
CN202150274U (zh) * 2011-07-19 2012-02-22 华映视讯（吴江）有限公司 一种eeprom数据防丢失电路结构
CN103531236A (zh) * 2012-07-05 2014-01-22 北京兆易创新科技股份有限公司 一种快速烧录存储器芯片的系统及方法
JP6255236B2 (ja) 2013-12-20 2017-12-27 株式会社三社電機製作所 パワー半導体モジュール構造
CN104598408B (zh) 2015-02-05 2018-10-26 深圳芯邦科技股份有限公司 一种一次性可编程只读存储器数据烧录方法
CN105573743B (zh) 2015-11-19 2020-01-17 芯海科技（深圳）股份有限公司 一种芯片烧录系统及方法、电子设备
CN107391212A (zh) * 2017-08-08 2017-11-24 英业达科技有限公司 烧录装置及其保护方法
CN108363581B (zh) * 2018-04-24 2023-12-01 天浪创新科技（深圳）有限公司 集成电路芯片的数据写入方法、系统、装置、设备及介质

Also Published As

Publication number Publication date
WO2019205637A1 (zh) 2019-10-31
JP2020523721A (ja) 2020-08-06
US11410711B2 (en) 2022-08-09
US20210375335A1 (en) 2021-12-02

Similar Documents

Publication Publication Date Title
CN108363581B (zh) 集成电路芯片的数据写入方法、系统、装置、设备及介质
CN109542465B (zh) 集成电路芯片的数据写入方法、系统、装置、设备及介质
JP6799143B2 (ja) 集積回路チップのデータ書き込み方法、システム、装置、デバイスおよび媒体
US20210149468A1 (en) Intelligent power module
CN108205393B (zh) 半导体设备、人机接口设备及电子装置
US11256225B2 (en) Data transmission apparatus of circuit breaker controller
JP2016045954A (ja) 不揮発制御によるｒｆモジュール初期化システム及び方法
CN109726059A (zh) 一种服务器测试系统
CN107305526A (zh) 一种用于微控制器的调试器
CN104899177A (zh) 一种i2c设备控制方法及系统
CN110096291A (zh) 电源管理芯片升级电路、方法及网络设备
CN204440378U (zh) 通讯传输切换装置及电子系统
CN201518128U (zh) 一种软件升级及调试工具
CN103257875A (zh) 一种硬件配置信息的读取方法及系统
CN105786145A (zh) 一种控制电子设备的方法及电子设备
TWI696112B (zh) 積體電路晶片的資料寫入方法、系統、裝置、設備及媒體
CN207965590U (zh) 一种数控机床三维控制系统
CN204069101U (zh) 一种通讯接口切换装置
CN109408151B (zh) 一种现场可编程门阵列配置模式自动切换装置和切换方法
WO2019204982A1 (zh) 集成电路芯片的数据写入方法、系统、装置、设备及介质
US20040024799A1 (en) General-purpose functional circuit and general-purpose unit for programmable controller
CN101320263B (zh) 电动车控制器基准电流预置系统及其预置方法
KR20110015742A (ko) 유에스비 인터페이스를 이용한 전원 공급 방법 및 이를 이용하는 휴대 단말기
TWM577543U (zh) 燒錄器、積體電路晶片電路和資料寫入系統
CN205051614U (zh) 步进电机驱动装置及步进电机控制系统

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201119

R150 Certificate of patent or registration of utility model

Ref document number: 6799143

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250