CN107391212A - 烧录装置及其保护方法 - Google Patents

烧录装置及其保护方法 Download PDF

Info

Publication number
CN107391212A
CN107391212A CN201710709486.XA CN201710709486A CN107391212A CN 107391212 A CN107391212 A CN 107391212A CN 201710709486 A CN201710709486 A CN 201710709486A CN 107391212 A CN107391212 A CN 107391212A
Authority
CN
China
Prior art keywords
chip
chip pocket
protection location
runners
enable signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201710709486.XA
Other languages
English (en)
Inventor
韩应贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN201710709486.XA priority Critical patent/CN107391212A/zh
Publication of CN107391212A publication Critical patent/CN107391212A/zh
Priority to US15/870,469 priority patent/US10332600B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/61—Installation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/004—Error avoidance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G11C5/144—Detection of predetermined disconnection or reduction of power supply, e.g. power down or power standby
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种烧录装置包括芯片插槽及保护单元。芯片插槽用于放置待烧录芯片，电性连接于电路板，且包括供电端及接地端，其中供电端及接地端用以连接于芯片。保护单元设置于电路板，且包括电能输入端、致能信号输入端以及电能输出端，其中电能输出端电性连接于芯片插槽的供电端。保护单元通过电能输入端接收电能信号，并通过致能信号输入端接收致能信号。当该致能信号具有第一电位时，保护单元通过电能输出端提供电能信号至芯片插槽的供电端，且当致能信号具有第二电位时，停止提供电能信号至芯片插槽。

Description

烧录装置及其保护方法
技术领域
本发明关于一种烧录装置，特别是关于适用于芯片的烧录装置。
背景技术
对于整个服务器系统来说，主控制芯片(中央处理器，CPU)、输入/输出(I/O)控制器南桥及管理芯片(基板管理控制器，BMC)皆包括序列周边接口(SPI)接收器，各元件对应的SPI芯片会储存对应的固件。在硬件方面，需设计具有脱机烧录固件信息功能的芯片烧录装置，以将各元件的固件信息烧录至芯片。
然而，由于芯片多具有对称的脚位，且无上端下端的标记，而现有的烧录装置也无判断芯片放置方向的机制，因此当芯片于烧录装置上放反(例如上下颠倒)时，将导致芯片烧毁，因而大幅降低系统工作效率。
发明内容
鉴于上述，本发明提供一种具有保护单元的烧录装置，以判断芯片的放置是否正确。
依据本发明一实施例的烧录装置，包括芯片插槽及保护单元。芯片插槽用于放置待烧录芯片，电性连接于电路板，且包括供电端及接地端，其中供电端及接地端用以连接于芯片。保护单元设置于电路板，且包括电能输入端、致能信号输入端以及电能输出端，其中电能输出端电性连接于芯片插槽的供电端。保护单元通过电能输入端接收电能信号，并通过致能信号输入端接收致能信号。当该致能信号具有第一电位时，保护单元通过电能输出端提供电能信号至芯片插槽的供电端，且当致能信号具有第二电位时，停止提供电能信号至芯片插槽。
依据本发明另一实施例的烧录装置，其中保护单元在芯片插槽的供电端的电位小于临界电位时，使致能信号具有第二电位。
依据本发明又一实施例的烧录装置，还包括提示单元，连接于保护单元的电能输出端与芯片插槽的供电端之间，提示单元在芯片插槽的供电端的电位小于临界电位时，提供警示。
依据本发明又一实施例的烧录装置，其中提示单元是发光二极管，且其所提供的警示是停止发光。
依据本发明又一实施例的烧录装置，还包括烧录控制器电性连接于芯片插槽，用以连接至外置电脑，且烧录控制器依据外置电脑所提供的写入指令及写入数据通过芯片插槽将写入数据写入芯片，或依据外置电脑所提供的读取指令通过芯片插槽读取芯片的储存数据。
依据本发明又一实施例的烧录装置，其中烧录控制器更电性连接于保护单元，提供电能至保护单元的电能输入端，并提供致能信号至保护单元的致能信号输入端。
依据本发明又一实施例的烧录装置，其中芯片插槽还包括供电脚座及接地脚座，供电脚座连接于供电端并用以连接于芯片的一接脚，且接地脚座连接于接地端并用以连接于芯片的另一接脚。
依据本发明又一实施例的烧录装置，其中芯片插槽还包括芯片选择(CS)脚座、输入(SI)脚座、输出(SO)脚座、频率(CLK)脚座、写保护(WP)脚座及保持(hold)脚座。
依据本发明一实施例的烧录装置的保护方法，其中烧录装置包括芯片插槽及保护单元，芯片插槽的供电端连接于保护单元的电能输出端，所述保护方法包括：依据输入至放置方向保护单元的致能信号，控制放置方向保护单元的放置方向电能输出端提供电能信号至放置方向芯片插槽或停止放置方向电能输出端提供放置方向电能信号至放置方向芯片插槽；其中当放置方向致能信号具有第一电位时，控制放置方向保护单元的放置方向电能输出端提供放置方向电能信号至放置方向芯片插槽，而当放置方向致能信号具有第二电位时，控制放置方向保护单元停止放置方向电能输出端提供放置方向电能信号至放置方向芯片插槽。
依据本发明又一实施例的烧录装置的保护方法，其中控制放置方向保护单元停止放置方向电能输出端提供放置方向电能信号包括：当放置方向芯片插槽的放置方向供电端的电位小于临界电位时，控制放置方向保护单元使放置方向致能信号具有放置方向第二电位。
藉由上述结构，本申请所揭示的烧录装置及其保护方法，通过保护单元的设置判断芯片放置于芯片插槽的正确性，以提供或停止提供电能信号至芯片插槽，从而防止在芯片放置错误时，烧录装置仍提供电能信号而导致芯片烧毁的情形。
以上关于本发明内容的说明及以下的实施方式的说明用以示范与解释本发明的精神与原理，并且提供本发明的权利要求书更进一步的解释。
附图说明
图1为依据本发明一实施例所绘示的烧录装置的功能方块图。
图2为依据本发明另一实施例所绘示的烧录装置的功能方块图。
图3为依据本发明又一实施例所绘示的烧录装置的功能方块图。
图4为依据本发明一实施例所绘示的芯片插槽的电路示意图。
图5为依据本发明一实施例所绘示的保护单元的电路示意图。
图6为依据本发明一实施例所绘示的烧录装置的保护方法的方法流程图。
其中，附图标记：
1、1’、1” 烧录装置
2 芯片
10、10’ 芯片插槽
1014 接地端
1018 供电端
13、13’、13” 电路板
131 保护单元
1311 电能输入端
1312 致能信号输入端
1313 电能输出端
132 接地垫
3 外置电脑
134 烧录控制器
1021 芯片选择脚座
1022 输出脚座
1023 写保护脚座
1024 接地脚座
1025 输入脚座
1026 频率脚座
1027 保持脚座
1028 供电脚座
Vcc 供电电压
STBY 稳定电压
具体实施方式
以下在实施方式中详细叙述本发明的详细特征以及优点，其内容足以使本领域的技术人员了解本发明的技术内容并据以实施，且根据本说明书所公开的内容、权利要求书及图式，本领域的技术人员可轻易地理解本发明相关的目的及优点。以下的实施例是进一步详细说明本发明的观点，但非以任何观点限制本发明的范畴。
请参考图1，图1为依据本发明一实施例所绘示的烧录装置的功能方块图。如图1所示，烧录装置1包括芯片插槽10及电路板13彼此电性连接。芯片插槽10用于放置待烧录芯片2，且包括供电端1018及接地端1014，其中供电端1018及接地端1014用以电性连接芯片2。更详细来说，芯片插槽10更包括供电脚座以及接地脚座分别连接于供电端1018及接地端1014。当芯片2放置于芯片插槽10时，芯片2的一接脚连接于芯片插槽10的供电脚座，芯片2的另一接脚则连接于芯片插槽10的接地脚座。
烧录装置1的电路板13设置有保护单元131，保护单元131包括电能输入端1311、致能信号输入端1312以及电能输出端1313，其中电能输出端1313电性连接至芯片插槽10的供电端1018，也就是说，芯片插槽10通过供电端1018电性连接至电路板13的保护单元131。此外，电路板13上亦设置有接地垫132，而芯片插槽10的接地端1014电性连接至所述接地垫132。
于此实施例中，保护单元131通过电能输入端1311接收电能信号，且通过致能信号输入端1312接收致能信号，再依据致能信号的电位选择性地通过电能输出端1313提供电能信号至芯片插槽10。详细来说，当致能信号具有第一电位时，保护单元131会通过电能输出端1313提供电能信号至芯片插槽10的供电端1018，而当致能信号具有第二电位时，保护单元131会停止提供电能信号至芯片插槽10。更详细来说，保护单元131会在芯片插槽10的供电端1018的电位小于临界电位时，使致能信号具有第二电位。
举一个实际的例子，当芯片2在芯片插槽10上放反时，也就是芯片2的供电脚位与接地脚位的位置放反而将接地脚位连接到芯片插槽10的供电端1018时，芯片2的电路例如静电放电(Electrostatic discharge，ESD)电路会降低供电端1018的电位。藉此，当保护单元131的供电端1018的电位小于等于预设的临界电位(例如零)时，致能信号将具有第二电位，保护单元131便据以停止提供电能信号至芯片插槽10。
再来请参考图2，图2为依据本发明另一实施例所绘示的烧录装置的功能方块图。图2所示的烧录装置1’类似图1所示的烧录装置1，包括了芯片插槽10及设置有保护单元131的电路板13’，惟烧录装置1’相比较于图1的烧录装置1还包括提示单元133电性连接于保护单元131的电能输出端1313以及芯片插槽10的供电端1018之间。其中芯片插槽10及保护单元131之间的连接关系以及动作皆如上图1的实施例所述，于此不再赘述。
提示单元133在芯片插槽10的供电端1018的电位小于临界电位时，提供警示。也就是说，当芯片2的放置方向错误例如供电脚位与接地脚位的位置放反时，芯片插槽10的供电端1018的电位会降低至小于临界电位，提示单元133因而产生警示并提供给使用者，以警告使用者芯片2放置错误。其中提示单元133可以是发光二极管，当芯片插槽10供电端1018的电位等于来自电路板13’的电能信号的电位时，发光二极管为发光状态，表示芯片插槽10对芯片2的供电状态为正常，即芯片2的放置方向正确；而当芯片插槽10供电端1018的电位小于临界电位时，发光二极管停止发光，表示芯片插槽10对芯片2的供电状态为异常，即芯片2的放置方向错误。如此一来，用户便能通过提示单元133确认芯片2放置于芯片插槽10的方向是否正确。
再来请参考图3，图3为依据本发明又一实施例所绘示的烧录装置的功能方块图。如图3所示，烧录装置1”包括了芯片插槽10’及设置有保护单元131的电路板13”。于此实施例中，芯片插槽10’除了包括对应于供电端1018的供电脚座1028以及对应于接地端1014的接地脚座1024，更包括了芯片选择(CS)脚座1021、输出(SO)脚座1022、写保护(WP)脚座1023、输入(SI)脚座1025、频率(CLK)脚座1026及保持(hold)脚座1027。上述脚座在芯片放置于芯片插槽10’时，分别与芯片的多个脚位连接，且各自具有不同的功能。CS脚座1021用以选通信号；SO脚座1022用以读取芯片中的数据；WP脚座1023用以控制芯片的状态，详细来说，当WP脚座1023的电位被调整与芯片的工作电压相同时，烧录装置1”才可以对芯片写入或读取数据；SI脚座1025则用以将资料写入芯片中；CLK脚座1026用以提供频率信号；而hold脚座1027用以保持芯片处于一拉高状态。
于此实施例中，烧路装置1”还包括了烧录控制器134设置于电路板13”上并电性连接于芯片插槽10’。烧录控制器134用以通讯或电性连接至外置电脑3，并依据外置电脑3所提供的写入指令及写入数据，通过芯片插槽10’以将写入资料写入芯片中。详细来说，烧录控制器134可以电性连接于芯片插槽10’的SI脚座1025，当烧录控制器134接收到写入指令及写入数据时，将通过SI脚座1025将写入数据写入芯片中。
烧录控制器134也可以依据外置电脑3所提供的读取指令，通过芯片插槽10’以自芯片读取储存于芯片中的储存数据。详细来说，烧录控制器134可以连接于芯片插槽10’的SO脚座1022，则当烧录控制器134自外置电脑3接收到读取指令时，将通过SO脚座1022读取芯片。如此一来，用户可以于外置电脑3输入写入指令或是读取指令，以控制烧录装置1”将数据写入芯片中，或读取芯片中所储存的数据。
除此之外，烧录控制器134更可以电性连接于芯片插槽10’的芯片选择(CS)脚座1021、写保护(WP)脚座1023、频率(CLK)脚座1026及保持(hold)脚座1027，以控制这些脚座执行如前所述的功能。再者，烧录控制器134更可以电性连接于保护单元131的电能输入端1311以及致能信号输入端1313，以分别提供电能及致能信号至保护单元131。当烧录控制器134自外置电脑3接收到写入、读取或其他指令时，将发送电能及致能信号至保护单元131，由保护单元131判断芯片是否放置正确，以执行或停止写入、读取或其他动作。
接下来请参考4及5，图4绘示出适用于上述实施例的芯片插槽10或10’的电路示意图，而图5则绘示出适用于上述实施例的保护单元131的电路示意图。其中图4中的元件100例如是快闪型只读存储器(Flash read-only memory，Flash ROM)，而图5中的元件300例如是电子熔丝(eFuse)。
接着请一并参考图1及6，图6为依据本发明一实施例所绘示的烧录装置的保护方法的方法流程图。于此实施例中，烧录装置1的保护单元131会依据致能信号，控制其电能输出端1313提供电能信号至芯片插槽10，或是停止电能输出端1313提供电能信号至芯片插槽10。详细来说，如图6的步骤S1及S2，保护单元131接收致能信号，并判断致能信号的电位。当致能信号具有第一电位时，保护单元131会控制其电能输出端1313提供电能信号至芯片插槽10，如步骤S3；而当致能信号具有第二电位时，保护单元131则会控制其电能输出端1313停止提供电能信号至芯片插槽10。
实际上，当芯片2在芯片插槽10上的放置方向错误时(例如上下颠倒而使得芯片2的接地脚位连接于芯片插槽10的供电端1018)，由于芯片2内部ESD电路的设置，使得芯片插槽10的供电端1011的电位降低，同时降低保护单元131的电能输出端1313的电位。因此当芯片插槽10供电端1011的电位小于临界电位时，保护单元131将使致能信号具有第二电位，以停止提供电能信号至放置错误的芯片2。
藉由上述结构，本申请所揭示的烧录装置及其保护方法，通过保护单元的设置判断芯片放置于芯片插槽的正确性，以提供或停止提供电能信号至芯片插槽，从而防止在芯片放置错误时，烧录装置仍提供电能信号而导致芯片烧毁的情形。
虽然本发明以前述的实施例公开如上，然其并非用以限定本发明。在不脱离本发明的精神和范围内，所为的更动与润饰，均属本发明的专利保护范围。关于本发明所界定的保护范围请参考所附的权利要求书。

Claims (10)

1.一种烧录装置，其特征在于，该烧录装置包括：
一芯片插槽，用于放置一待烧录芯片，电性连接于一电路板，该芯片插槽包括一供电端及一接地端，其中该供电端及该接地端用以连接该芯片；以及
一保护单元，设置于该电路板，包括一电能输入端、一致能信号输入端以及一电能输出端，该电能输出端电性连接于该芯片插槽的该供电端，该保护单元通过该电能输入端接收一电能信号，通过该致能信号输入端接收一致能信号，当该致能信号具有一第一电位时，该保护单元通过该电能输出端提供该电能信号至该芯片插槽的该供电端，且当该致能信号具有一第二电位时，停止提供该电能信号至该芯片插槽。
2.根据权利要求1所述的烧录装置，其特征在于，该保护单元在该芯片插槽的该供电端的电位小于一临界电位时，使该致能信号具有该第二电位。
3.根据权利要求2所述的烧录装置，其特征在于，还包括一提示单元，连接于该保护单元的该电能输出端与该芯片插槽的该供电端之间，该提示单元在该芯片插槽的该供电端的该电位小于该临界电位时，提供一警示。
4.根据权利要求3所述的烧录装置，其特征在于，该提示单元是一发光二极管，且该警示是停止发光。
5.根据权利要求1所述的烧录装置，其特征在于，还包括一烧录控制器电性连接于该芯片插槽，用以连接至一外置电脑，且该烧录控制器依据该外置电脑所提供的一写入指令及一写入数据通过该芯片插槽将该写入资料写入该芯片，或依据该外置电脑所提供的一读取指令通过该芯片插槽读取该芯片的一储存数据。
6.根据权利要求5所述的烧录装置，其特征在于，该烧录控制器还电性连接于该保护单元，提供一电能至该保护单元的该电能输入端，并提供一致能信号至该保护单元的该致能信号输入端。
7.根据权利要求1所述的烧录装置，其特征在于，该芯片插槽还包括一供电脚座及一接地脚座，该供电脚座连接于该供电端并用以连接于该芯片的一接脚，且该接地脚座连接于该接地端并用以连接于该芯片的另一接脚。
8.根据权利要求7所述的烧录装置，其特征在于，该芯片插槽还包括一芯片选择脚座、一输入脚座、一输出脚座、一频率脚座、一写保护脚座及一保持脚座。
9.一种烧录装置的保护方法，其特征在于，该烧录装置包括一芯片插槽及一保护单元，其中该芯片插槽的一供电端连接于该保护单元的一电能输出端，该保护方法包括：
依据输入至该保护单元的一致能信号，控制该保护单元的该电能输出端提供一电能信号至该芯片插槽或停止该电能输出端提供该电能信号至该芯片插槽；
其中当该致能信号具有第一电位时，控制该保护单元的该电能输出端提供该电能信号至该芯片插槽，而当该致能信号具有第二电位时，控制该保护单元停止该电能输出端提供该电能信号至该芯片插槽。
10.根据权利要求9所述的烧录装置的保护方法，其特征在于，控制该保护单元停止该电能输出端提供该电能信号包括：当该芯片插槽的该供电端的电位小于一临界电位时，控制该保护单元使该致能信号具有该第二电位。
CN201710709486.XA 2017-08-08 2017-08-08 烧录装置及其保护方法 Withdrawn CN107391212A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710709486.XA CN107391212A (zh) 2017-08-08 2017-08-08 烧录装置及其保护方法
US15/870,469 US10332600B2 (en) 2017-08-08 2018-01-12 Chip programming device and protecting method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710709486.XA CN107391212A (zh) 2017-08-08 2017-08-08 烧录装置及其保护方法

Publications (1)

Publication Number Publication Date
CN107391212A true CN107391212A (zh) 2017-11-24

Family

ID=60353075

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710709486.XA Withdrawn CN107391212A (zh) 2017-08-08 2017-08-08 烧录装置及其保护方法

Country Status (2)

Country Link
US (1) US10332600B2 (zh)
CN (1) CN107391212A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108363581A (zh) * 2018-04-24 2018-08-03 天浪创新科技（深圳）有限公司 集成电路芯片的数据写入方法、系统、装置、设备及介质
CN109542465A (zh) * 2018-10-29 2019-03-29 天浪创新科技（深圳）有限公司 集成电路芯片的数据写入方法、系统、装置、设备及介质
WO2019205637A1 (zh) * 2018-04-24 2019-10-31 天浪创新科技（深圳）有限公司 集成电路芯片的数据写入方法、系统、装置、设备及介质

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110806879B (zh) * 2019-10-17 2024-03-22 长沙市博芯微电子科技有限公司 烧录调试电路及烧录调试器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM294774U (en) * 2006-01-13 2006-07-21 Hon Hai Prec Ind Co Ltd Power supply protecting circuit for motherboard
CN101630238A (zh) * 2009-08-14 2010-01-20 Tcl通力电子（惠州）有限公司 一种hdcp key烧录装置及烧录方法
CN103176583A (zh) * 2011-12-23 2013-06-26 鸿富锦精密工业（深圳）有限公司 内存供电系统
CN103186448A (zh) * 2011-12-29 2013-07-03 鸿富锦精密工业（深圳）有限公司 芯片保护电路
CN105843757A (zh) * 2014-09-15 2016-08-10 新唐科技股份有限公司 服务器风扇的烧录控制方法以及其烧录控制装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM294774U (en) * 2006-01-13 2006-07-21 Hon Hai Prec Ind Co Ltd Power supply protecting circuit for motherboard
CN101630238A (zh) * 2009-08-14 2010-01-20 Tcl通力电子（惠州）有限公司 一种hdcp key烧录装置及烧录方法
CN103176583A (zh) * 2011-12-23 2013-06-26 鸿富锦精密工业（深圳）有限公司 内存供电系统
CN103186448A (zh) * 2011-12-29 2013-07-03 鸿富锦精密工业（深圳）有限公司 芯片保护电路
CN105843757A (zh) * 2014-09-15 2016-08-10 新唐科技股份有限公司 服务器风扇的烧录控制方法以及其烧录控制装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108363581A (zh) * 2018-04-24 2018-08-03 天浪创新科技（深圳）有限公司 集成电路芯片的数据写入方法、系统、装置、设备及介质
WO2019205637A1 (zh) * 2018-04-24 2019-10-31 天浪创新科技（深圳）有限公司 集成电路芯片的数据写入方法、系统、装置、设备及介质
US11410711B2 (en) 2018-04-24 2022-08-09 Tiro Innovation Technology (shenzhen) Co., Ltd. Data writing method and apparatus
CN108363581B (zh) * 2018-04-24 2023-12-01 天浪创新科技（深圳）有限公司 集成电路芯片的数据写入方法、系统、装置、设备及介质
CN109542465A (zh) * 2018-10-29 2019-03-29 天浪创新科技（深圳）有限公司 集成电路芯片的数据写入方法、系统、装置、设备及介质
CN109542465B (zh) * 2018-10-29 2024-03-19 天浪创新科技（深圳）有限公司 集成电路芯片的数据写入方法、系统、装置、设备及介质

Also Published As

Publication number Publication date
US10332600B2 (en) 2019-06-25
US20190051358A1 (en) 2019-02-14

Similar Documents

Publication Publication Date Title
CN107391212A (zh) 烧录装置及其保护方法
US6493770B1 (en) System for reconfiguring a peripheral device by downloading information from a host and electronically simulating a physical disconnection and reconnection to reconfigure the device
US20080294838A1 (en) Universal boot loader using programmable on-chip non-volatile memory
US20100049900A1 (en) Memory card and non-volatile memory controller thereof
US20060018154A1 (en) Partial permanent write protection of a memory card and partially permanently write protected memory card
US20160092201A1 (en) Method and Device for Updating Program Data
EP3544393A1 (en) Dummy memory board
US7733680B2 (en) Non-volatile memory module for preventing system failure and system including the same
JP2007299377A (ja) マルチマイクロメモリカードとそのインタフェース切替検知方法
US7354278B2 (en) Recovery apparatus for BIOS chip in a computer system
US7623355B2 (en) Extended universal serial bus connectivity
US20100049901A1 (en) Memory card and non-volatile memory controller thereof
US20120092044A1 (en) Circuit for swapping a memory card in an electronic device
US7802086B2 (en) Method for recovering BIOS chip in a computer system
US6549027B1 (en) Apparatus and method for testing for compatibility between circuit boards
US8406069B2 (en) Data writing method and writing device for an electronic erasable read only dynamic memory
CN100505084C (zh) 带flash的电子产品的软件升级方法
JP4378847B2 (ja) 電子装置を使用する機器
US20150009615A1 (en) Pad structure and printed circuit board and memory storage device using the same
CN105528049A (zh) Sd卡cmd引脚驱动电流的配置方法和终端
TW201913673A (zh) 燒錄裝置及其保護方法
CN207946816U (zh) 一种编程适配器和编程系统
KR100358142B1 (ko) 컴퓨터에 연결된 버스의 파워 조절 시스템
US10044123B2 (en) Backplane controller module using small outline dual in-line memory module (SODIMM) connector
CN111766935B (zh) 集成电路芯片及用于集成电路芯片的组态调整方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20171124