CN103186448A - 芯片保护电路 - Google Patents

芯片保护电路 Download PDF

Info

Publication number
CN103186448A
CN103186448A CN201110450160.2A CN201110450160A CN103186448A CN 103186448 A CN103186448 A CN 103186448A CN 201110450160 A CN201110450160 A CN 201110450160A CN 103186448 A CN103186448 A CN 103186448A
Authority
CN
China
Prior art keywords
pin
output
signal
electronic switch
level signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201110450160.2A
Other languages
English (en)
Inventor
陈国义
田波
高阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CN201110450160.2A priority Critical patent/CN103186448A/zh
Priority to TW101100067A priority patent/TW201327140A/zh
Priority to US13/675,127 priority patent/US8930600B2/en
Publication of CN103186448A publication Critical patent/CN103186448A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4403—Processor initialisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

一种芯片保护电路包括一PCH、一逆变电路、一BIOS脚座及一控制电路；该PCH包括一第一引脚及一第二引脚，当一计算机处于关机状态下时，第一引脚输出低电平信号，第二引脚输出高电平信号；当计算机处于开启至未完全启动这一时间端内时，第一引脚输出高电平信号，第二引脚输出高电平信号；逆变电路用于接收第一引脚输出的电平信号，经过处理后输出一逆变信号；控制电路包括一触发器及一第一单缓冲器，触发器用于接收该第一引脚输出的电平信号与该逆变信号，并输出一控制信号至该第一单缓冲器；第一缓冲器根据控制信号输出一处理信号至BIOS脚座的写保护引脚。本发明芯片保护电路可避免在计算机开机自检这段时间对BIOS进行写操作而导致BIOS损坏的可能。

Description

芯片保护电路
技术领域
本发明涉及一种芯片保护电路，特别涉及一种控制BIOS芯片写入操作的芯片保护电路。
背景技术
目前，计算机在启动过程中都使用BIOS（Basic Input Output System，基本输入输出系统）来侦测或更新底层物理元件（如内存、硬盘等）的状态信息。现有的BIOS都具有一写保护引脚，当写保护引脚为高电平时，则表示该BIOS可以被写入；当写保护引脚为低电平时，则表示该BIOS处于禁止写入状态，如在计算机处于关机状态时，该BIOS的写保护引脚为高电平，即该BIOS进入写入操作状态；当计算机完成开机自检后，即表示各底层物理元件均处于正常工作状态，此时，该BIOS可自行配置其写保护引脚的电平。然而，在计算机进行开机自检的过程中，该写保护引脚为高电平状态，此时，该BIOS处于可写入状态，若不小心对该BIOS进行写入操作时，则可能导致该BIOS的损坏，进而导致计算机无法启动。
发明内容
鉴于以上内容，有必要提供一种在计算机开机自检过程中对BIOS芯片进行保护的芯片保护电路。
一种芯片保护电路，包括：
一平台控制中枢，包括一第一引脚及一第二引脚，当一计算机处于关机状态下时，该第一引脚输出低电平信号，该第二引脚输出高电平信号；当计算机处于未完成开机自检时，该第一引脚输出高电平信号，该第二引脚输出高电平信号；
一逆变电路，用于接收该第一引脚输出的电平信号，经过处理后输出一与第一引脚输出的电平信号相反的逆变信号；
一BIOS脚座，用于插接一BIOS芯片，该BIOS脚座包括一写保护引脚；以及
一控制电路，包括一触发器及一第一单缓冲器，该触发器用于接收该第一引脚输出的电平信号与该逆变信号，并输出一控制信号至该第一单缓冲器，该第一单缓冲器用于接收该平台控制中枢第二引脚输出的电平信号，并根据该控制信号输出一处理信号至该BIOS脚座的写保护引脚；
其中当该第一引脚输出低电平信号，且第二引脚输出高电平信号时，该逆变电路输出高电平的逆变信号，该第一单缓冲器输出高电平的处理信号，以使得该BIOS芯片进入写操作状态；当该第一引脚输出高电平信号，且该平台控制中枢的第二引脚输出高电平信号时，该逆变电路输出低电平的逆变信号，第一单缓冲器输出低电平的处理信号，以使得该BIOS芯片进入禁止写入状态。
上述芯片保护电路通过该控制电路来根据计算机工作的不同阶段来输出相应的处理信号至该BIOS脚座的写保护引脚，如此当计算机未完成开机自检时，该控制电路输出低电平的处理信号，使得BIOS进入禁止写入状态，避免了在该阶段由于不小心对BIOS进行写操作而导致BIOS损坏的可能。
附图说明
图1是本发明芯片保护电路的较佳实施方式的方框图。
图2是本发明芯片保护电路的缓冲电路的电路图。
图3是本发明芯片保护电路的逆变电路与控制电路的电路图。
图4是本发明芯片保护电路的BIOS脚座的引脚分布图。
主要元件符号说明
PCH 10
缓冲电路 20
逆变电路 30
控制电路 40
BIOS脚座 50
电阻 R1-R6
场效应管 Q1-Q2
逆变器 U1
触发器 U2
第一单缓冲器 U3
第二单缓冲器 U4
第一电源 P3V3
第二电源 P3V3_AUX
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请参考图1，本发明芯片保护电路的较佳实施方式包括一PCH（Platform Controller Hub，平台控制中枢）10、一缓冲电路20、一逆变电路30、一控制电路40及一用于插接一BIOS芯片的BIOS脚座50。
请参考图2，该PCH 10包括一通用输入输出引脚GPIO1及GPIO2，该通用输入输出引脚GPIO1通过一电阻R1连接于一第一电源P3V3。该第一电源P3V3在计算机开机状态下输出电压；在计算机关机状态下，该第一电源P3V3则无电压输出。即该通用输入输出引脚GPIO1在计算机开机状态下输出高电平信号，在计算机关机状态下输出低电平信号。该通用输入输出引脚GPIO2在计算机未成功启动之前则一直输出高电平信号。
该缓冲电路20包括一电阻R2、一电阻R3、一场效应管Q1及一场效应管Q2。该场效应管Q1的栅极用于接收该通用输入输出引脚GPIO1输出的电平信号，源极接地，还与该场效应管Q2的源极相连，该场效应管Q1的漏极通过该电阻R2连接于一第二电源P3V3_AUX，还与该场效应管Q2的栅极相连。其中，该第二电源P3V3_AUX在计算机关机或开机时都会输出电压。该场效应管Q2的漏极通过该电阻R3连接于该第二电源P3V3_AUX。该缓冲电路20用于接收该通用输入输出引脚GPIO1输出的电平信号，经过缓冲之后，输出与该通用输入输出引脚GPIO1电平一致的缓冲信号。本实施方式中，该场效应管Q1及Q2均为N沟道场效应管。
请参考图3，该逆变电路30包括一逆变器U1。该逆变器U1的输入端8用于接收该缓冲电路20输出的缓冲信号，该逆变器U1的电源端14连接于该第二电源P3V3_AUX，接地端9接地，输出端13用于输出逆变信号。如当该逆变器U1接收到高电平的缓冲信号后，其输出端13则输出低电平的逆变信号；当该逆变器U1接收到低电平的缓冲信号后，其输出端13则输出高电平的逆变信号。
该控制电路40包括一触发器U2、一第一单缓冲器U3、一第二单缓冲器U4及一电阻R4。该触发器U2包括一电源引脚VCC、一时钟信号引脚CLK、一预设引脚PRE、一清零引脚CLR、一接地引脚GND、一数据输入引脚D及两信号输出引脚Q11及Q12。该电源引脚VCC连接于该第二电源P3V3_AUX，时钟信号引脚CLK及数据输入引脚D通过该电阻R4接地，信号输出引脚Q12悬空，接地引脚GND接地。该触发器U2的预设引脚PRE用于接收该缓冲电路20输出的缓冲信号，清零引脚CLR用于接收该逆变电路30输出的逆变信号，该输出引脚Q11用于输出一控制信号。当该预设引脚PRE接收到低电平的缓冲信号，且该清零引脚CLR接收到高电平的逆变信号时，该输出引脚Q1则输出高电平的控制信号；当该预设引脚PRE接收到高电平的缓冲信号，且该清零引脚CLR接收到低电平的逆变信号时，该输出引脚Q1则输出低电平的控制信号。
该第一单缓冲器U3及第二单缓冲器U4均包括一连接于该第二电源P3V3_AUX的电源引脚5、一用于接收该触发器U2输出的控制信号的输入引脚6、一连接于该PCH 10的通用输入输出引脚GPIO2的使能引脚17、一接地的接地引脚3及一输出引脚4。当该通用输入输出引脚GPIO2输出高电平信号时，该第一单缓冲器U3导通，第二单缓冲器U4截止，即该第一单缓冲器U3的输出引脚4输出与接收到控制信号一致的处理信号。当该通用输入输出引脚GPIO2输出低电平信号时，该第一单缓冲器U3截止，第二单缓冲器U4导通，即该第二单缓冲器U4的输出引脚4输出与接收到控制信号一致的处理信号。
请参考图4，该BIOS脚座50包括16个引脚J1-J16，其中引脚J9为写保护引脚，该写保护引脚J9通过一电阻R6连接于该第二电源P3V3_AUX，还直接与该第一单缓冲器U3及第二单缓冲器U4的输出引脚4相连。该BIOS脚座50的第一电源端J1通过一电阻R5连接于该第二电源P3V3_AUX，第二电源端J2直接连接至该第二电源P3V3_AUX。
当计算机处于关机状态下时，该PCH 10的通用输入输出引脚GPIO1输出低电平信号，通用输入输出引脚GPIO2输出高电平信号。此时，该缓冲电路20的场效应管Q1的栅极接收低电平信号，使得该场效应管Q1截止，该场效应管Q2的栅极变为高电平，使得该场效应管Q2导通，进而输出低电平的缓冲信号。当该逆变电路30接收到低电平的缓冲信号时，该逆变器U1则输出高电平的逆变信号。此时，该控制电路40的触发器U2的预设引脚PRE接收到低电平的缓冲信号、清零引脚CLR接收到高电平的逆变信号，从而使得该触发器的输出引脚Q11输出高电平的控制信号。此时，该第一单缓冲器U3接收来自该GPIO2引脚输出的高电平的使能信号后，该第一单缓冲器U3导通，使得该第一单缓冲器U3的输出端4输出与该控制信号一致的高电平处理信号，从而使得该BIOS脚座50的写保护引脚J9接收到高电平的处理信号。此时，则表示BIOS芯片可以被写入。
当按下计算机的电源键后该计算机进行开机自检这一时间段内，即计算机的开机自检还未完成，为了避免该阶段由于不小心对BIOS芯片进行写操作而导致BIOS芯片损坏的可能，应使得BIOS芯片处于禁止写入状态。下面对本发明在该阶段的工作原理做详细描述。
当计算机未完成开机自检时，该PCH 10的通用输入输出引脚GPIO1输出高电平信号，该通用输入输出引脚GPIO2也输出高电平信号。此时，该缓冲电路20中的场效应管Q1导通，该场效应管Q1的漏极变为低电平，该场效应管Q2截止，该缓冲电路20则输出该第二电源P3V3_AUX的电压，即输出高电平的缓冲信号。当该逆变电路30接收到高电平的缓冲信号后即输出低电平的逆变信号，此时，该控制电路40的触发器U2的预设引脚PRE接收到高电平的缓冲信号、清零引脚CLR接收到低电平的逆变信号，使得该触发器U2的输出引脚Q11输出低电平的控制信号至该第一单缓冲器U3及第二单缓冲器U4。由于该GPIO2引脚输出高电平信号，此时，该第一单缓冲器U3导通，第二单缓冲器U4截止。该第一单缓冲器U3则输出低电平的处理信号至该BIOS脚座50的写保护引脚J9，因该写保护引脚J9接收到低电平信号，即表示BIOS芯片已处于禁止写入状态，从而达到了使得BIOS芯片在该阶段下处于禁止写入状态的目的。
根据BIOS的工作原理可知，当计算机完成开机自检过程，BIOS还可对该通用输入输出引脚GPIO1及GPIO2进行配置。在该阶段内，BIOS则设置该通用输入输出引脚GPIO2输出低电平信号。当该通用输入输出引脚GPIO2输出低电平信号时，该第二单缓冲器U4处于导通状态，此时，该BIOS脚座50的写保护引脚J9接收到的处理信号则由该通用输入输出引脚GPIO1来进行控制，即当BIOS设置该通用输入输出引脚GPIO1输出高电平信号时，根据上面的描述可知，此时该第二单缓冲器U4的输出端4则输出低电平的处理信号，进而使得BIOS芯片进入禁止写入状态；当BIOS设置该通用输入输出引脚GPIO1输出低电平信号时，该第二单缓冲器U4的输出端4则输出高电平的处理信号，如此使得BIOS芯片可进入写入操作状态下，进而使得在该阶段内BIOS可自行对该BIOS脚座50的写保护引脚J9进行自行配置。
由上述的描述可知，该场效应管Q1及Q2在电路中均起到电子开关的作用。因此，其它实施方式中，该场效应管Q1及Q2可采用其他类型的晶体管来代替。甚至其它的具有电子开关功能的电子组件均可。比如，使用应NPN型的三极管来代替该场效应管Q1及Q2，该NPN型三极管基极、发射极、集电极分别相当于该场效应管Q1及Q2的栅极、源极、漏极。
上述芯片保护电路通过该控制电路40来根据计算机工作的不同阶段来输出相应的处理信号至该BIOS脚座50的写保护引脚，如此当计算机未完成开机自检时，该控制电路40输出低电平的处理信号，使得BIOS芯片进入禁止写入状态，避免了在该阶段由于不小心对BIOS芯片进行写操作而导致BIOS损坏的可能。

Claims (8)

1.一种芯片保护电路，包括：
一平台控制中枢，包括一第一引脚及一第二引脚，当一计算机处于关机状态下时，该第一引脚输出低电平信号，该第二引脚输出高电平信号；当计算机处于未完成开机自检时，该第一引脚输出高电平信号，该第二引脚输出高电平信号；
一逆变电路，用于接收该第一引脚输出的电平信号，经过处理后输出一与第一引脚输出的电平信号相反的逆变信号；
一BIOS脚座，用于插接一BIOS芯片，该BIOS脚座包括一写保护引脚；以及
一控制电路，包括一触发器及一第一单缓冲器，该触发器用于接收该第一引脚输出的电平信号与该逆变信号，并输出一控制信号至该第一单缓冲器，该第一单缓冲器用于接收该平台控制中枢第二引脚输出的电平信号，并根据该控制信号输出一处理信号至该BIOS脚座的写保护引脚；
其中当该第一引脚输出低电平信号，且第二引脚输出高电平信号时，该逆变电路输出高电平的逆变信号，该第一单缓冲器输出高电平的处理信号，以使得该BIOS芯片进入写操作状态；当该第一引脚输出高电平信号，且该平台控制中枢的第二引脚输出高电平信号时，该逆变电路输出低电平的逆变信号，第一单缓冲器输出低电平的处理信号，以使得该BIOS芯片进入禁止写入状态。
2.如权利要求1所述的芯片保护电路，其特征在于：该芯片保护电路还包括一缓冲电路，该缓冲电路连接于该平台控制中枢的第一引脚，并输出与该第一引脚输出电平一致的缓冲信号至该逆变电路及触发器。
3.如权利要求1所述的芯片保护电路，其特征在于：该控制电路还包括一第二单缓冲器，当计算机完成开机自检时，该BIOS芯片控制该第二引脚输出低电平信号，使得该第二单缓冲器导通，该第二单缓冲器输出与该触发器输出的控制信号电平一致的处理信号至该BIOS脚座的写保护引脚。
4.如权利要求2所述的芯片保护电路，其特征在于：该缓冲电路包括一第一电子开关、一第二电子开关、一第一电阻及一第二电阻，该第一电子开关的第一端连接于该平台控制中枢的第一引脚，第二端接地，第三端通过该第一电阻连接于一电源，还连接于该第二电子开关的第一端，该第二电子开关的第二端与该第一电子开关的第二端相连，该第二电子开关的第三端通过该第二电阻连接该电源，还用于输出缓冲信号；当该第一电子开关的第一端为高电平时，该第一电子开关的第二端与第三端导通，该第二电子开关的第一端为低电平，该第二电子开关的第二端与第三端截止；当第一电子开关的第一端为低电平时，该第一电子开关的第二端与第三端截止，该第二电子开关的第一端为高电平，该第二电子开关的第二端与第三端导通。
5.如权利要求2所述的芯片保护电路，其特征在于：该逆变电路包括一逆变器，该逆变器的第一端用于接收缓冲电路输出的缓冲信号，第二端接地，第三端连接于该电源，第四端输出逆变信号。
6.如权利要求1所述的芯片保护电路，其特征在于：该触发器的电源引脚连接于一电源，接地引脚接地，时钟信号引脚及数据输入引脚通过一第三电阻接地，接地引脚接地，预设引脚用于接收该平台控制中枢的第一引脚输出的电平信号，清零引脚用于接收该逆变电路输出的逆变信号，第一输出引脚悬空，第二输出引脚用于根据该平台控制中枢的第一引脚输出的电平信号与该逆变信号输出对应的控制信号；当该平台控制中枢的第一引脚输出高电平信号，且第二引脚输出高电平信号时，该触发器的第二输出引脚输出低电平的控制信号；当该平台控制中枢的第一引脚输出低电平信号，且第二引脚输出高电平信号时，该触发器的第二输出引脚输出高电平的控制信号。
7.如权利要求4所述的芯片保护电路，其特征在于：该第一电子开关为一N沟道场效应管或一NPN型三极管，当该第一电子开关为N沟道场效应管时，该第一电子开关的第一端、第二端及第三端分别为N沟道场效应管的栅极、漏极及源极；当该第一电子开关为NPN三极管时，该第一电子开关的第一端、第二端及第三端分别为NPN三极管的基极、集电极及发射极。
8.如权利要求4所述的芯片保护电路，其特征在于：该第二电子开关的为一N沟道场效应管或一NPN三极管，当该第二电子开关为N沟道场效应管时，该第二电子开关的第一端、第二端及第三端分别为N沟道场效应管的栅极、漏极及源极；当该第二电子开关为NPN三极管时，该第二电子开关的第一端、第二端及第三端分别为NPN三极管的基极、集电极及发射极。
CN201110450160.2A 2011-12-29 2011-12-29 芯片保护电路 Pending CN103186448A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201110450160.2A CN103186448A (zh) 2011-12-29 2011-12-29 芯片保护电路
TW101100067A TW201327140A (zh) 2011-12-29 2012-01-02 晶片保護電路
US13/675,127 US8930600B2 (en) 2011-12-29 2012-11-13 Protecting circuit for basic input output system chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110450160.2A CN103186448A (zh) 2011-12-29 2011-12-29 芯片保护电路

Publications (1)

Publication Number Publication Date
CN103186448A true CN103186448A (zh) 2013-07-03

Family

ID=48677625

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110450160.2A Pending CN103186448A (zh) 2011-12-29 2011-12-29 芯片保护电路

Country Status (3)

Country Link
US (1) US8930600B2 (zh)
CN (1) CN103186448A (zh)
TW (1) TW201327140A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130173831A1 (en) * 2011-12-29 2013-07-04 Guo-Yi Chen Protecting circuit for basic input output system chip
CN107391212A (zh) * 2017-08-08 2017-11-24 英业达科技有限公司 烧录装置及其保护方法
CN110489368A (zh) * 2019-08-10 2019-11-22 苏州浪潮智能科技有限公司 一种高密度Ruler ssd系统
CN110929283A (zh) * 2019-12-06 2020-03-27 中电长城(长沙)信息技术有限公司 一种uefi bios的分级保护系统和相应的实现方法
CN113467845A (zh) * 2021-06-25 2021-10-01 厦门码灵半导体技术有限公司 适用于工业级应用场景的arm芯片的启动方法、控制装置、存储介质和电子设备

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103810063B (zh) * 2012-11-06 2017-05-10 浙江艺迅装饰设计工程有限公司 电脑测试系统及方法
CN107818032A (zh) * 2017-10-24 2018-03-20 郑州云海信息技术有限公司 一种主板、信息打印方法、系统、装置及存储介质
CN112612661B (zh) * 2020-12-17 2022-08-23 海光信息技术股份有限公司 芯片系统级测试方法、装置及系统
CN115379622B (zh) * 2022-08-30 2024-09-03 广东乐心医疗电子股份有限公司 穿戴设备的防护电路及其应用方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5109521A (en) * 1986-09-08 1992-04-28 Compaq Computer Corporation System for relocating dynamic memory address space having received microprocessor program steps from non-volatile memory to address space of non-volatile memory
US5408636A (en) * 1991-06-24 1995-04-18 Compaq Computer Corp. System for flushing first and second caches upon detection of a write operation to write protected areas
WO1993022726A1 (en) * 1992-05-04 1993-11-11 Compaq Computer Corporation Single map data destination facility
US5341494A (en) * 1993-02-12 1994-08-23 Compaq Computer Corporation Memory accessing system with an interface and memory selection unit utilizing write protect and strobe signals
US5526503A (en) * 1993-10-06 1996-06-11 Ast Research, Inc. Virtual addressing buffer circuit
US5617557A (en) * 1994-11-14 1997-04-01 Compaq Computer Corporation Using an address pin as a snoop invalidate signal during snoop cycles
US6108741A (en) * 1996-06-05 2000-08-22 Maclaren; John M. Ordering transactions
US5889987A (en) * 1996-09-30 1999-03-30 Intel Corporation Flexible non-volatile memory controller with boot block emulation
JP3905204B2 (ja) * 1998-01-27 2007-04-18 富士通株式会社 半導体記憶装置
US6532500B1 (en) * 2000-01-24 2003-03-11 Dell Products L.P. System and method to support out-band storage subsystem management via SCSI bus when operating power to a computer system is off
US8418226B2 (en) * 2005-03-18 2013-04-09 Absolute Software Corporation Persistent servicing agent
CN101430665A (zh) * 2007-11-08 2009-05-13 英业达股份有限公司 基本输入输出系统的防写保护方法
CN101464933B (zh) * 2007-12-18 2011-08-03 中国长城计算机深圳股份有限公司 一种bios的防写方法及系统
CN102467626A (zh) * 2010-11-10 2012-05-23 鸿富锦精密工业（深圳）有限公司 计算机系统数据保护装置及方法
CN103186448A (zh) * 2011-12-29 2013-07-03 鸿富锦精密工业（深圳）有限公司 芯片保护电路
CN103543785A (zh) * 2012-07-09 2014-01-29 鸿富锦精密工业（深圳）有限公司 基本输入输出系统连接电路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130173831A1 (en) * 2011-12-29 2013-07-04 Guo-Yi Chen Protecting circuit for basic input output system chip
US8930600B2 (en) * 2011-12-29 2015-01-06 Hong Fu Jin Precision Industry (Shenzhen) Co., Ltd. Protecting circuit for basic input output system chip
CN107391212A (zh) * 2017-08-08 2017-11-24 英业达科技有限公司 烧录装置及其保护方法
CN110489368A (zh) * 2019-08-10 2019-11-22 苏州浪潮智能科技有限公司 一种高密度Ruler ssd系统
CN110489368B (zh) * 2019-08-10 2021-10-22 苏州浪潮智能科技有限公司 一种高密度Ruler ssd系统
CN110929283A (zh) * 2019-12-06 2020-03-27 中电长城(长沙)信息技术有限公司 一种uefi bios的分级保护系统和相应的实现方法
CN110929283B (zh) * 2019-12-06 2023-09-19 中电长城(长沙)信息技术有限公司 一种uefi bios的分级保护系统和相应的实现方法
CN113467845A (zh) * 2021-06-25 2021-10-01 厦门码灵半导体技术有限公司 适用于工业级应用场景的arm芯片的启动方法、控制装置、存储介质和电子设备

Also Published As

Publication number Publication date
TW201327140A (zh) 2013-07-01
US20130173831A1 (en) 2013-07-04
US8930600B2 (en) 2015-01-06

Similar Documents

Publication Publication Date Title
CN103186448A (zh) 芯片保护电路
US20140195697A1 (en) Apparatus and method for detecting functions of video card
CN103077742A (zh) 行译码电路及存储器
CN103186385A (zh) 能设定开机参数的电子装置及设定方法
US20110110173A1 (en) Signal generating circuit and related storage apparatus
CN102255208A (zh) 转接卡
JP3604991B2 (ja) 低電源電圧検知回路
CN101206520B (zh) 时序改善电路
TWI474332B (zh) 充放電控制電路及其充放電方法
CN103853638A (zh) 一种刷新固件的方法及电子设备
US20140006810A1 (en) Power supply circuit for hard disk drive
CN109545158B (zh) 一种保护信号产生电路和保护装置
CN102855166A (zh) 主板测试系统及方法
CN104900264A (zh) 一种防止spi flash开关机时数据破坏的系统及方法
US8406069B2 (en) Data writing method and writing device for an electronic erasable read only dynamic memory
CN203164864U (zh) 一种兼容多种atx电源的显卡时序上电控制电路
CN203179554U (zh) 存储设备的保护电路
CN103123530A (zh) 固态硬盘
CN109739327B (zh) 一种服务器批量清除cmos装置及方法
CN104143350A (zh) 电子装置
CN104794042A (zh) 电脑检测系统及方法
CN203661276U (zh) 一种静音控制电路
CN104731297A (zh) 电脑系统保护电路
CN101996143B (zh) 电子装置的重置电路
TWI629588B (zh) 用來偵測ｓａｔａ固態硬碟問題單元的方法及具有自我偵測尋找問題單元功能的ｓａｔａ固態硬碟

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C05 Deemed withdrawal (patent law before 1993)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130703