CN111142916B - 快闪存储器的配置装置及方法 - Google Patents

快闪存储器的配置装置及方法 Download PDF

Info

Publication number
CN111142916B
CN111142916B CN201911295119.5A CN201911295119A CN111142916B CN 111142916 B CN111142916 B CN 111142916B CN 201911295119 A CN201911295119 A CN 201911295119A CN 111142916 B CN111142916 B CN 111142916B
Authority
CN
China
Prior art keywords
flash
burner
connector
processing chip
configuration interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911295119.5A
Other languages
English (en)
Other versions
CN111142916A (zh
Inventor
李海瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou DPTech Technologies Co Ltd
Original Assignee
Hangzhou DPTech Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou DPTech Technologies Co Ltd filed Critical Hangzhou DPTech Technologies Co Ltd
Priority to CN201911295119.5A priority Critical patent/CN111142916B/zh
Publication of CN111142916A publication Critical patent/CN111142916A/zh
Application granted granted Critical
Publication of CN111142916B publication Critical patent/CN111142916B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00Arrangements for software engineering
    • G06F8/60Software deployment
    • G06F8/65Updates
    • G06F8/654Updates using techniques specially adapted for alterable solid state memories, e.g. for EEPROM or flash memories
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Abstract

本发明提供一种快闪存储器的配置装置及方法,无需拆卸FLASH即可实现配置。FLASH的配置接口与处理芯片相连接,该装置包括:烧录连接器及检测模块;所述检测模块与所述烧录连接器相连接,用于在检测到烧录器连接所述烧录连接器时,触发断开所述FLASH的配置接口与所述处理芯片之间的连接;所述烧录连接器与所述FLASH的配置接口相连接,用于通过所述配置接口将所述烧录器发送的配置数据传输至所述FLASH。

Description

快闪存储器的配置装置及方法
技术领域
本发明涉及电子技术领域,尤其涉及的是一种快闪存储器的配置装置及方法。
背景技术
快闪存储器(FLASH,又称闪存),是一种长寿命的非易失性(在断电情况下仍能保持所存储的数据信息)的存储器。FLASH不仅具备电子可擦除可编程的性能,也不会因为断电而丢失数据,而且体积小、容量大、速度快,被越来越多的新兴数字设备用于保存资料。
在使用FLASH时,通常是需要在FLASH中配置数据的。FLASH安装到设备上后,如果需要更新FLASH中的配置数据,在设备不支持通过处理芯片更新配置数据时,通常是需要将FLASH从设备上拆卸下来,将FLASH配置完成后,再将FLASH安装到设备上。
上述方式中,需要将FLASH拆卸又重装,不仅操作麻烦,且容易损坏FLASH。
发明内容
有鉴于此,本发明提供一种快闪存储器的配置装置及方法,无需拆卸FLASH即可实现配置。
本发明第一方面提供一种快闪存储器FLASH的配置装置,所述FLASH的配置接口与处理芯片相连接,该装置包括:烧录连接器及检测模块;
所述检测模块与所述烧录连接器相连接,用于在检测到烧录器连接所述烧录连接器时,触发断开所述FLASH的配置接口与所述处理芯片之间的连接;
所述烧录连接器与所述FLASH的配置接口相连接,用于通过所述配置接口将所述烧录器发送的配置数据传输至所述FLASH。
根据本发明的一个实施例,所述FLASH的配置接口与所述处理芯片之间连接有开关;
所述检测模块触发断开所述FLASH的配置接口与所述处理芯片之间的连接时,具体用于:
控制所述开关断开,以使所述FLASH的配置接口与所述处理芯片之间的连接断开。
根据本发明的一个实施例,所述检测模块进一步用于:
在检测到所述烧录器与所述烧录连接器之间的连接断开时,控制所述开关闭合,以使重新建立所述FLASH的配置接口与所述处理芯片之间的连接。
根据本发明的一个实施例,该装置还包括:电源及防倒灌模块,所述防倒灌模块连接于所述FLASH与所述电源之间;
所述检测模块在检测到所述烧录器与所述烧录连接器之间的连接断开时,还用于:控制所述防倒灌模块导通,以使所述电源与所述FLASH相连接并为所述FLASH供电;
所述检测模块在检测到烧录器连接所述烧录连接器时,还用于:控制所述防倒灌模块断开,以使所述电源断开与所述FLASH的连接并停止为所述FLASH供电;
所述连接器在连接所述烧录器时,还用于将所述烧录器的电源信号传输至所述FLASH,以使所述烧录器为所述FLASH供电。
根据本发明的一个实施例,所述FLASH、处理芯片、烧录连接器及检测模块安装于同一电路板上。
本发明第二方面提供一种快闪存储器FLASH的配置方法,所述FLASH的配置接口与处理芯片相连接,所述烧录连接器与所述FLASH的配置接口相连接;该方法包括:
在检测到烧录器连接所述烧录连接器时,触发断开所述FLASH的配置接口与所述处理芯片之间的连接,以使所述烧录连接器通过所述配置接口将所述烧录器发送的配置数据传输至所述FLASH。
根据本发明的一个实施例,
所述FLASH的配置接口与所述处理芯片之间连接有开关;
触发断开所述FLASH的配置接口与所述处理芯片之间的连接,包括:
控制所述开关断开,以使所述FLASH的配置接口与所述处理芯片之间的连接断开。
根据本发明的一个实施例,该方法还包括:
在检测到所述烧录器与所述烧录连接器之间的连接断开时,触发重新建立所述FLASH的配置接口与所述处理芯片之间的连接。
根据本发明的一个实施例,
所述FLASH还连接防倒灌模块,所述防倒灌模块连接电源;
在检测到所述烧录器与所述烧录连接器之间的连接断开时,该方法进一步包括:控制所述防倒灌模块导通,以使所述电源与所述FLASH相连接并为所述FLASH供电;
在检测到烧录器连接所述烧录连接器时,该方法进一步包括:控制所述防倒灌模块断开,以使所述电源断开与所述FLASH的连接并停止为所述FLASH供电。
根据本发明的一个实施例,所述FLASH、处理芯片、烧录连接器及检测模块安装于同一电路板上。
本发明实施例具有以下有益效果:
本发明实施例中,通过在FLASH的配置接口连接烧录连接器,当需要对FLASH进行配置时,可通过烧录连接器连接烧录器以实现烧录器与FLASH的配置接口之间的连接,同时,还将检测模块与烧录连接器连接,检测模块在检测到烧录器连接烧录连接器时,可以触发断开FLASH的配置接口与处理芯片之间的连接,从而烧录连接器可顺利地将烧录器发送的配置数据传输至FLASH中,避免处理芯片的读写与配置过程相互之间造成影响,上述配置方式不需要将FLASH从所在的设备中拆卸出来,避免FLASH被拆卸重装导致易损坏的问题,也提升了配置效率。
附图说明
图1是本发明一实施例的FLASH的配置装置的结构框图;
图2是本发明另一实施例的FLASH的配置装置的结构框图;
图3是本发明一实施例的检测模块与防倒灌模块的连接结构示意图。
具体实施方式
这里将详细地对示例性实施例进行说明,其示例表示在附图中。下面的描述涉及附图时,除非另有表示,不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反,它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。
在本发明使用的术语是仅仅出于描述特定实施例的目的,而非旨在限制本发明。在本发明和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式,除非上下文清楚地表示其他含义。还应当理解,本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。
应当理解,尽管在本发明可能采用术语第一、第二、第三等来描述各种端口,但这些信息不应限于这些术语。这些术语仅用来将同一类型的器件彼此区分开。例如,在不脱离本发明范围的情况下,第一端口也可以被称为第二端口,类似地,第二端口也可以被称为第一端口。取决于语境,如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。
本发明实施例可以应用在需要对FLASH的配置进行更新的场合中,比如设备研发阶段。尤其是设备中的处理芯片无法对FLASH进行在线更新的场合,比如,设备中处理芯片启动所需的配置数据存储在FLASH中,因而对FLASH进行配置时无法启动该处理芯片,导致处理芯片无法对FLASH进行在线更新。
相关技术中,在设备中的处理芯片无法对FLASH进行在线更新时,需要将FLASH从设备中拆卸出来进行配置,再用烧录器将数据烧录到FLASH中后,再将FLASH安装到设备中,具体是将FLASH焊接到设备的电路板中,操作过程非常繁琐,而且多次拆卸、焊接FLASH,容易导致FLASH损坏。
而本发明实施例中,无论设备中的处理芯片是否可对FLASH进行在线更新,都无需对FLASH进行拆卸与重装,即可完成FLASH的配置。
下面对本发明的FLASH的配置装置进行详细的说明,但不应以此为限。
在一个实施例中,参看图1,FLASH的配置装置100可以包括相连接的检测模块101和烧录连接器102。其中,烧录连接器102与处理芯片202与FLASH 201的同一配置接口连接。
处理芯片202可以通过FLASH 201的配置接口向FLASH 201写入数据,也可以通过该配置接口从FLASH 201中读取数据。如果FLASH 201中需更新的配置数据与处理芯片202启动无关,处理芯片202可以通过该配置接口对FLASH 201进行在线更新。但是,如果FLASH201中需更新的配置数据与处理芯片202启动相关,处理芯片202无法对FLASH 201进行在线更新。
烧录连接器102连接于FLASH 201的配置接口,所以,如果烧录器(图中未示出)与该烧录连接器102连接,也就意味着烧录器与FLASH 201的配置接口连接,从而烧录器可以将需配置的配置数据发送给FLASH 201。
处理芯片202与烧录连接器102连接于FLASH 201的同一配置接口,在正常工作时,烧录器不会与烧录连接器102连接,所以处理芯片202可以独自占用FLASH 201的配置接口,但是,在需要进行FLASH配置时,会将烧录器接入到烧录连接器102中,即烧录器此时会使用FLASH 201的配置接口。
为了避免在配置过程中,烧录器与处理芯片202同时使用FLASH 201的配置接口,导致配置失败、和/或处理芯片工作异常的问题。本发明实施例的配置装置中还引入了与烧录连接器连接的检测模块101。
所述检测模块101可以在检测到烧录器连接烧录连接器102时,触发断开FLASH201的配置接口与处理芯片202之间的连接。在处理芯片202与FLASH 201的配置芯片断开的情况下,烧录连接器102可以通过FLASH 201的配置接口将烧录器发送的配置数据传输至FLASH 201,避免影响配置过程,也避免导致处理芯片202工作异常的问题。
可选的,检测模块101可以与烧录连接器102的指定端口连接。烧录连接器102的指定端口可以在连接烧录器时输出第一电平信号、而在未连接烧录器时输出第二电平信号。第一电平信号与第二电平信号为相反的电平信号,比如第一电平信号为高电平信号,第二电平信号为低电平信号。
如此,检测模块101可以根据烧录连接器102的指定端口输出的信号来确定烧录器是否与烧录连接器102连接,检测模块101在收到指定端口输出的第一电平信号时,可以确定烧录器与烧录连接器102连接,此时检测模块101可以输出用于指示断开连接的关断信号,以控制断开FLASH 201的配置接口与处理芯片202之间的连接。
可选的,检测模块101可以通过开关管连接而成,如此,可以降低配置装置的成本。当然,检测模块101也可以采用微控制器等来实现,具体类型不限。
可选的,FLASH 201的配置接口为串行外设接口SPI(一种时钟同步串行通信接口)。
换言之,FLASH 201为SPI-FLASH。SPI-FLASH常常作为保存配置文件的关键器件,并且,SPI接口的引脚数量少,可节省安装空间,烧录方式极为简单。
可选的,烧录连接器102可以为与FLASH 201的配置接口相适配的接口,比如,同样可以为SPI接口。当然,烧录连接器102也可以为转换接口,比如可以为SPI转其他类型接口,具体不作为限制,只要保证烧录器可以与FLASH连接并正常通信即可。
可以理解,FLASH 201的配置接口还可以为其他类型的接口。
可选的,处理芯片202可以为CPU(中央处理器)、微控制器等。
本发明实施例中,通过在FLASH 201的配置接口连接烧录连接器102,当需要对FLASH 201进行配置时,可通过烧录连接器102连接烧录器以实现烧录器与FLASH 201的配置接口之间的连接,同时,还将检测模块101与烧录连接器102连接,检测模块101在检测到烧录器连接烧录连接器102时,可以触发断开FLASH 201的配置接口与处理芯片202之间的连接,从而烧录连接器102可顺利地将烧录器发送的配置数据传输至FLASH 201中,避免处理芯片202的读写与配置过程相互之间造成影响,上述配置方式不需要将FLASH 201从所在的设备中拆卸出来,避免FLASH 201被拆卸重装导致易损坏的问题,也提升了配置效率。
如此,在设备研发阶段,如果研发人员需要反复更新FLASH 201中的配置以实现设备调试时,只需将烧录器接入到烧录连接器102即可实现配置,操作简单,方便研发人员使用。
在一个实施例中,继续参看图1,FLASH 201的配置接口与处理芯片202之间连接有开关103。
检测模块101触发断开FLASH 201的配置接口与处理芯片202之间的连接时,具体用于:
控制开关103断开,以使FLASH 201的配置接口与处理芯片202之间的连接断开。
开关103的控制端连接检测模块101,开关103的第一端连接处理芯片202,开关103的第二端连接FLASH 201。在烧录连接器102未与烧录器连接时,开关103的第一端和第二端之间是闭合的,即处理芯片202与FLASH 201的配置接口之间是连接的。
在开关103闭合的情况下,处理芯片202与FLASH 201的配置接口之间是连接的,处理芯片202可以向FLASH 201写入数据、也可以从FLASH 201中读取数据。这种情况下,如果烧录器接入到烧录连接器102,那么,一方面,烧录器向FLASH 201的配置接口发送配置数据时,配置数据有可能会通过开关103传输至处理芯片202,另一方面,处理芯片202在针对FLASH 201读写数据时,也会对烧录器的配置过程产生影响。
因此,需保证FLASH 201的配置接口只能与处理芯片202和烧录器中的一个保持连接。换言之,在烧录器与烧录连接器102连接时,开关103必须保持断开的状态,从而保证处理芯片202与FLASH 201的配置接口之间的连接断开。
检测模块101在检测到烧录器连接烧录连接器102时,可以输出关断信号(比如高电平信号)给开关103的控制端。开关103在关断信号的控制下,断开开关103的第一端和第二端,从而断开处理芯片202与FLASH 201的配置接口之间的连接。
开关103可以采用高速开关,比如缓冲器BUFFER。当然,开关103的具体类型不限于此,当然还可以是其他器件,比如还可以采用MOSFET(金属-氧化物半导体场效应晶体管)、晶闸管等实现。
在一个实施例中,检测模块101进一步用于:
在检测到所述烧录器断开与烧录连接器102的连接时,控制开关103闭合,以使重新建立FLASH 201的配置接口与处理芯片202之间的连接。
检测模块101在烧录器与烧录连接器102连接的期间,输出关断信号给开关103的控制端并维持该关断信号,当检测到烧录器断开与烧录连接器102的连接时,输出闭合信号给开关103的控制端并维持该闭合信号,以使开关闭合,从而重新建立FLASH 201的配置接口与处理芯片202之间的连接。
关断信号与闭合信号只要是相反的电平信号即可,比如,关断信号为高电平信号,闭合信号为低电平信号,具体取决于采用什么类型的开关。
基于前述实施例中的内容,检测模块101可以在收到烧录器的指定端口输出的第二电平信号时,确定烧录器与烧录连接器102的连接断开,控制开关103闭合。
在一个实施例中,参看图2,该装置100除了前述的检测模块101、烧录连接器102、开关103,还包括:电源(图中未示出)和防倒灌模块104,电源可以为设备上的电源。防倒灌模块104连接在FLASH 201和电源之间。
检测模块101在检测到烧录器与烧录连接器102之间的连接断开时,还用于:控制防倒灌模块104导通,从而电源连接FLASH 201,电源为FLASH 201供电;
检测模块101在检测到烧录器连接烧录连接器102时,还用于:控制防倒灌模块104断开,从而电源与FLASH 201之间的连接断开,电源停止为FLASH 201供电;
所述连接器在连接所述烧录器时,还用于将所述烧录器的电源信号传输至所述FLASH,以使所述烧录器为所述FLASH供电。
换言之,在烧录器与烧录连接器102断开连接时,防倒灌模块104导通,从而电源可以为FLASH 201供电;在烧录器与烧录连接器102连接时,防倒灌模块104可以断开,电源与FLASH 201之间的连接被断开,从而电源停止为FLASH 201供电,同时,烧录器通过烧录连接器102将电源信号传输给FLASH 201,以使烧录器为FLASH 201供电。
本实施例中,在配置时断开电源与FLASH 201之间的连接,通过烧录器给FLASH201供电,可防止给FLASH 201的电源信号倒灌给电源的问题。
可以理解,无论烧录连接器102是否连接烧录器,电源均可以为处理芯片202供电。
在一个实施例中,FLASH 201、处理芯片202、烧录连接器102及检测模块101安装于同一电路板上。当然,如果FLASH 201与处理芯片202之间连接有开关103,则开关103也处于该电路板上。
在电路板上的烧录连接器102连接烧录器时,检测模块101控制开关103断开,烧录器可将配置数据烧录到FLASH 201中,无需将FLASH 201从电路板上拆卸,也就无需在配置完成时重新将FLASH 201焊接到电路板上。电路板比如为印制电路板PCB。
可选的,防倒灌模块104、电源等器部件同样可以安装于该电路板上。
下面通过一个例子来说明检测模块101与开关103、防倒灌模块104之间的关系。
参看图3,检测模块101可以包括第一开关管M1、第二开关管M2。
第一开关管M1的第一端可以与电源的第一端连接并接收设备电源提供的第一电压V0;第一开关管M1的第二端接地;第一开关管M1的控制端连接烧录连接器102,接收烧录连接器102输出的信号CTR_IN。
第二开关管M2的控制端连接第一开关管M1的第一端;第二开关管M2的第一端作为输出端连接开关103的控制端、并输出信号EN_OUT给开关103的控制端;第二开关管M2的第二端接地。
在烧录连接器102未连接烧录器时,烧录连接器102输出的信号CTR_IN为低电平信号比如用0表示,控制第一开关管M1截止;此时,第一开关管M1的第一端输出高电平信号比如用1表示,控制第二开关管M2导通;相应的,第二开关管M2的第一端输出的信号EN_OUT为低电平信号比如用0表示,控制开关103闭合,从而处理芯片202与FLASH 201的配置接口连接。
在烧录连接器102连接烧录器时,烧录连接器102输出的信号CTR_IN为高电平信号比如用1表示,控制第一开关管M1导通;此时,第一开关管M1的第一端输出低电平信号比如用0表示,控制第二开关管M2截止;相应的,第二开关管M2的第一端输出的信号EN_OUT为高电平信号比如用1表示,控制开关103断开,从而处理芯片202与FLASH 201的配置接口之间的连接断开。
可选的,第一开关管M1和第二开关管M2均可以采用NPN三极管实现,其中,第一开关管M1和第二开关管M2的第一端可以为NPN三极管的集电极,控制端可以为NPN三极管的基极,第二端可以为NPN三极管的发射极。当然,第一开关管M1和第二开关管M2的具体类型不限于此。
进一步的,检测模块101还可以包括电阻R1;防倒灌模块104可以包括第三开关管M3和第四开关管M4。
第三开关管M3的控制端、第四开关管M4的控制端均连接第二开关管M2的第一端;第三开关管M3的第一端和第四开关管M4的第一端互连;第三开关管M3的第二端通过电阻R1连接第二开关管M2,并与FLASH 201连接、输出电压V2给FLASH 201;第四开关管M4的第二端可以与电源的第二端连接并接收电源提供的第二电压V1,其中,第二电压V1可以是第一电压V0经由电压转换芯片转换所得的电压。
在烧录连接器102未连接烧录器时,第二开关管M2导通,第二开关管M2的第一端输出的信号EN_OUT为低电平信号比如用0表示,此时,第三开关管M3和第四开关管M4均导通,由于第四开关管M4的第二端的第二电压V1为高电平信号比如用1表示,所以第三开关管M3的第二端的电压V2也为高电平信号比如用1表示,也即在此情况下,防倒灌模块104导通,电源为FLASH 201供电。
其中,由于第二开关管M2的导通电阻的阻值远小于电阻R1的阻值,所以,电阻R1在远离第二开关管M2的一端上的电压为高电平信号,电阻R1在靠近第二开关管M2的一端上的电压为低电平信号。
在烧录连接器102连接烧录器时,第二开关管M2截止,第二开关管M2的第一端输出的信号EN_OUT为高电平信号比如用1表示,此时,第三开关管M3和第四开关管M4均截止,所以即使第四开关管M4的第二端的第二电压V1为高电平信号比如用1表示,在第三开关管M3的第一端上的电压仍为低电平信号比如用0表示,即,此时电源停止为FLASH 201供电,但是,第三开关管M3的第二端由于与烧录器相连,接收了烧录器的电源信号,所以电压V2仍然为高电平信号比如用1表示,也即在此情况下,防倒灌模块104断开,电源与FLASH 201之间的连接断开,电源停止为FLASH 201供电,由烧录器为FLASH 201供电。
当然,在上述连接关系的基础上,在第二电压V1为低电平信号的情况下,烧录器也可以正常地为FLASH供电,以实现配置。
可选的,第三开关管M3和第四开关管M4可以采用PMOS管(指n型衬底、p沟道,靠空穴的流动运送电流的MOS管)实现,其中,第三开关管M3和第四开关管M4的控制端可以为PMOS管的栅极,第三开关管M3和第四开关管M4的第一端可以为PMOS管的漏极,第三开关管M3和第四开关管M4的第二端可以为PMOS管的源极。当然,第三开关管M3和第四开关管M4的具体类型不限于此。
本发明还提供一种快闪存储器FLASH的配置方法,所述FLASH的配置接口与处理芯片相连接,所述烧录连接器与所述FLASH的配置接口相连接;该方法包括:
在检测到烧录器连接所述烧录连接器时,触发断开所述FLASH的配置接口与所述处理芯片之间的连接,以使所述烧录连接器通过所述配置接口将所述烧录器发送的配置数据传输至所述FLASH。
在一个实施例中,
所述FLASH的配置接口与所述处理芯片之间连接有开关;
触发断开所述FLASH的配置接口与所述处理芯片之间的连接,包括:
控制所述开关断开,以使所述FLASH的配置接口与所述处理芯片之间的连接断开。
在一个实施例中,该方法还包括:
在检测到所述烧录器与所述烧录连接器之间的连接断开时,触发重新建立所述FLASH的配置接口与所述处理芯片之间的连接。
在一个实施例中,
所述FLASH还连接防倒灌模块,所述防倒灌模块连接电源;
在检测到所述烧录器与所述烧录连接器之间的连接断开时,该方法进一步包括:控制所述防倒灌模块导通,以使所述电源与所述FLASH相连接并为所述FLASH供电;
在检测到烧录器连接所述烧录连接器时,该方法进一步包括:控制所述防倒灌模块断开,以使所述电源断开与所述FLASH的连接并停止为所述FLASH供电。
在一个实施例中,所述FLASH、处理芯片、烧录连接器及检测模块安装于同一电路板上。
上述方法中各步骤的实现过程具体详见上述装置中对应模块的实现过程,在此不再赘述。
对于方法实施例而言,由于其基本对应于装置实施例,所以相关之处参见装置实施例的部分说明即可。
以上所描述的装置实施例仅仅是示意性的,其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本发明方案的目的。本领域普通技术人员在不付出创造性劳动的情况下,即可以理解并实施。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明保护的范围之内。

Claims (10)

1.一种快闪存储器FLASH的配置装置,其特征在于,所述FLASH的配置接口与处理芯片相连接,该装置包括:烧录连接器、检测模块、电源及防倒灌模块,所述防倒灌模块连接于所述FLASH与所述电源之间;
所述检测模块与所述烧录连接器相连接,用于在检测到烧录器连接所述烧录连接器时,触发断开所述FLASH的配置接口与所述处理芯片之间的连接,以及控制所述防倒灌模块断开,以使所述电源断开与所述FLASH的连接并停止为所述FLASH供电;
所述连接器在连接所述烧录器时,用于将所述烧录器的电源信号传输至所述FLASH,以使所述烧录器为所述FLASH供电;
所述烧录连接器与所述FLASH的配置接口相连接,用于通过所述配置接口将所述烧录器发送的配置数据传输至所述FLASH。
2.如权利要求1所述的装置,其特征在于,
所述FLASH的配置接口与所述处理芯片之间连接有开关;
所述检测模块触发断开所述FLASH的配置接口与所述处理芯片之间的连接时,具体用于:
控制所述开关断开,以使所述FLASH的配置接口与所述处理芯片之间的连接断开。
3.如权利要求2所述的装置,其特征在于,所述检测模块进一步用于:
在检测到所述烧录器与所述烧录连接器之间的连接断开时,控制所述开关闭合,以使重新建立所述FLASH的配置接口与所述处理芯片之间的连接。
4.如权利要求3所述的装置,其特征在于,
所述检测模块在检测到所述烧录器与所述烧录连接器之间的连接断开时,还用于:控制所述防倒灌模块导通,以使所述电源与所述FLASH相连接并为所述FLASH供电。
5.如权利要求1所述的装置,其特征在于,所述FLASH、处理芯片、烧录连接器及检测模块安装于同一电路板上。
6.一种快闪存储器FLASH的配置方法,其特征在于,所述FLASH的配置接口与处理芯片相连接,烧录连接器与所述FLASH的配置接口相连接,所述FLASH还连接防倒灌模块,所述防倒灌模块连接电源;该方法包括:
在检测到烧录器连接所述烧录连接器时,触发断开所述FLASH的配置接口与所述处理芯片之间的连接,以使所述烧录连接器通过所述配置接口将所述烧录器发送的配置数据传输至所述FLASH,并且控制所述防倒灌模块断开,以使所述电源断开与所述FLASH的连接并停止为所述FLASH供电。
7.如权利要求6所述的方法,其特征在于,
所述FLASH的配置接口与所述处理芯片之间连接有开关;
触发断开所述FLASH的配置接口与所述处理芯片之间的连接,包括:
控制所述开关断开,以使所述FLASH的配置接口与所述处理芯片之间的连接断开。
8.如权利要求6所述的方法,其特征在于,该方法还包括:
在检测到所述烧录器与所述烧录连接器之间的连接断开时,触发重新建立所述FLASH的配置接口与所述处理芯片之间的连接。
9.如权利要求8所述的方法,其特征在于,
在检测到所述烧录器与所述烧录连接器之间的连接断开时,该方法进一步包括:控制所述防倒灌模块导通,以使所述电源与所述FLASH相连接并为所述FLASH供电。
10.如权利要求6所述的方法,其特征在于,所述FLASH、处理芯片、烧录连接器及检测模块安装于同一电路板上。
CN201911295119.5A 2019-12-16 2019-12-16 快闪存储器的配置装置及方法 Active CN111142916B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911295119.5A CN111142916B (zh) 2019-12-16 2019-12-16 快闪存储器的配置装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911295119.5A CN111142916B (zh) 2019-12-16 2019-12-16 快闪存储器的配置装置及方法

Publications (2)

Publication Number Publication Date
CN111142916A CN111142916A (zh) 2020-05-12
CN111142916B true CN111142916B (zh) 2023-09-26

Family

ID=70518476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911295119.5A Active CN111142916B (zh) 2019-12-16 2019-12-16 快闪存储器的配置装置及方法

Country Status (1)

Country Link
CN (1) CN111142916B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4530550A (en) * 1982-09-13 1985-07-23 Olympus Optical Company Ltd. Power supply unit for electronic flash
EP1331643A1 (en) * 2002-01-29 2003-07-30 Agere Systems Inc. Differential flash memory programming technique
JP2007172650A (ja) * 1991-11-28 2007-07-05 Hitachi Ltd フラッシュメモリを備えた情報機器
KR101293449B1 (ko) * 2012-07-18 2013-08-06 주식회사 트레이스 리플로우 솔더링 접합 공정을 이용한 led 플래시 모듈 제작방법 및 그 방법에 의해 제작된 led 플래시 모듈
CN103997683A (zh) * 2014-05-06 2014-08-20 四川长虹电器股份有限公司 利用机顶盒平台实现可定制Flash烧录器的系统及其方法
CN105072492A (zh) * 2015-07-27 2015-11-18 上海龙晶科技有限公司 程序烧录板及智能机顶盒程序后烧录的方法
CN105573743A (zh) * 2015-11-19 2016-05-11 深圳市芯海科技有限公司 一种芯片烧录系统及方法、电子设备
JP2016115171A (ja) * 2014-12-16 2016-06-23 Tdk株式会社 電源回路及びこれを備えるフラッシュメモリシステム並びに電源回路の制御方法
CN105976779A (zh) * 2016-07-01 2016-09-28 深圳市华星光电技术有限公司 时序控制器及其数据更新方法、液晶显示面板
CN106324973A (zh) * 2016-10-20 2017-01-11 安徽协创物联网技术有限公司 一种无死角的全景相机
CN108037943A (zh) * 2017-12-08 2018-05-15 成都华力创通科技有限公司 一种基于nios ii的fpga在线升级方法
CN109670348A (zh) * 2019-01-31 2019-04-23 西安奇维科技有限公司 一种高可靠通用型固态硬盘快速物理销毁电路及方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10244757B3 (de) * 2002-09-25 2004-07-29 Siemens Ag Programmierung eines Speicherbausteins über ein Boundary Scan-Register
TWI326425B (en) * 2003-12-26 2010-06-21 Hon Hai Prec Ind Co Ltd Apparatus for burning mac address
JP2009141218A (ja) * 2007-12-07 2009-06-25 Toshiba Corp 半導体装置
US10915313B2 (en) * 2015-08-25 2021-02-09 Andium Inc. Near field communication bootloader for configuration and programming of electronic devices

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4530550A (en) * 1982-09-13 1985-07-23 Olympus Optical Company Ltd. Power supply unit for electronic flash
JP2007172650A (ja) * 1991-11-28 2007-07-05 Hitachi Ltd フラッシュメモリを備えた情報機器
EP1331643A1 (en) * 2002-01-29 2003-07-30 Agere Systems Inc. Differential flash memory programming technique
KR101293449B1 (ko) * 2012-07-18 2013-08-06 주식회사 트레이스 리플로우 솔더링 접합 공정을 이용한 led 플래시 모듈 제작방법 및 그 방법에 의해 제작된 led 플래시 모듈
CN103997683A (zh) * 2014-05-06 2014-08-20 四川长虹电器股份有限公司 利用机顶盒平台实现可定制Flash烧录器的系统及其方法
JP2016115171A (ja) * 2014-12-16 2016-06-23 Tdk株式会社 電源回路及びこれを備えるフラッシュメモリシステム並びに電源回路の制御方法
CN105072492A (zh) * 2015-07-27 2015-11-18 上海龙晶科技有限公司 程序烧录板及智能机顶盒程序后烧录的方法
CN105573743A (zh) * 2015-11-19 2016-05-11 深圳市芯海科技有限公司 一种芯片烧录系统及方法、电子设备
CN105976779A (zh) * 2016-07-01 2016-09-28 深圳市华星光电技术有限公司 时序控制器及其数据更新方法、液晶显示面板
CN106324973A (zh) * 2016-10-20 2017-01-11 安徽协创物联网技术有限公司 一种无死角的全景相机
CN108037943A (zh) * 2017-12-08 2018-05-15 成都华力创通科技有限公司 一种基于nios ii的fpga在线升级方法
CN109670348A (zh) * 2019-01-31 2019-04-23 西安奇维科技有限公司 一种高可靠通用型固态硬盘快速物理销毁电路及方法

Also Published As

Publication number Publication date
CN111142916A (zh) 2020-05-12

Similar Documents

Publication Publication Date Title
CN106776428B (zh) 终端设备、读写设备、数据传输系统和硬件初始化方法
US20110060850A1 (en) Mobile device of supporting uart and usb communication using same connector and operating method there-of
US8621247B2 (en) Bus interface with power management features
US20060200813A1 (en) Firmware updating system
JP4988671B2 (ja) シリアルバスシステム及びハングアップスレーブリセット方法
US9748064B2 (en) Fail-safe circuit
US20060015670A1 (en) Apparatus for detecting connection of a peripheral unit to a host system
CN210534769U (zh) 一种ocp网卡热插拔装置
US10579569B2 (en) Universal serial bus type-C interface circuit and pin bypass method thereof
US8433837B2 (en) System for connecting electronic devices
CN110008069B (zh) 电源切换控制电路及控制方法
JP2010114484A (ja) 電子回路及び無線通信システム
CN111142916B (zh) 快闪存储器的配置装置及方法
CN110703892A (zh) 基于usb c型接口的ec复位电路以及电子设备
CN102915287A (zh) 读写控制电路
TW201426289A (zh) 用於電子裝置啟動測試的測試裝置
CN113626274B (zh) 实现硬件调试的接口、微控制器实现调试的方法
CN111158710B (zh) 程序烧写方法、装置及网络设备
CN112578890B (zh) 可由远程控制节点电源的服务器装置
CN104679123A (zh) 主机板及其数据烧录方法
US10181684B1 (en) Power connector
TW202215199A (zh) 主從互換式電源供應裝置及其主機、主從互換式電源供應方法及其電腦可讀取記錄媒體
CN115097900B (zh) 一种时钟输出配置装置及方法
US20220405079A1 (en) Online software upgrade device and method for maintaining operation uninterrupted
TWI789155B (zh) 供電管理裝置與供電管理方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant