KR100486244B1 - 직렬 이이피롬을 이용하여 인터페이스용 카드를초기화하는 반도체 장치 및 초기화 방법 - Google Patents

Abstract

직렬 이이피롬을 이용하여 인터페이스용 카드를 초기화하는 반도체 장치 및 초기화 방법이 개시된다. 본 발명에 따른 반도체 장치의 초기화 방법은, 직렬 이이피롬(serial-EEPROM :Electrically Erasable and Programmable ROM)에 소정의 초기화 정보를 저장하고 상기 초기화 정보에 의하여, 시스템 버스에 의해 각각 연결되는 디엠에이(DMA :Direct Memory Access, 이하 디엠에이라고 한다.), 직렬 이이피롬 인터페이스부 및 인터페이스부를 구비하는 반도체 장치를 초기화하는 초기화 방법에 있어서, (a) 상기 반도체 장치의 리셋 상태에서 상기 디엠에이가 상기 반도체 장치의 자동 초기화를 수행하기 위한 동작 채널을 설정하는 단계, (b) 상기 반도체 장치의 리셋이 해제된 후 상기 디엠에이에 설정된 동작 채널에 따라 상기 직렬 이이피롬에 저장된 상기 초기화 정보를 상기 직렬 이이피롬 인터페이스부를 통하여 독출하는 단계, (c) 상기 독출된 초기화 정보를 상기 인터페이스부의 소정의 레지스터에 기입하여 상기 반도체 장치를 초기화하는 단계, (d) 상기 디엠에이가 상기 반도체 장치의 초기화가 종료되었음을 알리는 초기화 종료 신호를 발생하는 단계 및 (e) 상기 초기화가 종료된 후 상기 인터페이스부 및 상기 디엠에이가 자동적으로 정상 동작을 위한 준비상태로 설정되는 단계를 구비하는 것을 특징으로 한다.

Description

직렬 이이피롬을 이용하여 인터페이스용 카드를 초기화하는 반도체 장치 및 초기화 방법{Semiconductor device for initializing interfacing card with serial EEPROM and method thereof}

본 발명은 반도체 장치에 관한 것으로서, 특히 직렬 이이피롬(serial EEPROM :Electrically Erasable and Programmable ROM)을 이용하여 인터페이스용 카드를 초기화하는 반도체 장치 방법에 관한 것이다.

근래에 많은 반도체 시스템에서 칩들간의 인터페이스(chip-to-chip interface)를 위하여 PCI bus 또는 CardBus PC Card(이하, 카드 버스 피씨 카드라고 한다.)가 이용되고 있다. PCI bus 는 예전부터 고속 데이터의 전송을 위하여 많이 사용되는 인터페이스 방식이며, 카드 버스 피씨 카드는 기존의 PCMCIA(Personal Computer Memory Card International Association :개인용 컴퓨터 메모리 카드 국제 협회) card 의 전송 대역폭의 한계 때문에 PCI bus 구조를 채택한 인터페이스 방식이다.

많은 PCI 카드 또는 카드 버스 피씨 카드는 대부분 CPU 없이 DSP(Digital Signal Processor) 만으로 단순한 데이터 처리를 하고 있지만, 데이터의 고속 처리와 효율적인 데이터 관리가 요구됨에 따라 차차 CPU를 내장한 시스템 온 칩(SOC: System On Chip) 형태로 개발되고 있다.

PCI 시스템의 경우 PCI bus 상에 여러 개의 PCI 카드들이 연결된 형태로 구성된다. 호스트 시스템의 CPU와 PCI bus 사이에는 HOST/PCI 브리지가 있고 그와 연결된 PCI 버스상에는 여러 개의 PCI card들이 연결되어 있을 수 있다. 카드 버스 피씨 카드 시스템도 PCI 시스템과 유사한 연결 형태를 가질 수 있다.

PCI 카드에는 CPU를 내장한 시스템 온 칩 형태의 PCI 인터페이스 칩을 사용하는 경우가 있으며 모든 PCI 카드는 반드시 내부의 PCI 인터페이스부의 컨피규레이션(configuration) 레지스터가 미리 정해진 일정한 상태로 초기화되어야 한다. 이는 카드 버스 피씨 카드의 경우에도 마찬가지이다.

도 1은 PCI 카드의 컨피규레이션(configuration) 레지스터의 구조를 나타내는 레지스터 맵이다.

도 1을 참조하면, 가로축에는 레지스터의 비트 위치(bit position)가 표시되어 있고, 세로축에는 레지스터의 주소(address)가 16 진수로 표시되어 있다. 도 1의 레지스터 맵에는 각각의 PCI 카드들을 구분하기 위한 레지스터들이 포함되어 있다. 여러 레지스터들 중 특히 DEVICE ID, VENDOR ID, CLASS CODE, REVISION CODE, SUBSYSTEM ID, SUBSYSTEM VENDOR ID등은 개인용 컴퓨터상의 호스트 CPU에서 PCI 카드를 구분하여 인식하거나 플러그 앤드 플레이(plug & play) 등을 위하여 PCI 카드마다 서로 구분되어야하는 정보들이다. VENDOR ID는 PCI 카드에 장착되는 인터페이스용 시스템 온 칩을 만드는 회사를 나타내는 번호에 관한 정보를 표시하고 DEVICE ID는 칩을 만드는 회사에서 그 칩을 표시하기 위해 사용하는 칩의 번호를 표시하며, CLASS CODE는 카드에 장착되는 칩의 종류를 표시하며, REVISION CODE는 칩의 버전(version)을 표시한다. SUBSYSTEM VENDOR ID는 칩이 장착되는 카드를 만드는 회사를 표시하며, SUBSYSTEM ID는 카드를 만드는 회사에서 표시하는 카드의 번호를 표시한다. 이들 중 DEVICE ID, VENDOR ID 등은 PCI 인터페이스용 칩에 대한 고유 정보로서 칩의 제조 업체가 고정시킨다. 그러나 칩이 장착되는 PCI 카드는 그 제조업체가 여러 개 있을 수 있으므로 칩의 제조 업체가 CLASS CODE, REVISION CODE, SUBSYSTEM ID, SUBSYSTEM VENDOR ID등을 고정시킬 수 없고, 단지 외부의 메모리 등을 이용하여 CLASS CODE, REVISION CODE, SUBSYSTEM ID, SUBSYSTEM VENDOR ID등을 고정시킬 수 있도록 하고 있다. 이러한 구성은 카드버스 피씨 카드에서도 유사하게 적용된다.

이하에서는 CLASS CODE, REVISION CODE, SUBSYSTEM ID, SUBSYSTEM VENDOR ID등을 초기화 정보라고 표현하기로 한다.

카드 버스 피씨 카드 시스템에서의 CIS(Card Information Structure, 이하 씨아이에스 정보라고 한다.)는 카드 버스 피씨 카드에 대한 일정한 정보들을 나타내며 제조회사마다 서로 구분되며 카드의 동작 중에 수정되는 정보들이 아니고 카드마다 고정되는 정보들이다.

개인용 컴퓨터의 호스트 CPU에서 카드 버스 피씨 카드에 들어있는 씨아이에스 정보를 읽기 위하여 먼저 도 1의 레지스터 맵의 어느 한 레지스터에 있는 정보를 읽어낸다. 호스트 CPU는 이 정보를 분석하여 씨아이에스 정보가 카드 버스 피씨 카드의 어느곳에 위치하는지를 파악하고 씨아이에스 정보를 모두 읽어내어 카드 버스 피씨 카드가 적절한 동작을 하도록 한다. 하지만 씨아이에스 정보가 적절한 위치에 있지 않을 경우 호스트 CPU는 어떠한 카드가 연결되어있는지, 어떠한 종류의 카드인지 등 연결되어 있는 카드에 대한 정보를 알 수 없기 때문에 연결된 카드가 적절한 동작을 하지 못하게 된다. 이러한 씨아이에스 정보도 호스트 CPU에서 더 빠른 시간에 읽을 수 있도록 처음에 저장되어 있던 위치에서 억세스 시간이 빠른 다른 장치로 옮겨져야 할 필요가 있다.

도 2는 PCI 카드 또는 카드 버스 피씨 카드를 초기화하기 위한 종래의 반도체 장치를 나타내는 블럭도이다.

도 2에 도시된 종래의 반도체 장치(200)는 PCI 카드 또는 카드 버스 피씨 카드에 장착되는 칩(200)이다. 칩(200)은 내부에 시스템 버스에 의해 연결되는 CPU(210), 메모리 제어부(220) 및 인터페이스부(230)를 구비한다.

종래에는 PCI 카드를 초기화하기 위하여, PCI 카드의 리셋이 해제되면 CPU(210)는 외부의 롬(240)에 들어있는 초기화 정보들을 메모리 제어부(220)를 통하여 독출해 낸 후 인터페이스부(230)의 소정의 레지스터에 저장하여 인터페이스부(230)를 초기화한다. 롬(240)에는 초기화 정보들이 데이터 형태로서 저장되거나 프로그램 형태로서 저장되게 된다. 이 경우 PCI 카드를 초기화하기 위하여 롬(240)이 반드시 필요하며 롬(240)에 들어있는 초기화 정보들에 대한 프로그램을 수정하기도 어려운 문제가 있다.

PCI 카드에서와 마찬가지로, 카드 버스 피씨 카드의 CPU(210)도 카드의 리셋이 해제되면 외부의 롬(240)에 들어있는 초기화 정보들을 메모리 제어부(220)를 통하여 독출해 낸 후 인터페이스부(230)의 소정의 레지스터에 저장하여 인터페이스부(230)를 초기화한다. 이 경우도 카드 버스 피씨 카드를 초기화하기 위하여 롬(240)이 반드시 필요하며 롬(240)에 들어있는 초기화 정보들에 대한 프로그램을 수정하기도 어려운 문제가 있다. 또한 카드 버스 피씨 카드에서는 PCI 카드와 달리 씨아이이에 정보도 더 저장되어야 한다.

도 3은 PCI 카드 또는 카드 버스 피씨 카드를 초기화하기 위한 다른 종래의 반도체 장치를 나타내는 블럭도이다.

도 3에 도시된 종래의 반도체 장치(300)는 PCI 카드 또는 카드 버스 피씨 카드에 장착되는 칩(300)이다. 칩(300)은 내부에 시스템 버스에 의해 연결되는 메모리 제어부(310) 및 인터페이스부(320)를 구비한다. 인터페이스부(320)는 내부에 직렬 이이피롬 인터페이스부(330)를 구비한다.

도 3의 종래의 반도체 장치(300)는 도 2의 반도체 장치(200)와 달리 외부의 롬(240) 대신에 인터페이스부(320)를 초기화 하기 위한 초기화 정보들만을 저장해 놓은 직렬 이이피롬(340)만을 사용한다. 즉, 리셋이 해제된 후 인터페이스부(320)안의 직렬 이이피롬 인터페이스부(330)에서 직렬 이이피롬(340)의 초기화 정보들을 자동으로 읽어들여 일정한 레지스터에 저장하여 인터페이스부(320)를 초기화한다. 이러한 방법의 경우 특별히 PCI 카드 또는 카드버스 피씨 카드 내부의 칩(300)안에 CPU가 존재하지 아니하여도 된다. 호스트 시스템의 디바이스 드라이버(device driver)에서 칩(300)내부의 시스템 버스를 통해 카드를 동작시키기 위한 프로그램을 칩(300)외부의 SRAM과 같은 휘발성 메모리(volatile memory)(미도시)로 다운로드 하여 카드를 동작시키는 방법을 이용하기 때문이다.

이와 같이 카드를 동작시키기 위한 프로그램을 다운로드받아 그 프로그램의 동작에 의하여 카드를 동작하도록 하는 경우, 카드의 초기화 정보들을 직렬 이이피롬(340)에 저장하여 리셋이 해제되면 인터페이스부(320) 내부의 직렬 이이피롬 인터페이스부(330)에서 자동으로 초기화 정보들을 읽어오도록 한다.

그러나 이러한 기존의 초기화 방법은 시스템 버스에 별도로 연결되는 직렬 이이피롬 인터페이스부(미도시)를 이용하지 아니하고, 인터페이스부(320) 내부에 만들어진 직렬 이이피롬 인터페이스부(330)를 이용하여 카드를 초기화하는 것이 일반적이다. 그러나 이렇게 인터페이스부(320) 내부에 만들어진 직렬 이이피롬 인터페이스부(330)를 이용하여 카드를 초기화하는 방법은 시스템 버스에 별도로 연결되는 직렬 이이피롬 인터페이스부(미도시)와 동일한 역할을 하는 회로가 하나 더 존재하게 되어 인터페이스부(320)의 면적이 증가되는 문제가 있다. 그리고 인터페이스부(320)에 직렬 이이피롬(340)과 인터페이스하기 위한 핀이 추가로 필요해진다. 또한 직렬 이이피롬(340)을 초기화 정보들을 저장하는 용도 이외로는 사용하기 어려워 직렬 이이피롬(340)을 효율적으로 이용할 수 없는 문제점이 있다.

본 발명이 이루고자하는 기술적 과제는 회로 면적의 증가 없이 인터페이스용 카드를 초기화하는 반도체 장치의 초기화 방법을 제공하는데 있다.

본 발명이 이루고자하는 다른 기술적 과제는 회로 면적의 증가 없이 인터페이스용 카드를 초기화하는 반도체 장치를 제공하는데 있다.

상기 기술적 과제를 달성하기 위한 본발명의 제 1 실시예에 따른 반도체 장치의 초기화 방법은, 직렬 이이피롬(serial-EEPROM :Electrically Erasable and Programmable ROM)에 소정의 초기화 정보를 저장하고 상기 초기화 정보에 의하여, 시스템 버스에 의해 각각 연결되는 디엠에이(DMA :Direct Memory Access, 이하 디엠에이라고 한다.), 직렬 이이피롬 인터페이스부 및 인터페이스부를 구비하는 반도체 장치를 초기화하는 초기화 방법에 있어서, (a) 상기 반도체 장치의 리셋 상태에서 상기 디엠에이가 상기 반도체 장치의 자동 초기화를 수행하기 위한 동작 채널을 설정하는 단계, (b) 상기 반도체 장치의 리셋이 해제된 후 상기 디엠에이에 설정된 동작 채널에 따라 상기 직렬 이이피롬에 저장된 상기 초기화 정보를 상기 직렬 이이피롬 인터페이스부를 통하여 독출하는 단계, (c) 상기 독출된 초기화 정보를 상기 인터페이스부의 소정의 레지스터에 기입하여 상기 반도체 장치를 초기화하는 단계, (d) 상기 디엠에이가 상기 반도체 장치의 초기화가 종료되었음을 알리는 초기화 종료 신호를 발생하는 단계 및 (e) 상기 초기화가 종료된 후 상기 인터페이스부 및 상기 디엠에이가 자동적으로 정상 동작을 위한 준비상태로 설정되는 단계를 구비하는 것을 특징으로 한다.

상기 기술적 과제를 달성하기 위한 본발명의 제 2 실시예에 따른 반도체 장치의 초기화 방법은, 직렬 이이피롬(serial-EEPROM :Electrically Erasable and Programmable ROM)에 소정의 초기화 정보 및 카드 버스 피씨 카드에 관한 정보인 씨아이에스(CIS: Card Information Structure, 이하 씨아이에스라고 한다.) 정보를 저장하고 상기 초기화 정보 및 상기 씨아이에스 정보에 의하여, 시스템 버스에 의해 각각 연결되는 디엠에이(DMA :Direct Memory Access, 이하 디엠에이라고 한다.), 직렬 이이피롬 인터페이스부, 인터페이스부 및 메모리 제어부를 구비하는 반도체 장치를 초기화하는 초기화 방법에 있어서, (a) 상기 반도체 장치의 리셋 상태에서 상기 디엠에이가 상기 반도체 장치의 자동 초기화를 수행하기 위한 동작 채널을 설정하는 단계, (b) 상기 반도체 장치의 리셋이 해제된 후 상기 디엠에이에 설정된 동작 채널에 따라 상기 직렬 이이피롬에 저장된 상기 초기화 정보를 상기 직렬 이이피롬 인터페이스부를 통하여 독출하는 단계, (c) 상기 독출된 초기화 정보를 상기 인터페이스부의 소정의 레지스터에 기입하여 상기 반도체 장치를 초기화하는 단계, (d) 상기 디엠에이에 설정된 동작 채널에 따라 상기 직렬 이이피롬에 저장된 상기 씨아이에스 정보를 독출하고 상기 씨아이에스 정보의 크기가 0 인지를 판단한 후, 상기 씨아이에스 정보의 크기가 0 이라면 (e) 단계로 진행하고, 상기 씨아이에스 정보의 크기가 0 이 아니라면 상기 독출된 씨아이에스 정보를 외부의 메모리에 기입하는 단계, (e) 상기 디엠에이가 상기 반도체 장치의 초기화가 종료되었음을 알리는 초기화 종료 신호를 발생하는 단계 및 (f) 상기 초기화가 종료된 후 상기 인터페이스부 및 상기 디엠에이가 자동적으로 정상 동작을 위한 준비상태로 설정되는 단계를 구비하는 것을 특징으로 한다.

상기 기술적 과제를 달성하기 위한 본발명의 제 3 실시예에 따른 반도체 장치의 초기화 방법은, 카드 버스 피씨 카드(CardBus PC Card)에 장착되며, 상기 카드 버스 피씨 카드에 장착된 직렬 이이피롬(serial-EEPROM :Electrically Erasable and Programmable ROM)에 소정의 초기화 정보 및 상기 카드 버스 피씨 카드에 관한 정보인 씨아이에스(CIS: Card Information Structure, 이하 씨아이에스라고 한다.) 정보를 저장하고 상기 초기화 정보 및 상기 씨아이에스 정보에 의하여, 시스템 버스에 의해 각각 연결되는 디엠에이(DMA :Direct Memory Access, 이하 디엠에이라고 한다.), 직렬 이이피롬 인터페이스부, 인터페이스부 및 메모리 제어부를 구비하는 반도체 장치를 초기화하는 초기화 방법에 있어서, (a) 상기 반도체 장치의 리셋 상태에서 상기 디엠에이가 상기 반도체 장치의 자동 초기화를 수행하기 위한 동작 채널을 설정하는 단계, (b) 상기 반도체 장치의 리셋이 해제된 후 상기 디엠에이에 설정된 동작 채널에 따라 상기 직렬 이이피롬에 저장된 상기 초기화 정보를 상기 직렬 이이피롬 인터페이스부를 통하여 독출하는 단계, (c) 상기 독출된 초기화 정보를 상기 인터페이스부의 소정의 레지스터에 기입하여 상기 반도체 장치를 초기화하는 단계, (d) 상기 디엠에이에 설정된 동작 채널에 따라 상기 직렬 이이피롬에 저장된 상기 씨아이에스 정보를 독출하고, 상기 독출된 씨아이에스 정보를 상기 카드 버스 피씨 카드에 장착된 메모리에 기입하는 단계, (e) 상기 디엠에이가 상기 반도체 장치의 초기화가 종료되었음을 알리는 초기화 종료 신호를 발생하는 단계 및 (f) 상기 초기화가 종료된 후 상기 인터페이스부 및 상기 디엠에이가 자동적으로 정상 동작을 위한 준비상태로 설정되는 단계를 구비하는 것을 특징으로 한다.

상기 기술적 과제를 달성하기 위한 본발명의 제 4 실시예에 따른 반도체 장치의 초기화 방법은, PCI카드(Peripheral Component Interconnect)에 장착되며, 상기 PCI 카드에 장착된 직렬 이이피롬(serial-EEPROM :Electrically Erasable and Programmable ROM)에 소정의 초기화 정보 및 상기 초기화 정보 이외의 정보를 저장하고 상기 초기화 정보 및 상기 초기화 정보 이외의 정보에 의하여, 시스템 버스에 의해 각각 연결되는 디엠에이(DMA :Direct Memory Access, 이하 디엠에이라고 한다.), 직렬 이이피롬 인터페이스부, 인터페이스부 및 메모리 제어부를 구비하는 반도체 장치를 초기화하는 초기화 방법에 있어서, (a) 상기 반도체 장치의 리셋 상태에서 상기 디엠에이가 상기 반도체 장치의 자동 초기화를 수행하기 위한 동작 채널을 설정하는 단계, (b) 상기 반도체 장치의 리셋이 해제된 후 상기 디엠에이에 설정된 동작 채널에 따라 상기 직렬 이이피롬에 저장된 상기 초기화 정보를 상기 직렬 이이피롬 인터페이스부를 통하여 독출하는 단계, (c) 상기 독출된 초기화 정보를 상기 인터페이스부의 소정의 레지스터에 기입하여 상기 반도체 장치를 초기화하는 단계, (d) 상기 디엠에이에 설정된 동작 채널에 따라 상기 직렬 이이피롬에 저장된 상기 초기화 정보 이외의 정보를 독출하고, 상기 독출된 정보를 상기 PCI 카드에 장착된 메모리에 기입하는 단계, (e) 상기 디엠에이가 상기 반도체 장치의 초기화가 종료되었음을 알리는 초기화 종료 신호를 발생하는 단계 및 (f) 상기 초기화가 종료된 후 상기 인터페이스부 및 상기 디엠에이가 자동적으로 정상 동작을 위한 준비상태로 설정되는 단계를 구비하는 것을 특징으로 한다.

상기 다른 기술적 과제를 달성하기 위한 본발명의 제 1 실시예에 따른 반도체 장치는 중앙 처리 장치(CPU : Control Process Unit), 디엠에이(DMA :Direct Memory Access), 리셋 제어부, 직렬 이이피롬 인터페이스부 및 인터페이스부를 구비하는 것을 특징으로 한다.

중앙 처리 장치는 소정의 초기화 제어 신호에 응답하여 턴 오프되고 소정의 초기화 종료 신호에 응답하여 턴 온된다. 리셋 제어부는 리셋 신호에 응답하여 상기 디엠에이의 초기화 동작을 턴 온 시키고 상기 중앙 처리 장치를 턴 오프 시키는 상기 초기화 제어 신호를 발생하며, 상기 초기화 종료 신호에 응답하여 리셋된다.

직렬 이이피롬 인터페이스부는 상기 디엠에이에 의해 제어되어 외부의 직렬 이이피롬으로부터 소정의 초기화 정보를 인터페이싱 한다. 인터페이스부는 상기 디엠에이에 의해 제어되어 상기 초기화 정보를 상기 직렬 이이피롬 인터페이스부로부터 수신하여 내부의 레지스터에 저장한다. 상기 디엠에이는 리셋 상태에서 상기 초기화 제어 신호에 응답하여 상기 소정의 초기화 정보를 이용하여 초기화 동작을 수행하고 리셋의 해제 후에 정상 동작을 수행하기 위한 상기 초기화 종료 신호를 발생하는 것을 특징으로 한다.

상기 다른 기술적 과제를 달성하기 위한 본발명의 제 2 실시예에 따른 반도체 장치는 중앙 처리 장치(CPU : Control Process Unit), 디엠에이(DMA :Direct Memory Access), 리셋 제어부, 직렬 이이피롬 인터페이스부, 인터페이스부 및 메모리 제어부를 구비하는 것을 특징으로 한다.

중앙 처리 장치는 소정의 초기화 제어 신호에 응답하여 턴 오프되고 소정의 초기화 종료 신호에 응답하여 턴 온 된다. 리셋 제어부는 리셋 신호에 응답하여 상기 디엠에이의 초기화 동작을 턴 온 시키고 상기 중앙 처리 장치를 턴 오프 시키는 상기 초기화 제어 신호를 발생하며, 상기 초기화 종료 신호에 응답하여 리셋된다.

직렬 이이피롬 인터페이스부는 상기 디엠에이에 의해 제어되어 외부의 직렬 이이피롬으로부터 소정의 초기화 정보 및 상기 초기화 정보 이외의 정보를 인터페이싱 한다. 인터페이스부는 상기 디엠에이에 의해 제어되어 상기 초기화 정보를 상기 직렬 이이피롬 인터페이스부로부터 수신하여 내부의 레지스터에 저장한다. 메모리 제어부는 상기 디엠에이에 의해 제어되어 상기 초기화 정보 이외의 정보를 상기 직렬 이이피롬 인터페이스부로부터 독출하고 외부의 메모리에 저장한다. 상기 디엠에이는 리셋 상태에서 상기 초기화 제어 신호에 응답하여 상기 소정의 초기화 정보 및 상기 초기화 정보 이외의 정보를 이용하여 초기화 동작을 수행하고 리셋의 해제 후에 정상 동작을 수행하기 위한 상기 초기화 종료 신호를 발생하는 것을 특징으로 한다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 4는 본 발명의 제 1 실시예에 따른 반도체 장치의 초기화 방법을 나타내는 플로우 차트이다.

도 4를 참조하면, 본 발명의 제 1 실시예에 따른 반도체 장치의 초기화 방법(400)은, 직렬 이이피롬(serial-EEPROM :Electrically Erasable and Programmable ROM)에 소정의 초기화 정보를 저장하고 상기 초기화 정보에 의하여, 시스템 버스에 의해 각각 연결되는 디엠에이(DMA :Direct Memory Access, 이하 디엠에이라고 한다.), 직렬 이이피롬 인터페이스부 및 인터페이스부를 구비하는 반도체 장치를 초기화하는 초기화 방법에 있어서, 상기 반도체 장치의 리셋 상태에서 상기 디엠에이가 상기 반도체 장치의 자동 초기화를 수행하기 위한 동작 채널을 설정하는 단계(410 단계), 상기 반도체 장치의 리셋이 해제된 후 상기 디엠에이에 설정된 동작 채널에 따라 상기 직렬 이이피롬에 저장된 상기 초기화 정보를 상기 직렬 이이피롬 인터페이스부를 통하여 독출하는 단계(420 단계), 상기 독출된 초기화 정보를 상기 인터페이스부의 소정의 레지스터에 기입하여 상기 반도체 장치를 초기화하는 단계(430 단계), 상기 디엠에이가 상기 반도체 장치의 초기화가 종료되었음을 알리는 초기화 종료 신호를 발생하는 단계(440 단계) 및 상기 초기화가 종료된 후 상기 인터페이스부 및 상기 디엠에이가 자동적으로 정상 동작을 위한 준비상태로 설정되는 단계(450 단계)를 구비하는 것을 특징으로 한다.

도 5는 본 발명의 다른 기술적 과제를 달성하기 위한 제 1 실시예에 따른 반도체 장치를 나타내는 블럭도이다.

도 5를 참조하면, 상기 다른 기술적 과제를 달성하기 위한 본발명의 제 1 실시예에 따른 반도체 장치(510)는 중앙 처리 장치(CPU : Control Process Unit)(520), 디엠에이(DMA :Direct Memory Access)(540), 리셋 제어부(530), 직렬 이이피롬 인터페이스부(550) 및 인터페이스부(570)를 구비하는 것을 특징으로 한다.

중앙 처리 장치(520)는 소정의 초기화 제어 신호(INIC)에 응답하여 턴 오프되고 소정의 초기화 종료 신호(INIDONE)에 응답하여 턴 온 된다. 리셋 제어부(530)는 리셋 신호(RESET)에 응답하여 디엠에이(540)의 초기화 동작을 턴 온 시키고 중앙 처리 장치(520)를 턴 오프 시키는 초기화 제어 신호(INIC)를 발생하며, 초기화 종료 신호(INIDONE)에 응답하여 리셋된다.

직렬 이이피롬 인터페이스부(550)는 디엠에이(540)에 의해 제어되어 외부의 직렬 이이피롬(560)으로부터 소정의 초기화 정보(INIFORM)를 인터페이싱 한다. 인터페이스부(570)는 디엠에이(540)에 의해 제어되어 초기화 정보(INIFORM)를 직렬 이이피롬 인터페이스부(550)로부터 수신하여 내부의 레지스터에 저장한다. 디엠에이(540)는 리셋 상태에서 초기화 제어 신호(INIC)에 응답하여 상기 소정의 초기화 정보(INIFORM)를 이용하여 초기화 동작을 수행하고 리셋의 해제 후에 정상 동작을 수행하기 위한 초기화 종료 신호(INIDONE)를 발생하는 것을 특징으로 한다.

이하 도 4 및 도 5를 참조하여 본 발명에 따른 반도체 장치의 초기화 방법 및 초기화를 위한 반도체 장치가 상세히 설명된다.

PCI 카드(500) 또는 카드 버스 피씨 카드(500)의 반도체 장치(510)에는 시스템 버스의 매스터 역할을 하는 디엠에이(540)가 있고 버스 타겟 역할을 하는 직렬 이이피롬 인터페이스부(570)가 있다. 본래 디엠에이(540)는 임의의 주변 블록에서 데이터를 읽어와 임의의 주변 블록으로 데이터를 기록하는 데이터 전송 역할을 한다. 따라서 정해진 주소 목록을 디엠에이(540)에 만들면, 디엠에이(540)가 직렬 이이피롬 인터페이스부(550)에서 데이터를 읽어와서 인터페이스부(570)로 데이터를 전송하는 역할을 수행하도록 할 수 있다. 즉, 리셋 상태에서 디엠에이(540)의 레지스터들이 초기화와 관련된 초기 값들로 설정이 되고 리셋이 해제되면 이 초기 값들에 의해 디엠에이(540)가 동작된다.

반도체 장치(510)의 리셋 상태에서 디엠에이(540)가 반도체 장치(510)의 초기화를 수행하기 위한 동작 채널을 설정한다.(410단계)

리셋 제어부(530)는 리셋 신호(RESET)에 응답하여 디엠에이(540)의 초기화 동작을 턴 온 시키고 중앙 처리 장치(520)를 턴 오프 시키는 초기화 제어 신호(INIC)를 발생한다. 리셋 제어부(530)는 후술하는 초기화 종료 신호(INIDONE)에 응답하여 리셋 된다.

여기서 반도체 장치(510)는 PCI(Peripheral Component Interconnect) 카드(500)에 장착되거나 또는 카드버스 피씨 카드(CardBus PC Card)(500)에 장착되는 시스템 온 칩(SOC: System On Chip) 이다.

또한 초기화 제어 신호(INIC)를 수신한 디엠에이(540)는 반도체 장치(510)의 초기화를 수행하기 위한 동작 채널을 설정한다. 디엠에이(540)의 동작 채널은 인터페이스부(570)의 초기화를 수행하기 위해 초기화 정보(INIFORM)가 저장되어 있는 시작주소와 초기화 정보(INIFORM)를 기입할 목적주소 및 초기화 정보(INIFORM)의 크기를 저장하는 크기 주소를 구비한다. 이러한 주소들은 디엠에이(540)의 레지스터에 저장되며, 반도체 장치(510)의 리셋이 해제된 후 디엠에이(540)가 동작 채널의 주소에 따라 초기화 정보(INIFORM)를 전송하는 역할을 하는 것이다. 즉, 디엠에이(540)는 리셋 상태에서 초기화 제어 신호(INIC)에 응답하여 소정의 초기화 정보(INIFORM)를 이용하여 초기화 동작을 수행하고 리셋의 해제 후에 정상 동작을 수행하기 위한 초기화 종료 신호(INIDONE)를 발생한다.

반도체 장치(510)의 리셋이 해제된 후 디엠에이(540)에 설정된 동작 채널에 따라 직렬 이이피롬(560)에 저장된 초기화 정보(INIFORM)를 직렬 이이피롬 인터페이스부(550)를 통하여 독출한다.(420 단계) 여기서, 초기화 정보(INIFORM)는 반도체 장치(510)가 장착될 카드의 제조 회사에 관한 정보, 반도체 장치(510)가 장착될 카드의 종류에 관한 정보를 포함한다.

독출된 초기화 정보(INIFORM)를 인터페이스부(570)의 소정의 레지스터에 기입하여 반도체 장치(510)를 초기화한다.(430단계) 이러한 과정이 반복하여 진행되고 초기화가 완료되면 디엠에이(540)가 반도체 장치(510)의 초기화가 종료되었음을 알리는 초기화 종료 신호(INIDONE)를 발생한다.(440 단계)

초기화가 종료된 후, 인터페이스부(570) 및 디엠에이(540)가 자동적으로 정상 동작을 위한 준비상태로 설정된다.(450 단계) 즉, CPU(520)는 디엠에이(540)에서 발생되는 초기화 종료 신호(INIDONE)에 응답하여 턴 온 되어 동작을 시작하고, 호스트 시스템(미도시)은 PCI 카드(500) 또는 카드 버스 피씨 카드(500)를 인식하게 된다.

이러한 인터페이스용 카드의 초기화를 위한 반도체 장치(510)나 초기화 방법(400)은 종래의 인터페이스부 자체에 직렬 이이피롬 인터페이스부를 구비하는 경우보다 여러 가지 장점이 있다. 먼저 초기화 동작시 디엠에이(540)와 인터페이스부(570)에 종래 보다 많은 면적이 요구되지 않으며 직렬 이이피롬 인터페이스부(550)가 반도체 장치(510)에 하나만 필요하므로 면적이 절감된다.

또한 종래의 경우에는 직렬 이이피롬에 관련된 핀을 다른 주변의 회로들과 공유하기 어렵기 때문에 분리해야 하지만, 본 발명에서는 핀을 별도로 사용하지 않고 직렬 이이피롬(560)을 이용할 수 있다.

그리고, 직렬 이이피롬 인터페이스부(550)가 별도로 존재하지 않으면 CPU(520)에서 직렬 이이피롬(560)을 읽을 수 있는 데이터 경로가 없기 때문에 직렬 이이피롬(560)을 인터페이스부(570)의 초기화 이외의 용도로 사용할 수 없다. 그러나 본 발명에서는 직렬 이이피롬 인터페이스부(550)가 별도로 존재므로 CPU(520)에서 직렬 이이피롬(560)에 저장되어 있는 다른 정보를 읽을 수 있어서, 결국 직렬 이이피롬(560)을 더 효율적으로 사용할 수 있다.

도 6은 본 발명의 제 2 실시예에 따른 반도체 장치의 초기화 방법을 나타내는 플로우 차트이다.

도 6을 참고하면, 본 발명의 제 2 실시예에 따른 반도체 장치의 초기화 방법(600)은, 직렬 이이피롬(serial-EEPROM :Electrically Erasable and Programmable ROM)에 소정의 초기화 정보 및 카드 버스 피씨 카드에 관한 정보인 씨아이에스(CIS: Card Information Structure, 이하 씨아이에스라고 한다.) 정보를 저장하고 초기화 정보 및 씨아이에스 정보에 의하여, 시스템 버스에 의해 각각 연결되는 디엠에이(DMA :Direct Memory Access, 이하 디엠에이라고 한다.), 직렬 이이피롬 인터페이스부, 인터페이스부 및 메모리 제어부를 구비하는 반도체 장치를 초기화하는 초기화 방법에 있어서, 상기 반도체 장치의 리셋 상태에서 상기 디엠에이가 상기 반도체 장치의 자동 초기화를 수행하기 위한 동작 채널을 설정하는 단계(610 단계), 상기 반도체 장치의 리셋이 해제된 후 상기 디엠에이에 설정된 동작 채널에 따라 상기 직렬 이이피롬에 저장된 상기 초기화 정보를 상기 직렬 이이피롬 인터페이스부를 통하여 독출하는 단계(620 단계), 상기 독출된 초기화 정보를 상기 인터페이스부의 소정의 레지스터에 기입하여 상기 반도체 장치를 초기화하는 단계(630 단계), 상기 디엠에이에 설정된 동작 채널에 따라 상기 직렬 이이피롬에 저장된 상기 씨아이에스 정보를 독출하고 상기 씨아이에스 정보의 크기가 0 인지를 판단한 후, 상기 씨아이에스 정보의 크기가 0 이라면 670 단계 진행하고, 상기 씨아이에스 정보의 크기가 0 이 아니라면 상기 독출된 씨아이에스 정보를 외부의 메모리에 기입하는 단계(640 내지 660단계), 상기 디엠에이가 상기 반도체 장치의 초기화가 종료되었음을 알리는 초기화 종료 신호를 발생하는 단계(670 단계) 및 상기 초기화가 종료된 후 상기 인터페이스부 및 상기 디엠에이가 자동적으로 정상 동작을 위한 준비상태로 설정되는 단계(680단계)를 구비하는 것을 특징으로 한다.

도 7은 본 발명의 다른 기술적 과제를 달성하기 위한 제 2 실시예에 따른 반도체 장치를 나타내는 블럭도이다.

도 7을 참조하면, 본 발명의 다른 기술적 과제를 달성하기 위한 제 2 실시예에 따른 반도체 장치는 중앙 처리 장치(CPU : Control Process Unit)(720), 디엠에이(DMA :Direct Memory Access)(740), 리셋 제어부(730), 직렬 이이피롬 인터페이스부(750), 인터페이스부(770) 및 메모리 제어부(780)를 구비하는 것을 특징으로 한다.

중앙 처리 장치(720)는 소정의 초기화 제어 신호(INIC)에 응답하여 턴 오프 되고 소정의 초기화 종료 신호(INIDONE)에 응답하여 턴 온 된다. 리셋 제어부(730)는 리셋 신호(RESET)에 응답하여 디엠에이(740)의 초기화 동작을 턴 온 시키고 중앙 처리 장치(720)를 턴 오프 시키는 상기 초기화 제어 신호(INIC)를 발생하며, 상기 초기화 종료 신호(INIDONE)에 응답하여 리셋된다.

직렬 이이피롬 인터페이스부(750)는 디엠에이(740)에 의해 제어되어 외부의 직렬 이이피롬(760)으로부터 소정의 초기화 정보(INIFORM) 및 초기화 정보 이외의 정보(EXIFORM)를 인터페이싱 한다. 인터페이스부(770)는 디엠에이(740)에 의해 제어되어 초기화 정보(INIFORM)를 직렬 이이피롬 인터페이스부(750)로부터 수신하여 내부의 레지스터에 저장한다. 메모리 제어부(780)는 디엠에이(740)에 의해 제어되어 초기화 정보 이외의 정보를 직렬 이이피롬 인터페이스부(750)로부터 독출하고 외부의 메모리(790)에 저장한다. 디엠에이(740)는 리셋 상태에서 초기화 제어 신호(INIC)에 응답하여 소정의 초기화 정보(INIFORM) 및 상기 초기화 정보 이외의 정보(EXIFORM)를 이용하여 초기화 동작을 수행하고 리셋의 해제 후에 정상 동작을 수행하기 위한 상기 초기화 종료 신호(INIDONE)를 발생하는 것을 특징으로 한다.

이하 도 6 및 도 7을 참조하여 본 발명에 따른 반도체 장치의 초기화 방법 및 초기화를 위한 반도체 장치가 상세히 설명된다. 도 6의 초기화 방법(600)은 도 4의 초기화 방법(400)과 동일한 원리에 의하여 동작되며 씨아이에스 정보 및 디엠에이(740)의 동작채널에만 차이가 있으므로 차이점에 대해서만 설명한다. 즉, 반도체 장치(710)를 초기화하는 610단계 및 630단계에 대해서는 상세한 설명을 생략한다. 반도체 장치(710)의 초기화 동작은 디엠에이(740)의 다수개의 채널들중 제 1 채널에서 이루어진다.

도 6의 초기화 방법(600)은 PCI 카드 또는 카드 버스 피씨 카드에 모두 적용되는 방법이다.

반도체 장치(710)는 PCI 카드(700) 또는 카드 버스 피씨 카드(700)에 겸용으로 장착되어 사용될 수 있으며, 외부 입력 핀에 의해 PCI 카드(700) 또는 카드 버스 피씨 카드(700)중 하나에 사용되도록 설정되는 시스템 온 칩이다.

직렬 이이피롬(760)은 상대적으로 느린 속도로 접근되기 때문에 씨아이에스 정보를 반도체 장치(710) 외부의 메모리(790)에 저장할 수 있다. 그러면 호스트 시스템에서 씨아이에스 정보를 읽어갈 때 빠른 속도로 접근할 수 있다. 이러한 경우 보통 디엠에이(740)에는 다수개의 채널이 존재하므로 하나의 채널은 반도체 장치(710)의 초기화 동작을 위해서 설정하고 또 다른 채널은 씨아이에스 정보를 메모리(790)로 옮기는 일을 수행하도록 할 수 있다. 여기서 메모리(790)는 비휘발성 메모리로서 SRAM을 예로 들 수 있다. 또한 씨아이에스 정보를 메모리(790)의 어느 위치에 저장해야할지가 결정되지 않은 상태이고 씨아이에스의 크기도 카드 버스 피씨 카드마다 달라서 그 크기를 정해놓을 수 없으므로, 디엠에이(740)의 하나의 채널에서 다른 채널을 초기화하는 방법을 이용한다.

좀더 상세히 설명하면, 디엠에이(740)는 초기화를 수행하기 위한 다수개의 동작 채널들을 구비한다. 다수개의 동작 채널들중 제 1 채널(channel 1)은 인터페이스부(770)의 초기화를 수행하기 위해 초기화 정보(INIFORM)가 저장되어 있는 시작 주소(source address)와 초기화 정보(INIFORM)를 기입할 목적 주소(destination address) 및 초기화 정보(INIFORM)의 크기를 저장하는 크기 주소(transfer count)를 구비한다.

다수개의 동작 채널들중 제 2 채널(channel 2)은 씨아이에스 정보가 저장되어 있는 시작 주소와 소정의 제 3 채널(channel 3)의 목적 주소 및 크기 주소의 주소 값을 초기화하기 위한 목적 주소 및 크기 주소를 구비한다.

다수개의 동작 채널들중 제 3 채널(channel 3)은 씨아이에스 정보가 저장되어 있는 시작 주소와 씨아이에스 정보를 기입할 목적 주소 및 씨아이에스 정보의 크기를 저장하는 크기 주소를 구비한다.

제 3 채널의 씨아이에스 정보를 기입할 목적 주소 및 씨아이에스 정보의 크기를 저장하는 크기 주소를 제외하고, 나머지는 디엠에이(740)의 리셋 값으로서 동작된다. 세 개의 채널 모두 직렬 이이피롬(760)에서 데이터를 읽어오므로 시작 주소는 모두 직렬 이이피롬 인터페이스부(750)이다. 제 1 채널의 목적주소는 인터페이스부(770)의 소정의 레지스터이고 제 2 채널의 목적 주소는 디엠에이(740)의 제 3 채널의 소정의 레지스터의 주소 값이다. 제 1 채널과 제 2 채널의 크기 주소는 초기화 정보(INIFORM) 및 제 3채널의 목적 주소와 크기 주소의 주소 값의 크기에 의해 미리 정해질 수 있다.

디엠에이(740)의 동작을 살펴본다. 디엠에이(740)의 제 2 채널의 동작에 의해 직렬 이이피롬(760)으로부터 씨아이에스 정보가 저장될 목적 주소 및 씨아이에스 정보의 크기를 저장하는 크기 주소를 독출하여 제 3 채널을 초기화한다.(640 단계) 그리고 디엠에이(740)가 씨아이에스 정보의 크기가 0 인지를 판단한다.(650 단계) 씨아이에스 정보의 크기가 0 이 아니라면 디엠에이(740)의 제 3 채널의 동작에 의해 직렬 이이피롬(760)으로부터 직렬 이이피롬 인터페이스부(750)를 통해 씨아이에스 정보를 독출하고 메모리 제어부(780)를 통하여 메모리(790)에 저장한다.(660단계) 즉, 메모리 제어부(780)는 디엠에이(740)에 의해 제어되어 씨아이에스 정보를 직렬 이이피롬 인터페이스부(750)로부터 독출하고 외부의 메모리(790)에 저장한다. 이 경우 반도체 장치(710)는 외부 핀을 조절하여 카드 버스 피씨 카드(700)에 장착되도록 세팅된다.

씨아이에스 정보의 크기가 0 이라면, 디엠에이(740)가 반도체 장치(710)의 초기화가 종료되었음을 알리는 초기화 종료 신호(INIDONE)를 발생한다. 또는 씨아이에스 정보가 모두 메모리(790)에 저장되면 디엠에이(740)가 초기화 종료 신호(INIDONE)를 발생한다.(670단계)

초기화가 종료된 후, 인터페이스부(770) 및 디엠에이(740)가 자동적으로 정상 동작을 위한 준비상태로 설정된다.(680 단계) 즉, CPU(720)는 디엠에이(740)에서 발생되는 초기화 종료 신호(INIDONE)에 응답하여 턴 온 되어 동작을 시작하고, 호스트 시스템(미도시)은 PCI 카드(700) 또는 카드 버스 피씨 카드(700)를 인식하게 된다.

도 6의 초기화 방법(600)에서 반도체 장치(710)가 장착되는 카드는 씨아이에스 정보의 크기가 0 이라면 PCI 카드를 의미하고 씨아이에스 정보의 크기가 0 이 아니라면 카드 버스 피씨 카드를 의미한다. 따라서, PCI 카드에서는 640 단계 내지 660 단계는 생략될 수 있다.

또한, 도 7의 반도체 장치(710)가 PCI 카드에 장착되는 경우, 640 단계 내지 660 단계를 생략하지 아니하고, 직렬 이이피롬(760)에 씨아이에스 정보 대신 초기화 정보(INIFORM)이외의 정보(EXIFORM)를 저장하여 도 6의 초기화 방법(600)과 동일한 방법으로 반도체 장치(710)를 초기화 할 수도 있다.

도 8은 본 발명의 제 3 실시예에 따른 반도체 장치의 초기화 방법을 나타내는 플로우 차트이다.

도 8을 참조하면, 상기 기술적 과제를 달성하기 위한 본발명의 제 3 실시예에 따른 반도체 장치의 초기화 방법(800)은, 카드 버스 피씨 카드(CardBus PC Card)에 장착되며, 상기 카드 버스 피씨 카드에 장착된 직렬 이이피롬(serial-EEPROM :Electrically Erasable and Programmable ROM)에 소정의 초기화 정보 및 상기 카드 버스 피씨 카드에 관한 정보인 씨아이에스(CIS: Card Information Structure, 이하 씨아이에스라고 한다.) 정보를 저장하고 상기 초기화 정보 및 상기 씨아이에스 정보에 의하여, 시스템 버스에 의해 각각 연결되는 디엠에이(DMA :Direct Memory Access, 이하 디엠에이라고 한다.), 직렬 이이피롬 인터페이스부, 인터페이스부 및 메모리 제어부를 구비하는 반도체 장치를 초기화하는 초기화 방법에 있어서, 먼저 상기 반도체 장치의 리셋 상태에서 상기 디엠에이가 상기 반도체 장치의 자동 초기화를 수행하기 위한 동작 채널을 설정하는 단계를 구비한다.(810 단계),

도 8의 초기화 방법(800)은 도 6의 초기화 방법(600)과 비교해볼 때, 반도체 장치가 카드 버스 피씨 카드에 장착되는 경우에만 적용된다는 점을 제외하고는 도 6의 초기화 방법(600)과 동일한 원리에 의하여 동작된다. 따라서 씨아이에스의 정보가 존재하는가를 판단하는 도 6의 초기화 방법(600)의 제 650 단계만이 제외될 뿐 다른 동작 단계는 동일하므로 상세한 설명은 생략한다.

상기 반도체 장치의 리셋이 해제된 후 상기 디엠에이에 설정된 동작 채널에 따라 상기 직렬 이이피롬에 저장된 상기 초기화 정보를 상기 직렬 이이피롬 인터페이스부를 통하여 독출한다.(820단계) 여기서는 디엠에이의 동작 채널들중 제 1 채널이 동작된다. 상기 독출된 초기화 정보를 상기 인터페이스부의 소정의 레지스터에 기입하여 상기 반도체 장치를 초기화 한다.(830 단계) 상기 디엠에이에 설정된 동작 채널에 따라 상기 직렬 이이피롬에 저장된 상기 씨아이에스 정보를 독출하고, 상기 독출된 씨아이에스 정보를 상기 카드 버스 피씨 카드에 장착된 메모리에 기입한다.(840 및 850 단계) 840 및 850 단계의 동작을 좀더 설명하면, 상기 디엠에이의 제 2 채널의 동작에 의해 상기 직렬 이이피롬으로부터 상기 씨아이에스 정보가 저장될 목적 주소 및 상기 씨아이에스 정보의 크기를 저장하는 크기 주소를 독출하여 상기 제 3 채널을 초기화한다.(840 단계) 상기 디엠에이의 제 3 채널의 동작에 의해 직렬 이이피롬으로부터 상기 직렬 이이피롬 인터페이스부를 통해 상기 씨아이에스 정보를 독출하고 상기 메모리 제어부를 통하여 상기 메모리에 저장한다.(850단계) 상기 디엠에이가 상기 반도체 장치의 초기화가 종료되었음을 알리는 초기화 종료 신호를 발생한다.(860 단계) 상기 초기화가 종료된 후 상기 인터페이스부 및 상기 디엠에이가 자동적으로 정상 동작을 위한 준비상태로 설정된다.(870 단계)

도 9는 본 발명의 제 4 실시예에 따른 반도체 장치의 초기화 방법을 나타내는 플로우 차트이다.

도 9를 참조하면, 상기 기술적 과제를 달성하기 위한 본발명의 제 4 실시예에 따른 반도체 장치의 초기화 방법(900)은, PCI카드(Peripheral Component Interconnect)에 장착되며, 상기 PCI 카드에 장착된 직렬 이이피롬(serial-EEPROM :Electrically Erasable and Programmable ROM)에 소정의 초기화 정보 및 상기 초기화 정보 이외의 정보를 저장하고 상기 초기화 정보 및 상기 초기화 정보 이외의 정보에 의하여, 시스템 버스에 의해 각각 연결되는 디엠에이(DMA :Direct Memory Access, 이하 디엠에이라고 한다.), 직렬 이이피롬 인터페이스부, 인터페이스부 및 메모리 제어부를 구비하는 반도체 장치를 초기화하는 초기화 방법에 있어서, 먼저, 상기 반도체 장치의 리셋 상태에서 상기 디엠에이가 상기 반도체 장치의 자동 초기화를 수행하기 위한 동작 채널을 설정한다.(910 단계)

도 9의 초기화 방법(900)은 도 6의 초기화 방법(600)과 비교해볼 때, 반도체 장치가 PCI 카드에 장착되는 경우에만 적용된다는 점을 제외하고는 도 6의 초기화 방법(600)과 동일한 원리에 의하여 동작된다. 따라서 씨아이에스 정보대신 도 7의 반도체 장치(710)의 인터페이스부(770)를 초기화시키는 초기화 정보(INIFORM) 이외의 정보(EXIFORM)가 직렬 이이피롬(760)에 저장되고, 디엠에이(740)의 제 2 및 제 3 채널의 동작에 의하여 초기화 정보 이외의 정보(EXIFORM)가 독출되어 메모리(790)로 저장된다. 이러한 차이점을 제외하고는 다른 동작 단계는 동일하므로 상세한 설명은 생략한다.

상기 반도체 장치의 리셋이 해제된 후 상기 디엠에이에 설정된 동작 채널에 따라 상기 직렬 이이피롬에 저장된 상기 초기화 정보를 상기 직렬 이이피롬 인터페이스부를 통하여 독출한다.(920 단계) 여기서는 디엠에이의 동작 채널들중 제 1 채널이 동작된다. 상기 독출된 초기화 정보를 상기 인터페이스부의 소정의 레지스터에 기입하여 상기 반도체 장치를 초기화한다.(930 단계) 상기 디엠에이에 설정된 동작 채널에 따라 상기 직렬 이이피롬에 저장된 상기 초기화 정보 이외의 정보를 독출하고, 상기 독출된 정보를 상기 PCI 카드에 장착된 메모리에 기입한다 (940 및 950 단계) 940 및 950 단계의 동작을 좀더 설명하면, 상기 디엠에이의 제 2 채널의 동작에 의해 상기 직렬 이이피롬으로부터 상기 초기화 정보 이외의 정보가 저장될 목적 주소 및 상기 초기화 정보 이외의 정보의 크기를 저장하는 크기 주소를 독출하여 상기 제 3 채널을 초기화한다.(940 단계) 상기 디엠에이의 제 3 채널의 동작에 의해 직렬 이이피롬으로부터 상기 직렬 이이피롬 인터페이스부를 통해 상기 초기화 정보 이외의 정보를 독출하고 상기 메모리 제어부를 통하여 상기 메모리에 저장한다.(950단계) 상기 디엠에이가 상기 반도체 장치의 초기화가 종료되었음을 알리는 초기화 종료 신호를 발생한다.(960 단계) 상기 초기화가 종료된 후 상기 인터페이스부 및 상기 디엠에이가 자동적으로 정상 동작을 위한 준비상태로 설정된다.(970 단계)

이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

상술한 바와 같이 본발명에 따른 인터페이스용 카드를 초기화하는 반도체 장치 및 초기화 방법은, 종래의 ROM에 초기화 정보를 저장하여 초기화하는 반도체 장치에 비하여 ROM이 필요 없으므로 비용이 절감되며 카드를 동작시키는 프로그램을 다운로드 받을 수 있어서 버그 패치나 업그레이드가 간편한 장점이 있다.

종래의 인터페이스부 자체에 직렬 이이피롬 인터페이스부를 구비하는 경우와 비교하여, 먼저 초기화 동작시 디엠에이와 인터페이스부에 종래 보다 많은 면적이 요구되지 않으며 직렬 이이피롬 인터페이스부가 반도체 장치에 하나만 필요하므로 회로의 면적이 절감되고 직렬 이이피롬에 관련된 핀 수도 줄어드는 장점이 있다.

그리고, 직렬 이이피롬에 초기화 정보이외의 씨아이에스나 다른 정보를 저장하고 필요한 경우 CPU에서 직렬 이이피롬에 저장되어 있는 다른 정보를 읽을 수 있어서, 결국 직렬 이이피롬을 더 효율적으로 사용할 수 있는 장점이 있다.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.

도 1은 PCI 카드의 컨피규레이션(configuration) 레지스터의 구조를 나타내는 레지스터 맵이다.

도 2는 PCI 카드 또는 카드 버스 피씨 카드를 초기화 하기위한 종래의 반도체 장치를 나타내는 블럭도이다.

도 3은 PCI 카드 또는 카드 버스 피씨 카드를 초기화하기 위한 다른 종래의 반도체 장치를 나타내는 블럭도이다.

도 4는 본 발명의 제 1 실시예에 따른 반도체 장치의 초기화 방법을 나타내는 플로우 차트이다.

도 5는 본 발명의 다른 기술적 과제를 달성하기 위한 제 1 실시예에 따른 반도체 장치를 나타내는 블럭도이다.

도 6은 본 발명의 제 2 실시예에 따른 반도체 장치의 초기화 방법을 나타내는 플로우 차트이다.

도 7은 본 발명의 다른 기술적 과제를 달성하기 위한 제 2 실시예에 따른 반도체 장치를 나타내는 블럭도이다.

도 8은 본 발명의 제 3 실시예에 따른 반도체 장치의 초기화 방법을 나타내는 플로우 차트이다.

도 9는 본 발명의 제 4 실시예에 따른 반도체 장치의 초기화 방법을 나타내는 플로우 차트이다.

Claims (31)

1. 직렬 이이피롬(serial-EEPROM :Electrically Erasable and Programmable ROM)에 소정의 초기화 정보를 저장하고 상기 초기화 정보에 의하여, 시스템 버스에 의해 각각 연결되는 디엠에이(DMA :Direct Memory Access, 이하 디엠에이라고 한다.), 직렬 이이피롬 인터페이스부 및 인터페이스부를 구비하는 반도체 장치를 초기화하는 초기화 방법에 있어서,

   (a) 상기 반도체 장치의 리셋 상태에서 상기 디엠에이가 상기 반도체 장치의 자동 초기화를 수행하기 위한 동작 채널을 설정하는 단계 ;

   (b) 상기 반도체 장치의 리셋이 해제된 후 상기 디엠에이에 설정된 동작 채널에 따라 상기 직렬 이이피롬에 저장된 상기 초기화 정보를 상기 직렬 이이피롬 인터페이스부를 통하여 독출하는 단계 ;

   (c) 상기 독출된 초기화 정보를 상기 인터페이스부의 소정의 레지스터에 기입하여 상기 반도체 장치를 초기화하는 단계 ;

   (d) 상기 디엠에이가 상기 반도체 장치의 초기화가 종료되었음을 알리는 초기화 종료 신호를 발생하는 단계 ; 및

   (e) 상기 초기화가 종료된 후 상기 인터페이스부 및 상기 디엠에이가 자동적으로 정상 동작을 위한 준비상태로 설정되는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 초기화 방법.
2. 제 1항에 있어서, 상기 반도체 장치는,

   PCI(Peripheral Component Interconnect) 카드에 장착되거나 또는 카드버스 피씨 카드(CardBus PC Card)에 장착되는 시스템 온 칩(SOC: System On Chip) 인 것을 특징으로 하는 반도체 장치의 초기화 방법.
3. 제 1항에 있어서, 상기 초기화 정보는,

   상기 반도체 장치가 장착될 카드의 제조 회사에 관한 정보, 상기 반도체 장치가 장착될 카드의 종류에 관한 정보를 포함하는 것을 특징으로 하는 반도체 장치의 초기화 방법.
4. 제 1항에 있어서, 상기 디엠에이의 상기 동작 채널은

   상기 인터페이스부의 초기화를 수행하기 위해 상기 초기화 정보가 저장되어 있는 시작주소와 상기 초기화 정보를 기입할 목적주소 및 상기 초기화 정보의 크기를 저장하는 크기 주소를 구비하는 것을 특징으로 하는 반도체 장치의 초기화 방법.
5. 직렬 이이피롬(serial-EEPROM :Electrically Erasable and Programmable ROM)에 소정의 초기화 정보 및 카드 버스 피씨 카드에 관한 정보인 씨아이에스(CIS: Card Information Structure, 이하 씨아이에스라고 한다.) 정보를 저장하고 상기 초기화 정보 및 상기 씨아이에스 정보에 의하여, 시스템 버스에 의해 각각 연결되는 디엠에이(DMA :Direct Memory Access, 이하 디엠에이라고 한다.), 직렬 이이피롬 인터페이스부, 인터페이스부 및 메모리 제어부를 구비하는 반도체 장치를 초기화하는 초기화 방법에 있어서,

   (a) 상기 반도체 장치의 리셋 상태에서 상기 디엠에이가 상기 반도체 장치의 자동 초기화를 수행하기 위한 동작 채널을 설정하는 단계 ;

   (b) 상기 반도체 장치의 리셋이 해제된 후 상기 디엠에이에 설정된 동작 채널에 따라 상기 직렬 이이피롬에 저장된 상기 초기화 정보를 상기 직렬 이이피롬 인터페이스부를 통하여 독출하는 단계 ;

   (c) 상기 독출된 초기화 정보를 상기 인터페이스부의 소정의 레지스터에 기입하여 상기 반도체 장치를 초기화하는 단계 ;

   (d) 상기 디엠에이에 설정된 동작 채널에 따라 상기 직렬 이이피롬에 저장된 상기 씨아이에스 정보를 독출하고 상기 씨아이에스 정보의 크기가 0 인지를 판단한 후, 상기 씨아이에스 정보의 크기가 0 이라면 (e) 단계로 진행하고, 상기 씨아이에스 정보의 크기가 0 이 아니라면 상기 독출된 씨아이에스 정보를 외부의 메모리에 기입하는 단계 ;

   (e) 상기 디엠에이가 상기 반도체 장치의 초기화가 종료되었음을 알리는 초기화 종료 신호를 발생하는 단계 ; 및

   (f) 상기 초기화가 종료된 후 상기 인터페이스부 및 상기 디엠에이가 자동적으로 정상 동작을 위한 준비상태로 설정되는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 초기화 방법.
6. 제 5항에 있어서, 상기 디엠에이는,

   상기 자동 초기화를 수행하기 위한 다수개의 동작 채널들을 구비하고,

   상기 다수개의 동작 채널들중 제 1 채널은 상기 인터페이스부의 초기화를 수행하기 위해 상기 초기화 정보가 저장되어 있는 시작 주소와 상기 초기화 정보를 기입할 목적 주소 및 상기 초기화 정보의 크기를 저장하는 크기 주소를 구비하고,

   상기 다수개의 동작 채널들중 제 2 채널은 상기 씨아이에스 정보가 저장되어 있는 시작 주소와 소정의 제 3 채널의 목적 주소 및 크기 주소의 주소 값을 초기화하기위한 목적 주소 및 크기 주소를 구비하고,

   상기 다수개의 동작 채널들중 상기 제 3 채널은 상기 씨아이에스 정보가 저장되어 있는 시작 주소와 상기 씨아이에스 정보를 기입할 목적 주소 및 상기 씨아이에스 정보의 크기를 저장하는 크기 주소를 구비하는 것을 특징으로 하는 반도체 장치의 초기화 방법.
7. 제 6항에 있어서, 상기 (d)단계는,

   (d1) 상기 디엠에이의 제 2 채널의 동작에 의해 상기 직렬 이이피롬으로부터 상기 씨아이에스 정보가 저장될 목적 주소 및 상기 씨아이에스 정보의 크기를 저장하는 크기 주소를 독출하여 상기 제 3 채널을 초기화하는 단계 ;

   (d2) 상기 디엠에이가 상기 씨아이에스 정보의 크기가 0 인지를 판단하고 0이라면 상기 (e) 단계로 진행하는 단계 ;

   (d3) 상기 씨아이에스 정보의 크기가 0 이 아니라면 상기 디엠에이의 제 3 채널의 동작에 의해 직렬 이이피롬으로부터 상기 직렬 이이피롬 인터페이스부를 통해 상기 씨아이에스 정보를 독출하고 상기 메모리 제어부를 통하여 상기 메모리에 저장하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 초기화 방법.
8. 제 5항에 있어서, 상기 초기화 정보는,

   상기 반도체 장치가 장착될 카드의 제조 회사에 관한 정보, 상기 반도체 장치가 장착될 카드의 종류에 관한 정보를 포함하는 것을 특징으로 하는 반도체 장치의 초기화 방법.
9. 제 5항에 있어서, 상기 반도체 장치는,

   PCI 카드 또는 카드 버스 피씨 카드에 겸용으로 장착되어 사용될 수 있으며, 외부 입력 핀에 의해 PCI 카드 또는 카드 버스 피씨 카드중 하나에 사용되도록 설정되는 시스템 온 칩(SOC :System On Chip)것을 특징으로 하는 반도체 장치의 초기화 방법.
10. 제 5항에 있어서, 상기 메모리는,

    비휘발성 메모리인 것을 특징으로 하는 반도체 장치의 초기화 방법.
11. 카드 버스 피씨 카드(CardBus PC Card)에 장착되며, 상기 카드 버스 피씨 카드에 장착된 직렬 이이피롬(serial-EEPROM :Electrically Erasable and Programmable ROM)에 소정의 초기화 정보 및 상기 카드 버스 피씨 카드에 관한 정보인 씨아이에스(CIS: Card Information Structure, 이하 씨아이에스라고 한다.) 정보를 저장하고 상기 초기화 정보 및 상기 씨아이에스 정보에 의하여, 시스템 버스에 의해 각각 연결되는 디엠에이(DMA :Direct Memory Access, 이하 디엠에이라고 한다.), 직렬 이이피롬 인터페이스부, 인터페이스부 및 메모리 제어부를 구비하는 반도체 장치를 초기화하는 초기화 방법에 있어서,

    (a) 상기 반도체 장치의 리셋 상태에서 상기 디엠에이가 상기 반도체 장치의 자동 초기화를 수행하기 위한 동작 채널을 설정하는 단계 ;

    (b) 상기 반도체 장치의 리셋이 해제된 후 상기 디엠에이에 설정된 동작 채널에 따라 상기 직렬 이이피롬에 저장된 상기 초기화 정보를 상기 직렬 이이피롬 인터페이스부를 통하여 독출하는 단계 ;

    (c) 상기 독출된 초기화 정보를 상기 인터페이스부의 소정의 레지스터에 기입하여 상기 반도체 장치를 초기화하는 단계 ;

    (d) 상기 디엠에이에 설정된 동작 채널에 따라 상기 직렬 이이피롬에 저장된 상기 씨아이에스 정보를 독출하고, 상기 독출된 씨아이에스 정보를 상기 카드 버스 피씨 카드에 장착된 메모리에 기입하는 단계 ;

    (e) 상기 디엠에이가 상기 반도체 장치의 초기화가 종료되었음을 알리는 초기화 종료 신호를 발생하는 단계 ; 및

    (f) 상기 초기화가 종료된 후 상기 인터페이스부 및 상기 디엠에이가 자동적으로 정상 동작을 위한 준비상태로 설정되는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 초기화 방법.
12. 제 11에 있어서, 상기 디엠에이는,

    상기 자동 초기화를 수행하기 위한 다수개의 동작 채널들을 구비하고,

    상기 다수개의 동작 채널들중 제 1 채널은 상기 인터페이스부의 초기화를 수행하기 위해 상기 초기화 정보가 저장되어 있는 시작 주소와 상기 초기화 정보를 기입할 목적 주소 및 상기 초기화 정보의 크기를 저장하는 크기 주소를 구비하고,

    상기 다수개의 동작 채널들중 제 2 채널은 상기 씨아이에스 정보가 저장되어 있는 시작 주소와 소정의 제 3 채널의 목적 주소 및 크기 주소의 주소 값을 초기화하기위한 목적 주소 및 크기 주소를 구비하고,

    상기 다수개의 동작 채널들중 상기 제 3 채널은 상기 씨아이에스 정보가 저장되어 있는 시작 주소와 상기 씨아이에스 정보를 기입할 목적 주소 및 상기 씨아이에스 정보의 크기를 저장하는 크기 주소를 구비하는 것을 특징으로 하는 반도체 장치의 초기화 방법.
13. 제 12항에 있어서, 상기 (d)단계는,

    (d1) 상기 디엠에이의 제 2 채널의 동작에 의해 상기 직렬 이이피롬으로부터 상기 씨아이에스 정보가 저장될 목적 주소 및 상기 씨아이에스 정보의 크기를 저장하는 크기 주소를 독출하여 상기 제 3 채널을 초기화하는 단계 ;

    (d2) 상기 디엠에이의 제 3 채널의 동작에 의해 직렬 이이피롬으로부터 상기 직렬 이이피롬 인터페이스부를 통해 상기 씨아이에스 정보를 독출하고 상기 메모리 제어부를 통하여 상기 메모리에 저장하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 초기화 방법.
14. 제 11항에 있어서, 상기 초기화 정보는,

    상기 반도체 장치가 장착될 카드의 제조 회사에 관한 정보, 상기 반도체 장치가 장착될 카드의 종류에 관한 정보를 포함하는 것을 특징으로 하는 반도체 장치의 초기화 방법.
15. 제 11항에 있어서, 상기 메모리는,

    비휘발성 메모리인 것을 특징으로 하는 반도체 장치의 초기화 방법.
16. PCI카드(Peripheral Component Interconnect)에 장착되며, 상기 PCI 카드에 장착된 직렬 이이피롬(serial-EEPROM :Electrically Erasable and Programmable ROM)에 소정의 초기화 정보 및 상기 초기화 정보 이외의 정보를 저장하고 상기 초기화 정보 및 상기 초기화 정보 이외의 정보에 의하여, 시스템 버스에 의해 각각 연결되는 디엠에이(DMA :Direct Memory Access, 이하 디엠에이라고 한다.), 직렬 이이피롬 인터페이스부, 인터페이스부 및 메모리 제어부를 구비하는 반도체 장치를 초기화하는 초기화 방법에 있어서,

    (a) 상기 반도체 장치의 리셋 상태에서 상기 디엠에이가 상기 반도체 장치의 자동 초기화를 수행하기 위한 동작 채널을 설정하는 단계 ;

    (b) 상기 반도체 장치의 리셋이 해제된 후 상기 디엠에이에 설정된 동작 채널에 따라 상기 직렬 이이피롬에 저장된 상기 초기화 정보를 상기 직렬 이이피롬 인터페이스부를 통하여 독출하는 단계 ;

    (c) 상기 독출된 초기화 정보를 상기 인터페이스부의 소정의 레지스터에 기입하여 상기 반도체 장치를 초기화하는 단계 ;

    (d) 상기 디엠에이에 설정된 동작 채널에 따라 상기 직렬 이이피롬에 저장된 상기 초기화 정보 이외의 정보를 독출하고, 상기 독출된 정보를 상기 PCI 카드에 장착된 메모리에 기입하는 단계 ;

    (e) 상기 디엠에이가 상기 반도체 장치의 초기화가 종료되었음을 알리는 초기화 종료 신호를 발생하는 단계 ; 및

    (f) 상기 초기화가 종료된 후 상기 인터페이스부 및 상기 디엠에이가 자동적으로 정상 동작을 위한 준비상태로 설정되는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 초기화 방법.
17. 제 16에 있어서, 상기 디엠에이는,

    상기 자동 초기화를 수행하기 위하여 다수개의 동작 채널들을 구비하고,

    상기 다수개의 동작 채널들중 제 1 채널은 상기 인터페이스부의 초기화를 수행하기 위해 상기 초기화 정보가 저장되어 있는 시작 주소와 상기 초기화 정보를 기입할 목적 주소 및 상기 초기화 정보의 크기를 저장하는 크기 주소를 구비하고,

    상기 다수개의 동작 채널들중 제 2 채널은 상기 초기화 정보 이외의 정보가 저장되어 있는 시작 주소와 소정의 제 3 채널의 목적 주소 및 크기 주소의 주소 값을 초기화하기 위한 목적 주소 및 크기 주소를 구비하고,

    상기 다수개의 동작 채널들중 상기 제 3 채널은 상기 초기화 정보 이외의 정보가 저장되어 있는 시작 주소와 상기 초기화 정보 이외의 정보를 기입할 목적 주소 및 상기 초기화 정보 이외의 정보의 크기를 저장하는 크기 주소를 구비하는 것을 특징으로 하는 반도체 장치의 초기화 방법.
18. 제 17항에 있어서, 상기 (d)단계는,

    (d1) 상기 디엠에이의 제 2 채널의 동작에 의해 상기 직렬 이이피롬으로부터 상기 초기화 정보 이외의 정보가 저장될 목적 주소 및 상기 초기화 정보 이외의 정보의 크기를 저장하는 크기 주소를 독출하여 상기 제 3 채널을 초기화하는 단계 ;

    (d2) 상기 디엠에이의 제 3 채널의 동작에 의해 직렬 이이피롬으로부터 상기 직렬 이이피롬 인터페이스부를 통해 상기 초기화 정보 이외의 정보를 독출하고 상기 메모리 제어부를 통하여 상기 메모리에 저장하는 단계를 구비하는 것을 특징으로 하는 반도체 장치의 초기화 방법.
19. 제 16항에 있어서, 상기 초기화 정보는,

    상기 반도체 장치가 장착될 카드의 제조 회사에 관한 정보, 상기 반도체 장치가 장착될 카드의 종류에 관한 정보를 포함하는 것을 특징으로 하는 반도체 장치의 초기화 방법.
20. 제 16항에 있어서, 상기 메모리는,

    비휘발성 메모리인 것을 특징으로 하는 반도체 장치의 초기화 방법.
21. 소정의 초기화 제어 신호에 응답하여 턴 오프되고 소정의 초기화 종료 신호에 응답하여 턴 온되는 중앙 처리 장치(CPU : Control Process Unit) ;

    소정의 디엠에이(DMA :Direct Memory Access) ;

    리셋 신호에 응답하여 상기 디엠에이의 초기화 동작을 턴 온 시키고 상기 중앙 처리 장치를 턴 오프 시키는 상기 초기화 제어 신호를 발생하며, 상기 초기화 종료 신호에 응답하여 리셋되는 리셋 제어부 ;

    상기 디엠에이에 의해 제어되어 외부의 직렬 이이피롬으로부터 소정의 초기화 정보를 인터페이싱하는 직렬 이이피롬 인터페이스부 ;

    상기 디엠에이에 의해 제어되어 상기 초기화 정보를 상기 직렬 이이피롬 인터페이스부로부터 수신하여 내부의 레지스터에 저장하는 인터페이스부를 구비하고,

    상기 디엠에이는,

    리셋 상태에서 상기 초기화 제어 신호에 응답하여 상기 소정의 초기화 정보를 이용하여 초기화 동작을 수행하고 리셋의 해제 후에 정상 동작을 수행하기 위한 상기 초기화 종료 신호를 발생하는 것을 특징으로 하는 반도체 장치.
22. 제 21항에 있어서, 상기 반도체 장치는,

    PCI(Peripheral Component Interconnect) 카드에 장착되거나 또는 카드버스 피씨 카드(CardBus PC Card)에 장착되는 시스템 온 칩(SOC: System On Chip) 인 것을 특징으로 하는 반도체 장치.
23. 제 21항에 있어서, 상기 초기화 정보는,

    상기 반도체 장치가 장착될 카드의 제조 회사에 관한 정보, 상기 반도체 장치가 장착될 카드의 종류에 관한 정보를 포함하는 것을 특징으로 하는 반도체 장치.
24. 제 21항에 있어서, 상기 디엠에이는,

    상기 인터페이스부의 초기화를 수행하기 위해 상기 초기화 정보가 저장되어 있는 시작주소와 상기 초기화 정보를 기입할 목적주소 및 상기 초기화 정보의 크기를 저장하는 크기 주소를 구비하는 것을 특징으로 하는 반도체 장치.
25. 소정의 초기화 제어 신호에 응답하여 턴 오프되고 소정의 초기화 종료 신호에 응답하여 턴 온되는 중앙 처리 장치(CPU : Control Process Unit) ;

    소정의 디엠에이(DMA :Direct Memory Access) ;

    리셋 신호에 응답하여 상기 디엠에이의 초기화 동작을 턴 온 시키고 상기 중앙 처리 장치를 턴 오프 시키는 상기 초기화 제어 신호를 발생하며, 상기 초기화 종료 신호에 응답하여 리셋되는 리셋 제어부 ;

    상기 디엠에이에 의해 제어되어 외부의 직렬 이이피롬으로부터 소정의 초기화 정보 및 상기 초기화 정보 이외의 정보를 인터페이싱하는 직렬 이이피롬 인터페이스부 ;

    상기 디엠에이에 의해 제어되어 상기 초기화 정보를 상기 직렬 이이피롬 인터페이스부로부터 수신하여 내부의 레지스터에 저장하는 인터페이스부 ;

    상기 디엠에이에 의해 제어되어 상기 초기화 정보 이외의 정보를 상기 직렬 이이피롬 인터페이스부로부터 독출하고 외부의 메모리에 저장하는 메모리 제어부를 구비하고,

    상기 디엠에이는,

    리셋 상태에서 상기 초기화 제어 신호에 응답하여 상기 소정의 초기화 정보 및 상기 초기화 정보 이외의 정보를 이용하여 초기화 동작을 수행하고 리셋의 해제 후에 정상 동작을 수행하기 위한 상기 초기화 종료 신호를 발생하는 것을 특징으로 하는 반도체 장치.
26. 제 25항에 있어서, 상기 반도체 장치는,

    PCI(Peripheral Component Interconnect) 카드 또는 카드 버스 피씨 카드(CardBus PC Card)에 겸용으로 장착되어 사용될 수 있으며, 외부 입력 핀에 의해 PCI 카드 또는 카드 버스 피씨 카드중 하나에 사용되도록 설정되는 시스템 온 칩(SOC :System On Chip)것을 특징으로 하는 반도체 장치.
27. 제 25항에 있어서, 상기 초기화 정보는,

    상기 반도체 장치가 장착될 카드의 제조 회사에 관한 정보, 상기 반도체 장치가 장착될 카드의 종류에 관한 정보를 포함하는 것을 특징으로 하는 반도체 장치.
28. 제 25항에 있어서, 상기 디엠에이는,

    상기 초기화를 수행하기 위한 다수개의 동작 채널들을 구비하고,

    상기 다수개의 동작 채널들중 제 1 채널은 상기 인터페이스부의 초기화를 수행하기 위해 상기 초기화 정보가 저장되어 있는 시작 주소와 상기 초기화 정보를 기입할 목적 주소 및 상기 초기화 정보의 크기를 저장하는 크기 주소를 구비하고,

    상기 다수개의 동작 채널들중 제 2 채널은 상기 초기화 정보 이외의 정보가 저장되어 있는 시작 주소와 소정의 제 3 채널의 목적 주소 및 크기 주소의 주소 값을 초기화하기위한 목적 주소 및 크기 주소를 구비하고,

    상기 다수개의 동작 채널들중 상기 제 3 채널은 상기 초기화 정보 이외의 정보가 저장되어 있는 시작 주소와 상기 초기화 정보 이외의 정보를 기입할 목적 주소 및 상기 초기화 정보 이외의 정보의 크기를 저장하는 크기 주소를 구비하는 것을 특징으로 하는 반도체 장치.
29. 제 28항에 있어서, 상기 디엠에이는,

    상기 디엠에이의 제 2 채널의 동작에 의해 상기 직렬 이이피롬으로부터 상기 초기화 정보 이외의 정보가 저장될 목적 주소 및 상기 초기화 정보 이외의 정보의 크기를 저장하는 크기 주소를 독출하여 상기 제 3 채널을 초기화하고,

    상기 초기화정보 이외의 정보의의 크기가 0 이 아니라면 상기 디엠에이의 제 3 채널의 동작에 의해 직렬 이이피롬으로부터 상기 직렬 이이피롬 인터페이스부를 통해 상기 초기화 정보 이외의 정보를 독출하고 상기 메모리 제어부를 통하여 상기 메모리에 저장하는 것을 특징으로 하는 반도체 장치.
30. 제 25항에 있어서, 상기 초기화 정보 이외의 정보는,

    상기 반도체 장치가 장착되는 카드가 카드 버스 피씨 카드(CardBus PC Card)인 경우, 상기 카드 버스 피씨 카드에 관한 정보인 씨아이에스(CIS: Card Information Structure) 정보인 것을 특징으로 하는 반도체 장치.
31. 제 25항에 있어서, 상기 메모리는,

    비휘발성 메모리인 것을 특징으로 하는 반도체 장치.