TW575829B - Semiconductor device and method for initializing interface card using serial EEPROM - Google Patents

Description

575829 五、發明說明（1) 發明所屬之技術領域 本發明係關於一種半導體裴置，特別關於一種用以初尨 化使用串列電性可抹除且可程式唯讀記憶體（E E p R 〇 M )之介 面卡之半導體裝置及方法。 先前技術 於目前半導體系統中，通常使用P C I匯流排或插卡匯流 排（c a r d b u s ) P C卡作為電路之間的介面。一般而言，使用 P C I匯流排作為以高速傳送資料之介面，然而插卡匯流排 PC卡則是一種由於習知國際個人電腦記憶卡協會（PCMCIa) 卡的傳輸頻寬限制而採用P C I匯流排結構之介面。 大部份PC I卡或插卡匯流排PC卡僅利用數位信號處理器 而未含中央處理器（central processing unit ，CPU)來處 理資料。因為有以較高速處理資料及更有效地管理資料的 需求，所以已經發展包括CPU之單晶片系統 、 (system-on-a-chip ， S0C)型系統 。 假如是PC I系統，則連接複數個PC !卡至pc I匯流排。在 主系統的C P U與P C I匯流排之間安裝一 H 〇 s T / p c丨橋接，並且 可能連接複數個PCI卡至PCI匯流排。插卡匯流排PC卡系統 可能有類似於PC I系統之連接結構。 ” 可能使用包括一CPU之一S0C型PCI介面晶片於一PCI卡c 於上述PCI卡中，必須初始化一PCI介面單元之一組態暫存 器成為預定狀態。也必須初始化上述p C I卡之一組態暫存 器成為預定狀態。 第1圖繪示P C I卡之組態暫存器結構之暫存器圖。參照·

10163pif.ptd 第8頁 575829 五、發明說明（2) 1圖，沿著X軸標示暫存器之位元位置，而沿著Y軸則為以 十六進位數字表示之暫存器位址。第1圖繪示用以分類P C I 卡之暫存器。特別地，裝置識別碼（i d e η ΐ i f i c a t i ο η， I D )、賣方I D、類別碼、修正碼、子系統I D以及子系統賣 方I D都是為了於個人電腦系統之主C P U中分類及識別P C I卡 或為了執行隨插即用（P 1 u g - a n d - p 1 a y )操作所需之資料。 上述賣方I D被當作一個用以識別安裝在一 P C I卡上的晶片 之介面系統製造商之介面數字，而上述裝置ID被當作製造 商所給予之一晶片I D數字，上述類別碼則用以識別安裝在 一 P C I卡上的晶片之類型，而上述修正碼識別一晶片的版 本。上述子系統賣方I D識別將安裝一晶片之一 P C I卡的製 造商，而上述子系統ID包含製造商所給予之一 PCI卡ID數 字。上述裝置ID及賣方ID都是一 PCI介面晶片之特定資料 並由上述晶片之製造所設定。然而，因為有各種將安裝晶 片之P C I卡由不同的製造商所製造，所以對晶片製造商而 言是不可能未使用外部記憶體而能固定P C I卡之類別碼、 修正碼、子系統I D以及子系統賣方I D。插卡匯流排P C卡包 括具有與P C I卡之組態暫存器之結構本質上相同之組態暫 存器。 以下，P C I卡之類別碼、修正碼、子系統I D以及子系 統賣方I D將被當作P C I卡之初始資料。 於插卡匯流排P C卡系統中的卡片資訊結構（c a r d information structure ，C I S )資訊顯示關於插卡匯流排 P C卡之預定資料，而上述資料為固定資料因此無法在上述

10163pif.ptd 第9頁 575829 五、發明說明（3) 插卡匯流棑P C卡操作期間予以更動。 主中央處理器（c P U )讀取儲存於第1圖所示之暫存器其 中一個之資料以便讀取儲存於一插卡匯流排p c卡之c I s資 §fl。上述主C P U稍後分析上述資料並識別於上述暫存器中 上述C I S資訊所在的部份。其次，上述主c P U由上述暫存器 讀取上述C I S資訊並讓上述插卡匯流棑p c卡運作。然而， 假如上述C I S資訊並未位於預定位置時，將無法測定連接 到插卡匯流排的卡片種類並且無法讓卡片適當運作。因 此，必須將上述C I S資訊由原本儲存上述C I S資訊之原始位 置移至可減少存取上述C I S資訊所需時間之另一位置。 第2圖是用以初始化pc I卡或插卡匯流棑PC卡之習知半 導體裝置之方塊圖。參照第2圖，習知半導體裝置2 ο 〇為安 裝於一 P C I卡或一插卡匯流排P C卡之晶片2 0 0。晶片2 0 0包 括連接至一系統匯流排之C P U 2 1 0、記憶體控制器2 2 0以及 介面2 3 0。 於習知系統中，為了初始化一 P C I卡，在上述P C I卡之 重置操作完成之後CPU21 0利用記憶體控制器2 2 0由一外部 唯讀記憶體（r e a d ο η 1 y m e m 〇 r y，R Ο Μ ) 2 4 0讀取初始化資訊 INIFORM，並且儲存上述初始化資訊於介面230之一預定暫 存器，由此初始化介面2 3 0。上述初始化資訊被儲存於 ROM 2 4 0作為資料或程式。因為ROM24 0對於初始化上述PC I 卡是必需的，所以難以修改儲存在R 0 Μ 2 4 0中關於上述初始 化資訊之程式。 假如是插卡匯流排PC卡，類似上述PC I卡，在上述插

10163pif.ptd 第10頁 575829 五、發明說明（4) 卡匯流排P C卡之重置操作完成之後c P u 2 1 0利用記憶體控制 器2 2 0由R Ο Μ 2 4 0項取初始化貢訊’並且儲存上述初始化資 訊於介面230之一預定暫存器，由此初始化介面230。因為 R Ο Μ 2 4 0對於初始化上述插卡匯流排p c卡是必需的，類似上 述PC I卡，所以也難以修改儲存在ROM2 4 0中包括上述初始 化資訊之程式。此外，與上述PC I卡不同的是C I S資訊也必 須儲存於上述插卡匯流排P C卡。 ' 第3圖是用以初始化PC I卡或插卡匯流排pc卡之習知半· 導體裝置之方塊圖。參照第3圖，習知半導體裝置3 0 0為安 ’ 裝於一 P C I卡或一插卡匯流排P C卡之晶片3 0 0。晶片3 0 0包 括連接至一匯流排系統之記憶體控制器3 1 0以及介面3 2 0。 介面3 2 0包括串列電性可抹除且可程式唯讀記憶體 (EEPROM)介面330 ° 不像第2圖所示之半導體裝置200 ，第3圖所示之半導 體裝置3 0 0只使用一串列EEPROM3 4 0以取代第2圖所示之外 部R Ο Μ 2 4 0，而上述串列E E P R Ο Μ 3 4 0只儲存初始化介面3 2 0所 需之初始化資訊。換言之，在一 P C I卡或一插卡匯流排p c 卡之重置操作完成之後，於介面3 2 0中的串列EEPROM介面 330自動地讀取串列EEPROM340之初始化資訊INIF0RM並且 儲存上述初始化資訊於一預定暫存器，由此初始化介面 3 2 0。以此方式，C P U不需要位於一 P C I卡或一插卡匯流排 P C卡當中的晶片3 0 0之中，因為主系統之裝置驅動器由位 於晶片3 0 0外部例如S R A Μ之揮發性記憶體（圖中未顯示）經 由安裝在晶片3 0 0之匯流排系統下載用以操作上述P C I卡或 ·

10163pif.ptd 第11頁 575829 五、發明說明（5) 插卡匯流排PC卡之程式，由此操作上述PC !卡或插卡匯流 排PC卡。 假如利用一下載程式來操作上述PC !卡或插卡匯流排 PC卡’則上述PC I卡或插卡匯流排pc卡之初始化資訊被儲 存於串列EEPROM340並且在重置上述^丨卡或插卡匯流排pC 卡之後被介面320當中的串列EEPR〇M介面33〇自動地讀取。 於上述方法中，通常利用安裝於介面32〇之串列 E E P R Ο Μ介面3 3 0而非利用外接至一匯流排系統之一串列 EEPROM介面（圖中未顯示）來初始化上述pc][卡或插卡匯流 排PC卡。然而，於此方法中，需要一個作為外接至一匯流 排系統之串列E E P R Ο Μ介面（圖中未顯示）之電路，因此需要 增加介面3 2 0之面積。此外，需要一額外針位用以讓介面 3 2 0與串列E E P R Ο Μ 3 4 0接合，因而難以有效地運用串列 EEPROM340於除了儲存初始化資訊之外的用途。 發明内容 為克服上述限制’本發明之一目的為提供一種用以初 始化介面卡之初始化半導體裝置之方法且未增加電路面 積。 本發明之第二目的為提供一種用以初始化介面卡之半 導體裝置且未增加電路面積。 為達成如本發明之第一實施例所述之第一目的，在此 提供一種初始化一半導體裝置之方法，其中上述半導體裝 置儲存初始化資訊於一串列電性可抹除^可程式唯讀記憶 體（EEPROM)並且包括一直接記憶體存取（dma)、一串列

10163pi i\ptd 第12頁 575829

EEPROM 統之一 半導體 初始4匕 態中止 EEPROM 所讀取 體裝置 置之初 半導體 定為準 暫存哭八根據上述初始化資訊來連接到一匯流排系 穿罟=二面，上述方法包括下列步驟：（a)在上述 上、:、、.置狀態下設定一操作通道讓上述DMA自動 $ 2 π ^體裝置b )在上述半導體裝置之重置狀 依照設定於上述DMA之操作通道由上述串列 二貝、初始化貢訊；（c )藉由寫入從上述串列E E P R〇Μ 之仞始化資訊於上述暫存器介面而初始化上述半導 ，d)利用上述DMA產生一個用以指示上述半導體裝 2化已經元成之初始化完成信號；以及（㊀）在上述 叙置之初始化完成之後將上述暫存器介面及D M A設 備執行一般操作。 為達成如本發明之第二實施例所述之第一目的，在此 提供一種初始化一半導體裝置之方法，其中上述半導體裝 置儲存初始化資訊以及關於一插卡匯流排PC卡之卡片資訊 結構（C I S )資訊並且包括一 D Μ A、一串列E E P R 0 Μ介面、一暫 存器介面以及根據上述初始化資訊及C I S資訊來連接到/ 糸統匯流排之一 6己憶體控制為'’上述方法包括下列步驟· (a )在上述半導體裝置為重置狀恶下設定一操作通道讓上 述DMA自動初始化上述半導體裝置；（b)在上述半導體裝置 之重置狀態中止之後由上述串列E E P R 0 Μ讀取初始化資訊以 響應設定於上述DMA之操作通道；（c)藉由寫入從上述串列 E E P R 0 Μ所讀取之初始化資訊於上述暫存器介面而初始化上 _ 述半導體裝置；（d)由上述串列EEPROM讀取CIS資訊以響應 設定於上述DMA之操作通道，並寫入由上述串列EEPROM所 ，

l〇163pi f.ptd 第13頁 575829 五、發明說明（7) 讀取之C I S資訊於一外部記憶體；（e )產生一個用以指示上 述半導體裝置之初始化已經完成之初始化完成信號；以及 (f)在上述半導體裝置之初始化完成之後將上述介面及DM A 自動設定為準備執行一般操作。 為達成如本發明之第三實施例所述之第一目的，在此 提供一種初始化一半導體裝置之方法，其中上述半導體裝 置被安裝於一插卡匯流排P C卡上並儲存初始化資訊以及關 於上述插卡匯流排P C卡之C I S資訊於安裝在上述插卡匯流 排PC卡上的一串列EEPROM且包括一DMA 、一串列EEPROM介 面、一暫存器介面以及根據上述初始化資訊及C I S資訊來 連接到一系統匯流排之一記憶體控制器，上述方法包括： (a )在上述半導體裝置為重置狀態下設定一操作通道讓上 述DMA自動初始化上述半導體裝置；（b)在上述半導體裝置 之重置狀態中止之後由上述串列E E P R Ο Μ讀取初始化資訊以 響應設定於上述DMA之操作通道；（c )藉由寫入從上述串列 E E P R Ο Μ所讀取之初始化資訊於上述暫存器介面而初始化上 述半導體裝置；（d)依照設定於上述DMA之操作通道由上述 串列EEPROM讀取C I S資訊，並寫入由上述串列EEPROM所讀 取之C I S資訊於一安裝在上述插卡匯流排P C卡上的記憶 體；（e )產生一個用以指示上述半導體裝置之初始化已經 完成之初始化完成信號；以及（f )在上述半導體裝置之初 始化完成之後將上述介面及DMA自動設定為準備執行一般 操作。 為達成如本發明之第四實施例所述之第一目的，在此

10l63pif.ptd 第14頁 575829 五、發明說明（8) 提供一種初始化一半導體裝置之方法，其中上述半導體裝 置被安裝於一 P C I卡上並儲存初始化資訊以及其他資訊於 安裝在上述PCI卡上的一串列EEPROM且包括一 DMA、一串列 EEPROM介面、一暫存器介面以及根據上述初始化資訊及其 他資訊來連接到一系統匯流排之一記憶體控制器，上述方 法包括下列步驟：（a)在上述半導體裝置為重置狀態下設 定一操作通道讓上述DMA自動初始化上述半導體裝置；（b) 在上述半導體裝置之重置狀態中止之後由上述串列EEPROM 讀取初始化資訊以響應設定於上述DMA之操作通道；（c )藉 由寫入從上述串列E E P R 0 Μ所讀取之初始化資訊於上述暫存 器介面而初始化上述半導體裝置；（d)依照設定於上述DM A 之操作通道由上述串列EEPROM讀取其他資訊，並寫入由上 述串列EEPROM所讀取之其他資訊於一安裝在上述PCI卡上 的記憶體；（e )利用上述DM A產生一個用以指示上述半導體 裝置之初始化已經完成之初始化完成信號；以及（f )在上 述半導體裝置之初始化完成之後將上述介面及DMA自動設 定為準備執行一般操作。 為達成如本發明之第一實施例所述之第二目的，在此 提供一種半導體裝置，包括：一中央處理器（CPU)，上述 中央處理器被關閉以響應一初始化控制信號並且被開啟以 響應一初始化完成信號；一直接記憶體存取（DMA); —重 置控制器，上述重置控制器讓上述DMA執行一初始化操作 以響應一重置信號，並產生用以關閉上述CPU之上述初始 化控制信號，且被重置以響應上述初始化完成信號；一串

10163pif.ptd 第15頁 575829 五、發明說明（9) 列EEPROM介面，上述串列EEPROM介面為上述DMA所控制並 且接合一外部串列E E P R Ο Μ以從上述串列E E P R Ο Μ讀取初始化 資訊；以及一介面，上述介面為上述DMA所控制，並由上 述串列E E P R Ο Μ介面接收上述初始化資訊，且儲存上述初始 化資訊於一暫存器，其中上述DMA在上述半導體裝置為重 置狀態下利用上述初始化資訊執行一初始化操作以響應上 述初始化控制信號並且在上述半導體装置之重置狀態中止 之後產生上述初始化完成信號以執行一般操作。 為達成如本發明之第二實施例所述之第二目的，在此 提供一種半導體裝置，包括：一中央處理器（Cpu)，上述 中央處理器被關閉以響應一初始化控制信號並且被開啟以 響應一初始化完成信號；一直接記憶體存取（D M A ); 一重 置控制為’上述重置控制器讓上述DMA執行一初始化操作 以響應一重置仏號，並產生用以關閉上述Cpjj之上述初始 化控制信號，且被重置以響應上述初始化完成信號；一串 列EEPROM介面，上述串列EEPR0M介面為上述⑽/所1^控制並 ^接合一外部串列EEPROM以從上述串列EEPR〇M讀取初始化 資訊及其他資訊；一介面，上述介面為上述DMA所控制， 並由上述串列E E P R 0 Μ介面接收上述初始化資訊，且儲存上 述初始化資訊於一暫存器；以及一記憶體控制器，上述記 fe體控制為為上述DMA所控制，並由上述串列EEpR〇M讀取 除工初始化資訊之外的資訊，且儲存除了初始化資訊之外 的資Λ於一外部兄憶體，其中上述dma在上述半導體裝置 為重置狀態下利用上述初始化資訊及其他資訊執行一初始

第16頁 575829 五、發明說明（ίο) 化操作以響應上述初始化控制信號並且在上述半導體裝置 之重置狀態中止之後產生上述初始化完成信號以執行一般 操作。 如上所述’不像先前技藝之半導體裝置措由儲存初始 化資訊於R Ο Μ來初始化介面卡，如本發明所述之用以初始 化介面卡之半導體裝置以及其初始化方法並不使用ROM， 因此，可以降低製造成本，並且藉由下載操作介面卡之程 式而易於獲得錯誤修正與昇級上述半導體裝置。 不像先前技藝，於本發明中並不需要安裝專用串列 E E P R 0 Μ介面於暫存器介面，因此在初始化操作期間直接記 憶體存取（D Μ A )及暫存器介面所需之電路面積比先前技藝 的情況小。此外，半導體裝置只需要一個串列E E P R 0 Μ介 面，因此可以於半導體裝置中減少電路的面積並減少用於 安裝一串列EEPR0M介面之針位數目。 最後，因為可以利用一 C P U來儲存初始化資訊、卡片 資訊結構（CIS資訊）以及其他資訊於一串列EE PROM並且讀 取儲存於上述串列E E P R 0 Μ之資訊。因此，可以更有效地運 用上述串歹]EEPR0M 。 為讓本發明之上述目的和優點能更明顯易懂，下文特 舉其較佳實施例，並配合所附圖式作詳細說明如下： 實施方式 現在將參照所附圖式更完整地說明本發明之實施例。 不同圖式中的相同參考數字代表相同元件。 第4圖繪示一種用以初始化如本發明之第一實施例所

10163pi f.ptd 第17頁 575829 五、發明說明（ll) 述之半導體裝置之方法之流程圖。參照第4圖，方法4 〇 〇用 ^初始化一半導體裝置，其中上述半導體裝置儲存初始化 貢訊於一串列電性可抹除且可程式唯讀記憶體（E E p R 〇 M )並 且包括一直接記憶體存取（DMA)、一串列EEPR〇M介面以及 一個根據上述初始化資訊來連接到匯流排系統之介面，而 方法4 0 0包括：（步驟4 1 〇 )在上述半導體裝置為重置狀態時 利用上述DMA設定一操作通道以便自動初始化上述半導體 ' 裝置；（步驟4 2 0 )在上述半導體裝置之重置模式中止之後 · 依照設定於上述D Μ A之操作通道由上述串列E E p R 〇 M讀取初 ’ 始化資sfl ’ （步4 3 0 )错由將上述串列e e p R 〇 Μ所讀取之初 始化資訊記錄於上述介面之一預定暫存器而初始化上述半 導體裝置，（步驟440)利用上述DMA產生一個用以指示上 述半導體裝置之初始化已經完成之初始化完成信號；以及 (步驟450)在上述半導體裝置之初始化完成之後將上述介 面及D Μ A自動設定為準備執行一般操作。 第5圖是如本發明之第一實施例所述之半導體裝置之 方塊圖。參照第5圖，如本發明之第一實施例所述之半導 體裝置510包括中央處理器（0?1〇 5 2 0、1)^^ 5 4 0、重置控制 器530 、串列EEPROM介面550以及暫存器介面570 。 C P U 5 2 0被關閉以響應預定初始化控制信號I n I C並且被 開啟以響應預定初始化完成信號I N I D Ο N E。重置控制器5 3 0 讓DM A 5 4 0執行初始化操作以響應重置信號resET，並產生 用以關閉C P U 5 2 0之初始化控制信號I N I C，且被重置以響應 初始化完成信號I N I D Ο N E。 ，

10163pif.ptd 第18頁 575829 五、發明說明（12) 串列EEPROM介面550為DMA540所控制並且提供一個用 以接收儲存於串列E E P R Ο Μ 5 6 0之預定初始化資訊I N I F 0 R Μ之 介面。暫存器介面570為DMA540所控制，並由串列EEPROM 介面5 5 0接收初始化資訊I N I F 0 R Μ，且儲存初始化資訊 INIF0RM於一暫存器。DMA540在重置模式下利用初始化資 訊I Ν I F 0 R Μ執行初始化操作以響應初始化控制信號I Ν I C並 且產生初始化完成信號I Ν I D 0 Ν Ε以執行一般操作。 以下，如本發明所述之初始化半導體裝置之方法以及 用於如本發明所述之初始化之半導體裝置將參照第4圖及 第5圖予以更完整地說明。 PCI卡5 0 0或插卡匯流排PC卡5 0 0之半導體裝置510包括 當作匯流排系統控制者之DMA 5 4 0以及當作匯流排目標之串 列EEPROM介面550。一般而言，DMA540當作資料發送器， 用以從一週邊方塊讀取資料且將資料寫入一不同的週邊方 塊。因此，若於D Μ A 5 4 0產生一預定位址清單，則J) μ A 5 4 0由 串列EEPROM介面5 5 0讀取資料並傳送上述資料至暫存器介 面570。換言之，於重置模式（或於重置半導體裝置51〇之 狀態），以預定初始值設定DMA 5 4 0之暫存器並且當重置模 式完成時以上述初始值操作D Μ A 5 4 0。 在步驟410中，於半導體裝置510之重置模式，DMA54〇 設定一個用以初始化半導體裝置5丨〇之操作通道。 重置控制器5 3 0讓D Μ A 5 4 0執行初始化操作以響應重置 信號RESET並且產生用以關閉CPU5 2〇之初始化控制信號 I Ν I C。重置控制器5 3 0藉由初始化完成信號I ν I ο 0 Ν E來重

l〇!63pif-ptd 第19頁 575829 五、發明說明（13) 置，以下將予以更詳細說明。 於此例中，半導體裝置5 1 0包括安裝於週邊元件互連 (peripheral component interconnect ， PCI)卡500 或插 卡匯流排P C卡5 ◦ 0上的單晶片系統（S 0 C )。 D Μ A 5 4 0設定用以執行初始化操作之操作通道以響應初 始化控制信號I N I C。D Μ A 5 4 0之操作通道包括一個儲存用以 初始化介面5 7 0之初始化資訊I N I F OR Μ之來源位址、一個將 儲存初始化資訊I Ν I F 0 R Μ之目的地位址以及一個將儲存初 始化資訊I Ν I F 0 R Μ之大小之轉移計數器。這些位址被儲存 於DMA 5 4 0之一暫存器，而在完成半導體裝置51 0之重置模 式之後D Μ A 5 4 0根據上述操作通道的位址傳送初始化資訊 IN IF0RM。換言之，DMA 5 4 0利用初始化資訊INI FORM執行初 始化操作以響應在半導體裝置5 1 0之重置模式下的初始化 控制信號I Ν I C並且在完成半導體裝置5 1 0之重置模式之後 產生初始化完成信號INID0NE以執行一般操作。 於步驟4 2 0 ，在完成半導體裝置51 0之重置模式之後， 串列EEPR0M介面550讀取儲存於串列EEPROM560之初始化資 訊I Ν I FORM以響應設定於DMA 5 4 0之操作通道。在此，初始 化資訊I Ν I F 0 R Μ包括某些資訊，例如安裝半導體裝置5 1 〇之 卡片的生產者及類型。 於步驟4 3 0 ，藉由寫入從串列E E P R 〇 Μ 5 6 0所讀取之初始 化資訊I Ν I F 0 R Μ於介面5 7 0之一預定暫存器而初始化半導體 裝置510。若藉由重複執行寫入初始化資訊INIF〇RM於介面 5 7 0之一暫存器之程序而完成半導體裝置51〇之初始化，則

10163pi f.ptd 第20頁 575829 五、發明說明（14) 於步驟440中DMA540產生用以指示半導體裝置51〇之初始化 已經完成之初始化完成信號I N I DONE。 在完成半導體裝置510之初始化之後，於步驟450中自 動設定介面570及DMA540成為準備執行一般裝置操作。換 言之，啟動CPU 5 2 0以響應由DM A 5 4 0所產生之初始化完成信 號I N I D 0 N E並且開始操作。然後，一個主系統（圖中未顯 示）能夠識別P C I卡5 0 0或插卡匯流排p c卡5 0 0。 用以初始化介面卡之半導體裝置510或初始化上述半 導體裝置5 1 0之方法4 0 0提供一些超越習知裝置或方法之優 點，其中上述介面包括一個串列EEPROM介面。第一點， DMA540及介面570並不需要較大面積。因為半導體裝置510 僅需要一個串列E E P R 0 Μ介面5 5 0 ，所以可以減少半導體裝 置5 1 0的面積。 第二點，於先前技藝中，難以與其他相鄰電路共享串 列E E P R 0 Μ之針位，因此上述針位被單獨分配給串列 E E P R〇Μ。然而，於本發明中，可以使用串列E E P R 0 Μ 5 6 0而 不需要額外針位。 第三點，於習知系統中，無資料路徑供C P U 5 2 0由串列 EEPROM560讀取資料，因此使用串列EEPROM560於半導體裝 置5 1 0之初始化以外的其他用途是不可能的。然而，於本 發明中，因為串列EEPR0M介面550獨立於暫存器介面570而 存在，所以CPU520可以由串列EEPROM560讀取不同於初始 化資料之資料’因此可以比習知糸統更有效率地運用串列 EEPROM560 。

10163pi f.ptd 第21頁 575829 五、發明說明（15) 第6圖繪示一種用以初始化如本發明之第二實施例所 述之半導體裝置之方法之流程圖。參照第6圖，方法6 0 0用 以初始化一半導體裝置，其中上述半導體裝置儲存初始化 資訊及插卡匯流排P C卡上的卡片資訊結構（C I S )資訊於一 串列電性可抹除且可程式唯讀記憶體（E E P R Ο Μ )並且包括一 直接記憶體存取（DMA)、一串列EEPROM介面、一介面以及 一個根據上述初始化資訊及C I S資訊來連接到系統匯流排 之記憶體控制器，而方法6 0 0包括：（步驟6 1 0 )在上述半導 體裝置為重置狀態時利用上述DMA設定一操作通道以便自 動初始化上述半導體裝置；（步驟6 2 0 )在上述半導體裝置 之重置模式中止之後依照設定於上述DMA之操作通道由上 述串列E E P R Ο Μ讀取初始化資訊；（步驟6 3 0 )藉由將上述串 列E E P R Ο Μ所讀取之初始化資訊記錄於上述介面之一預定暫 存器而初始化上述半導體裝置；（步驟6 4 0及6 5 0 ) 依照設 定於上述DMA之操作通道由上述串列EEPROM讀取CIS資訊並 且測定上述C I S資訊的大小是否為0 ;(步驟6 6 0 )若上述C I S 資訊的大小不為0則寫入由上述串列EEPROM所讀取之CIS資 訊於一個外部記憶體；（步驟6 7 0 )若上述C I S資訊的大小為 0貝|J利用上述DMA產生用以指示上述半導體裝置之初始化已 經完成之初始化完成信號；以及（步驟6 8 0 )在上述半導體 裝置之初始化完成之後將上述介面及DMA自動設定為準備 執行一般操作。 第7圖是如本發明之第二實施例所述之半導體裝置之 方塊圖。參照第7圖，如本發明之第二實施例所述之半導

10163pi f.ptd 第22頁 575829 五、發明說明（16) 體裝置7 1 0包括中央處理器（C P U ) 7 2 0、直接記憶體存取 (DMA)740 、重置控制器730 、串列EEPROM介面750 、暫存哭 介面7 7 0以及記憶體控制器7 8 0。 ^ C P ϋ 7 2 0被關閉以響應預定初始化控制信號I N I C並且被 開啟以響應預定初始化完成信號INID0NE。重置控制器730 讓DM A 7 4 0執行初始化操作以響應重置信號RESET，並產生 用以關閉C P U 7 2 0之初始化控制信號I N I C，且被重置以響應 初始化完成信號I N I D Ο N E。 串列E E P R Ο Μ介面7 5 0為D Μ A 7 4 0所控制並與串列 EEPROM 7 6 0 接合以讀取預定初始化資訊I^ΠFORM及其他資訊 EXIFORM。暫存器介面770為DMA740所控制，並由串列 E E P R Ο Μ介面7 5 0接收初始化資訊I N I F 0 R Μ，且儲存初始化資 訊INI FORM於一内部暫存器。記憶體控制器7 8 0為DMA 74 0所 控制，並由串列EEPROM 7 6 0讀取其他資訊EXIFORM，且儲存 其他資訊EXIFORM於外部記憶體7 9 0。DMA 7 4 0在半導體裝置 71 0之重置模式下利用初始化資訊in IF0RM及其他資訊 E X I F 0 R Μ執行初始化操作以響應初始化控制信號丨N丨c並且 在半導體裝置7 1 0之重置狀態中止之後產生初始化完成信 號I N I D 0 N E以初始化一般操作。 以下，如本發明之第二實施例所述之初始化半導體裝 置之方法6 0 0以及用於如本發明之第二實施例所述之半導 體裝置7 1 0將參照第6圖及第7圖予以更完整地說明。第6圖 所示之初始化半導體裝置之方法6 〇 〇本質上類似於第4圖所 示之初始化半導體裝置之方法4 〇 〇，因此以下將只有說明

10163pi f.ptd 第23頁 575829 五、發明說明（17) 兩種方法600與400不同之處。換言之，初始化半導體裝置 7 1 0之步驟6 1 0及6 3 0之說明在此將不予以重複。半導體裝 置710之初始化是經由DMA740之複數個通道之第一通道來 執行。 第6圖所示之初始化半導體裝置之方法6 0 0可應用於 P C I卡及插卡匯流排P C卡兩者。 半導體裝置710可安裝於PCI卡700或插卡匯流排PC卡 7 0 0且為一單晶片系統，並可藉由外部輸入針位設定使用 於PC I卡7 0 0或者插卡匯流排PC卡7 0 0。 因為主系統以相對低速存取串列EEPROM 7 6 0 ，所以可 儲存CIS資訊於位在半導體裝置710外部之記憶體7 9 0。然 後，主系統能夠以高速存取記憶體7 9 0以讀取儲存於記憶 體790之CIS資訊。一般而言，有複數個通道存在於系 統740 ，因此可讓一個通道單獨用於半導體裝置了 1〇之初始 化而其他通道則用於轉移C I S資訊至記憶體7 9 0。在此，記 憶體7 9 0是非揮發性記憶體，例如SRAM。此外，尚未決定 C I S資訊將儲存於記憶體7 9 0的那一部分。因為c丨s資訊的 大小可能根據插卡匯流排PC卡的類型而不同並且由此無法 以一預定值來設定C I S資訊的大小，所以可能使用一種初 始化DMA740之一通道並且利用DMA740之另一通道之方法。 特別地’ D Μ A 7 4 0包括複數個用以執行初始化操作之操作通 道。在上述複數個操作通道之中，第一通道包括儲存用以 初始化介面7 7 0之初始化資訊IN I FORM之來源位址、將重新 寫入初始化資訊I N I F 0 R Μ之目的地位址以及儲存初始化資

10163pi f.ptd

第24頁 575829 五、發明說明（18) 訊I N I F 0 R Μ的大小之轉移計數器。 第二通道包括儲存C I S資訊之來源位址、用以初始化 一預定第三通道之目的地位址值之目的地位址以及用以初 始化上述第三通道之轉移計數器值之轉移計數器。 第三通道包括儲存C I S資訊之來源位址、將重新寫入 C I S資訊之目的地位址以及儲存C I S資訊的大小之轉移計數 器。 第一至第三通道之所有位址除了第三通道之目的地位 址及轉移計數器之外都如D Μ A 7 4 0之重置值般地操作。上述 三個通道之任一個都由串列E E P R Ο Μ 7 6 0讀取資料，因此上 述三個通道之任一個之來源位址對應於串列E E P R Ο Μ介面 750。第一通道之目的地位址為介面770之一預定暫存器之 位址，而第二通道之目的地位址為DMA740之第三通道之一 預定暫存器之位址。第一及第二通道之轉移計數器可根據 初始化資訊I Ν I F 0 R Μ及目的地位址之大小及第三通道之轉 移計數器而事先設定。 D Μ A 7 4 0之操作現在將予以說明。於步驟6 4 0，利用 DMA740之第二通道藉由從串歹UEEPROM760讀取將儲存CIS資 訊之目的地位址以及儲存C I S資訊的大小之轉移計數器而 初始化第三通道。其次於步驟6 5 0，DMA 7 4 0測定CIS資訊的 大小是否為0。若C I S資訊的大小不為0，則於步驟6 6 0利用 DMA740之第三通道經串列EEPROM介面750由串列EEPROM760 讀取C I S資訊並且利用記憶體控制器7 8 0將其儲存於記憶體 7 9 0。換言之，在D Μ A 7 4 0控制下記憶體控制器7 8 0由串列

10163pi f.ptd 第25頁 575829 五、發明說明（19) £ EPROM介面讀取CIS資訊並且儲存上述CIS資訊於記憶體 7 9 0 ，其中藉由控制外部針位而設定半導體裝置7 1 〇為安裝 於插卡匯流排P C卡7 0 0。 若C I S資訊的大小為0 ，則DM A 7 40產生用以指示半導體 裝置7 1 0之初始化已經完成之初始化完成信號I N I D 0 N E。否 則於步驟6 7 0，當C I S資訊完全儲存於記憶體7 9 0時D Μ A 7 4 0 將產生初始化完成信號I N I D 0 N E。 在半導體裝置710之初始化完成之後，於步驟680將自 動設定介面770及DMA740成為準備執行一般操作。換言 之，CPU 7 2 0被啟動以響應由DMA 7 4 0所產生之初始化完成信 號I N I D 0 N E並且開始操作使得主系統（圖中未顯示）可識別 PCI卡7 0 0或插卡匯流排PC卡7 0 0。 於第6圖所示之初始化半導體裝置之方法6 〇 〇中，假如 CIS資訊的大小為〇則安裝半導體裝置710之卡片對應於PCI 卡。否則，假如C I S資訊的大小不為0則安裝半導體裝置 7 1 0之卡片對應於插卡匯流排p c卡。因此，假如安裝半導 體裝置7 1 0之卡片為p C I卡，則可省略步驟6 4 0至步驟6 6 0。 假如第7圖所示之半導體裝置710安裝於PCI卡，則可藉由 儲存資訊E X I F 0 R Μ而非初始化資訊I N I F 0 R Μ於串列 EEPROM760取代儲存CIS資訊於串列EEPROM760而利用第6圖 所示未省略步驟6 4 0至步驟6 6 0之初始化半導體裝置之方法 600來初始化半導體裝置710。 弟8圖繪示一種用以初始化如本發明之第三實施例所 述之半導體裝置之方法之流程圖。參照第8圖，方法8 0 0用

10163pi f.ptd 第26頁 575829 五、發明說明（20) 以初始化一半導體裝置，其中上述安壯户 上的半導體裝置儲存預定初始化資=^卡 的CIS資訊於安裝在插卡匯流排PC卡上的一串列ΕΕ^〇Μ^，ΐ 並且包括一DMA、一串列EE PROM介面、一暫存器介面以及 一個根據上述初始化資訊及C I S資訊來連接到系統匯流排 之記憶體控制器，而方法8 0 0包括··（步驟8 1 〇 )在上述半導 體裝置為重置狀態時利用上述DMA設定一操作通道以便自 動初始化上述半導體裝置。初始化半導體裝置之方法8 0 0 除了只能夠應用上述初始化半導體裝置之方法8 〇 0於安裝 在插卡匯流排PC卡上的半導體之外與初始化半導體裝置之 方法6 0 0相同。因此，上述初始化半導體裝置之方法8 0 0並 不包括測定C I S資訊是否存在之步驟，上述步驟對應於初 始化半導體裝置之方法6 0 0之步驟6 5 0 ° 於步驟820，在上述半導體裝置之重置狀態中止之後 依照設定於上述D Μ A之操作通道由上述串列E E p R 0 M介面讀 取儲存於上述串列E E P R 0 M之初始化資訊。於步驟8 2 0，使 用上述DMA之複數個操作通道當中的第一通道由上述串列 EEPR0M讀取初始化資訊。於步驟830，藉由寫入由上述串 列E E P R 0 Μ所讀取之初始化資訊於上述介面之一預定暫存器 而初始化上述半導體裝置。於步驟840依照設定於上述DM A 之操作通道由上述串列E EPROM讀取CIS資訊’並且於步驟 8 5 0寫入上述C I S資訊於安裝在插卡匯流排PC卡上的一記憶 體。特別地，於步驟8 4 0利用第二通道由上述串列E E P R 0 M 讀取將儲存C I S資訊之目的地位址以及儲存上述C 1 S資訊的

10163pif.ptd 第27頁 575829 五、發明說明（21) 大小之轉移計數器，由此初始化第三通道。於步驟8 5 0， 利用上述DMA之第三通道經上述串列EEPROM介面由串列 E E P R Ο Μ讀取C I S資訊並且利用上述記憶體控制器儲存上述 C I S資訊於記憶體。其次於步驟8 6 0，上述D Μ Α產生用以指 示上述半導體裝置之初始化已經完成之初始化完成信號。 於步驟870，在上述半導體裝置之初始化完成之後，將上 述介面及D Μ A自動設定為準備執行一般操作。 第9圖繪示一種用以初始化如本發明之第四實施例所 述之半導體裝置之方法之流程圖。參照第9圖，方法9 〇 〇用 以初始化一半導體裝置，其中上述安裝在PCI卡上的半導 體裝置儲存初始化資訊及其他資訊於安裝在P C I卡上的一 串列EEPROM ，並且包括一DMA、一串列EEPROM介面、一暫 存器介面以及一個根據上述初始化資訊及其他資訊來連接 到系統匯流排之記憶體控制器，而方法9 0 0包括：於步驟 9 1 0，利用上述D Μ A設定一操作通道以自動初始化上述半導 體裝置。 初始化半導體裝置之方法9 0 0除了只能夠應用上述初 始化半導體裝置之方法900於安裝在PCI卡上的半導體之外 與初始化半導體裝置之方法600相同。因此，如上所述並 參照第7圖，儲存用以初始化半導體裝置7 1 0之介面7 7 0之 資訊EXIFORM而非初始化資訊INIFORM於串列EEPROM760取 代儲存CIS資訊於串列EEPROM760，並利用DMA740之第二及 第三通道由上述串列EEPROM讀取資訊EXIFORM，且儲存資 訊EXIFORM於記憶體7 9 0 °

10163pif.ptd 第28頁 575829 五、發明說明（22) 於步驟9 2 0 ，在上述半導體裝置之重置狀態中止之後 依照設定於上述DMA之操作通道由上述串列EEPROM介面讀 取儲存於上述串列E E P R 0 Μ之初始化資訊。於步驟9 2 0，使 用上述DMA之複數個操作通道當中的第一通道由上述串列 E E P R 0 Μ讀取初始化資訊。於步驟9 3 0 ，藉由寫入由上述串 列E E P R 0 Μ所讀取之初始化資訊於上述介面之一暫存器而初 始化上述半導體裝置。於步驟9 4 0及9 5 0依照設定於上述 D Μ Α之操作通道由上述串列E E P R 0 Μ讀取除了初始化資訊以 外的資訊，並且寫入上述資訊於安裝在P C I卡上的一記憶 體。特別地，於步驟9 4 0利用上述DMA之第二通道由上述串 列E E P R 0 Μ讀取將儲存除了初始化資訊以外的資訊之目的地 位址以及儲存上述除了初始化資訊以外的資訊的大小之轉 移計數器，由此初始化第三通道。於步驟9 5 0，依照上述 DMA之第三通道經上述串歹1JEEPR0M介面由串歹]EEPR0M讀取 除了初始化資訊以外的資訊並且利用上述記憶體控制器儲 存上述資訊於上述記憶體。於步驟9 6 0，上述DMA產生用以 指示上述半導體裝置之初始化已經完成之初始化完成信 號。於步驟9 7 0，將上述介面及DMA自動設定為準備執行一 般操作。 發明的效果 如上所述，不像習知半導體裝置藉由儲存初始化資訊 於R 0 Μ來初始化介面卡，如本發明所述之用以初始化介面 卡之半導體裝置以及其初始化方法並不需要ROM，因此可

10163pi f.ptd 第29頁 575829 五、發明說明（23) 以降低製造成本。此外，因為本發明可下載操作卡片之程 式，所以易於下載錯誤修正與昇級上述半導體裝置。 對照於上述習知裝置，本發明包括為一 D Μ A所控制之單一 EEPROM介面因而不需要較大面積。如本發明所述之半導體 裝置只需要單一串列EEPROM介面，因此可以減少電路的面 積及用於串列E E P R Ο Μ之針位數目。 此外，於本發明中，可以儲存不僅是初始化資訊也包 含C I S資訊及其他資訊於一串列EEPROM並且可由上述串列 E E P R 0 Μ讀取除了初始化資訊以外的資訊。因此，可以更有 效地運用上述串列E E P R 0 Μ。 惟本發明之範疇並未侷限於上述較佳實施例，而任何 熟知此項技藝之人士均可在不違背本發明之精神的情況下 對其進行各種形式的修改，因此本發明之權利保護範圍應 如後述之申請專利範圍所列。

10163pi f.ptd 第30頁 575829 圖式簡單說明 第1圖繪示P C I卡之組態暫存器結構之暫存器圖； 第2圖是用以初始化PCI卡或插卡匯流排PC卡之第一習 知半導體裝置之方塊圖； 第3圖是用以初始化PCI卡或插卡匯流排PC卡之第二習 知半導體裝置之方塊圖； 第4圖繪示一種用以初始化如本發明之第一實施例所 述之半導體裝置之方法之流程圖； 第5圖是如本發明之第一實施例所述之半導體裝置之 方塊圖； 第6圖繪示一種用以初始化如本發明之第二實施例所 述之半導體裝置之方法之流程圖； 第7圖是如本發明之第二實施例所述之半導體裝置之 方塊圖； 第8圖繪示一種用以初始化如本發明之第三實施例所 述之半導體裝置之方法之流程圖；以及 第9圖繪示一種用以初始化如本發明之第四實施例所 述之半導體裝置之方法之流程圖。 圖式之標記說明： 2 0 0晶片（習知半導體裝置） 2 1 0中央處理器（C P U ) 2 2 0記憶體控制器 2 3 0介面 2 4 0唯讀記憶體（ROM) 3 0 0晶片（習知半導體裝置）

10163pi f.ptd 第31頁 575829 圖式簡單說明 3 1 0記憶體控制器 3 2 0介面 3 3 0串列電性可抹除且可程式唯讀記憶體（££?1?〇篮）介面 3 4 0串列電性可抹除且可程式唯讀記憶體（EEpR〇M) 5 0 0 P C I卡/插卡匯流排p c卡 5 1 〇半導體裝置 520中央處理器（cpu) 5 3 0重置控制器 5 4 0直接記憶體存取（D M a ) 5 5 0串列電性可抹除且可程式唯讀記憶體（EEpR〇M)介面 5 6 0串列電性可抹除且可程式唯讀記憶體（E E p R 〇 M ) 5 7 0暫存器介面 7 0 0 P C I卡/插卡匯流排p c卡 7 1 0半導體裝置 720中央處理器（CPU) 7 3 0重置控制器 7 4 0直接記憶體存取（D M a ) 7 5 0串列電性可抹除且可程式唯讀記憶體（E E p R 〇 M )介面 7 6 0串列電性可抹除且可程式唯讀記憶體（E E p R 〇 M ) 7 7 0暫存器介面 7 8 0記憶體控制器 7 9 0記憶體

10163pif .ptd 第32頁

Claims (1)

1. 575829 六、申請專利範圍 1 . 一種初始化一半導體裝置之方法，其中該半導體裝置 儲存初始化資訊於一串列電性可抹除且可程式唯讀記憶體 (E E P R Ο Μ )並且包括一直接記憶體存取（D Μ A )、一串列 E： P R〇Μ介面以及根據該初始化資訊來連接到一系統匯流排 之一暫存器介面，該方法包括： (a )在該半導體裝置為一重置狀態下設定一操作通道讓 該D Μ A自動初始化該半導體裝置； (b )在該半導體裝置之該重置狀態中止之後由該串列 E E P R Ο Μ讀取該初始化資訊以響應設定於該D Μ A之該操作通 道； (c )藉由寫入從該串列E E P R Ο Μ所讀取之該初始化資訊於 該暫存器介面而初始化該半導體裝置； (d )產生一個用以指示該半導體裝置之初始化已經完成 之初始化完成信號；以及 (e )依照該半導體裝置之初始化來設定該暫存器介面及 該D Μ A為一般操作狀態。 2 .如申請專利範圍第1項所述之方法，其中該半導體裝 置包括安裝於一週邊元件互連（PCI)卡或一插卡匯流排PC 卡上的一單晶片系統。 3 .如申請專利範圍第1項所述之方法，其中該初始化資 訊包括關於安裝該半導體裝置之一卡片的生產者及類型之 資訊。 4 .如申請專利範圍第1項所述之方法，其中該D Μ A之該操 作通道包括儲存該初始化資訊之一來源位址、將寫入該初

   10163pif.ptd 第33頁 575829 六、申請專利範圍 始化資訊之一目的地位址以及指示所儲存之該初始化資訊 的大小之一轉移計數器。 5 . —種初始化一半導體裝置之方法，其中該半導體裝置 儲存初始化資訊以及關於一插卡匯流排P C卡之卡片資訊結 構（C I S )資訊並且包括一直接記憶體存取（D Μ A )、一串列電 性可抹除且可程式唯讀記憶體（E E P R Ο Μ )介面、一暫存器介 面以及根據該初始化資訊及該C I S資訊來連接到一系統匯 流排之一記憶體控制器，該方法包括： (a )在該半導體裝置為一重置狀態下設定一操作通道讓 該DMA自動初始化該半導體裝置； (b )在該半導體裝置之該重置狀態中止之後由該串列 E E P R Ο Μ讀取該初始化資訊以響應設定於該D Μ A之該操作通 道； (c )藉由寫入從該串列EE PROM所讀取之該初始化資訊於 該暫存器介面而初始化該半導體裝置； (d )由該串列E E P R 0 Μ讀取該C I S資訊以響應設定於該D Μ A 之該操作通道，並寫入由該串歹EPROM所讀取之該C I S資 訊於一外部記憶體； (e )產生一個用以指示該半導體裝置之初始化已經完成 之初始化完成信號；以及 (f )依照該半導體裝置之初始化來設定該暫存器介面及 該D Μ A為一般操作狀態。 6 ·如申請專利範圍第5項所述之方法，其中該D Μ A包括複 數個用以自動初始化該半導體裝置之操作通道，該些操作

   10163pif.ptd 第34頁 575829 六、申請專利範圍 通道包括： 一第一操作通道，包括儲存該初始化資訊之一來源位 址、將寫入該初始化資訊之一目的地位址以及一轉移計數 gs · 一第二操作通道，包括儲存該C I S資訊之一來源位址以 及用以初始化一第三操作通道之一目的地位址值及一轉移 計數器值之一目的地位址及一轉移計數器；以及 一第三操作通道，包括儲存該C I S資訊之一來源位址、 將寫入該C I S資訊之一目的地位址以及一轉移計數器。 7 .如申請專利範圍第6項所述之方法，其中該步驟（d )包 括： (d 1 )利用該D Μ A之該第二通道藉由從該串列E E P R Ο Μ讀取 將儲存該C I S資訊之一目的地位址以及包含所儲存之該C I S 資訊的數量之一轉移計數器而初始化該第三通道； (d 2 )利用該D Μ Α測定該C I S資訊的大小是否為0 ，若該C I S 資訊的大小為0 ，則執行該步驟（e );以及 (d 3 )若該C I S資訊的大小不為0 ，則利用該D Μ A之該第三 通道經該串列E E P R Ο Μ介面由該串列E E P R Ο Μ讀取該C I S資訊 並且儲存由該串列E E P R Ο Μ所讀取之該C I S資訊於該記憶 體。 8 .如申請專利範圍第5項所述之方法，其中該初始化資 訊包括關於安裝該半導體裝置之一卡片的生產者及類型之 資訊。 9 .如申請專利範圍第5項所述之方法，其中該半導體裝

   10163pif.ptd 第35頁 575829 a、申請專利範圍 置包括一單晶片系統，該單晶片系統可藉由外部輸入針位 設定使用於一PCI卡或一插卡匯流棑PC卡。 1 〇 ·如申請專利範圍第5項所述之方法，其中該記憶體包 括一非揮發性記憶體。 丄1· 一種初始化一半導體裝置之方法，其中該半導體裝 置安裝於一插卡匯流排PC卡上，並儲存初始化資訊以及關 於該插卡匯流排p C卡之c I s資訊於安裝在該插卡匯流排p c 卡上的一串列電性可抹除且可程式唯讀記憶體（E E P R Ο Μ )， 且包括一直接記憶體存取（D Μ A )、一串列E E P R Ο Μ介面、一 暫存器介面以及根據該初始化資訊及該C I S資訊來連接到 一系統匯流排之一記憶體控制器，該方法包括： (a )在該半導體裝置為一重置狀態下設定一操作通道讓 該DMA自動初始化該半導體裝置； (b )在該半導體裝置之該重置狀態中止之後由該串列 E EPROM讀取該初始化資訊以響應設定於該DMA之該操作通 道； (c) 藉由寫入從該串列eepr〇m所讀取之該初始化資訊於 該暫存器介面而初始化該半導體裝置； (d) 由該串列eepr〇m讀取該CIS資訊以響應設定於該DMA 之該操作通道，並寫入由該串列EEPR0M所讀取之該CIS資 訊於安裝在該插卡匯流排PC卡上的一記憶體； (e )產生一個用以指示該半導體裝置之初始化已經完成 之初始化完成信號；以及 (f )依照該半導體裝置之初始化來設定該暫存器介面及

   K)163pif.ptd 第36頁 575829 六、申請專利範圍 該D Μ A為準備執行一般操作之狀態。 1 2 .如申請專利範圍第1 1項所述之方法，其中該D Μ A包括 複數個用以自動初始化該半導體裝置之操作通道，該些操 作通道包括： 一第一操作通道，包括儲存該初始化資訊之一來源位 址、將寫入該初始化資訊之一目的地位址以及一轉移計數 器； 一第二操作通道，包括儲存該C I S資訊之一來源位址以 及用以初始化一第三操作通道之一目的地位址值及一轉移 計數器值之一目的地位址及一轉移計數器；以及 一第三操作通道，包括儲存該C I S資訊之一來源位址、 將寫入該C I S資訊之一目的地位址以及一轉移計數器。 1 3 .如申請專利範圍第1 2項所述之方法，其中該步驟（d ) 包括： (dl )利用該DMA之該第二通道藉由從該串列EE PROM讀取 將儲存該C I S資訊之一目的地位址以及儲存該C I S資訊的大 小之一轉移計數器而初始化該第三通道；以及 (d 2 )利用該D Μ A之該第三通道經該串列E E P R 0 Μ介面由該 串列E E P R 0 Μ讀取該C I S資訊並且儲存由該串列E E P R 0 Μ所讀 取之該C I S資訊於該記憶體。 1 4 .如申請專利範圍第1 1項所述之方法，其中該初始化 資訊包括關於安裝該半導體裝置之一卡片的生產者及類型 之資訊。 1 5 .如申請專利範圍第1 1項所述之方法，其中該記憶體

   l〇163pif.ptd 第37頁 575829 六、申請專利範圍 包括一非揮發性記憶體。 1 6 . —種初始化一半導體裝置之方法，其中該半導體裝 置安裝於一 P C I卡上，並儲存初始化資訊以及其他資訊於 安裝在該P C I卡上的一串列電性可抹除且可程式唯讀記憶 體（EEPROM)，且包括一直接記憶體存取（DMA)、一串列 E E P R Ο Μ介面、一暫存器介面以及根據該初始化資訊及其他 資訊來連接到一系統匯流排之一記憶體控制器，該方法包 括下列步驟： (a )在該半導體裝置為一重置狀態下設定一操作通道讓 該D Μ A自動初始化該半導體裝置； (b )在該半導體裝置之該重置狀態中止之後由該串列 E E P R Ο Μ讀取該初始化資訊以響應設定於該D Μ A之該操作通 道； (c )藉由寫入從該串列E E P R Ο Μ所讀取之該初始化資訊於 該暫存器介面而初始化該半導體裝置； (d )由該串列E E P R Ο Μ讀取其他資訊以響應設定於該D Μ Α之 該操作通道，並寫入由該串列EEPROM所讀取之其他資訊於 安裝在該P C I卡上的一記憶體； (e )利用該D Μ A產生一個用以指示該半導體裝置之初始化 已經完成之初始化完成信號；以及 (f )依照該半導體裝置之初始化來設定該暫存器介面及 該D Μ A為一般操作狀態。 1 7.如申請專利範圍第1 6項所述之方法，其中該DMA包括 複數個用以自動初始化該半導體裝置之操作通道，該些操

   10163pi f.ptd 第38頁 575829 六、申請專利範圍 作通道包括： 一第一操作通道，包括儲存該初始化資訊之一來源位 址、將寫入該初始化資訊之一目的地位址以及一轉移計數 為， 一第二操作通道，包括儲存其他資訊之一來源位址以及 用以初始化一第三操作通道之一目的地位址值及一轉移計 數器值之一目的地位址及一轉移計數器；以及 一第三操作通道，包括儲存其他資訊之一來源位址、將 寫入其他資訊之一目的地位址以及一轉移計數器。 1 8 .如申請專利範圍第1 7項所述之方法，其中該步驟（d ) 包括： (d 1 )利用該D Μ A之該第二通道藉由從該串列E E P R Ο Μ讀取 將儲存其他資訊之一目的地位址以及儲存其他資訊的大小 之一轉移計數器而初始化該第三通道；以及 (d 2 )利用該D Μ Α之該第三通道經該串列E E P R Ο Μ介面由該 串列E E P R Ο Μ讀取其他資訊並且儲存由該串列E E P R Ο Μ所讀取 之其他資訊於該記憶體。 1 9 .如申請專利範圍第1 6項所述之方法，其中該初始化 資訊包括關於安裝該半導體裝置之一卡片的生產者及類型 之資訊。 2 0 .如申請專利範圍第1 6項所述之方法，其中該記憶體 包括一非揮發性記憶體。 2 1 . —種半導體裝置，包括： 一中央處理器（C P U )，該中央處理器被關閉以響應一初

   10163pif.ptd 第39頁 575829 六、申請專利範圍 始化控制信號並且被開啟以響應一初始化完成信號； 一直接記憶體存取（DMA); 一重置控制器，該重置控制器讓該D Μ A執行一初始化操 作以響應一重置信號，並產生用以關閉該C P U之該初始化 控制信號，且被重置以響應該初始化完成信號； 一串列電性可抹除且可程式唯讀記憶體（E E P R Ο Μ )介面， 該串列E E P R〇Μ介面為該D Μ Α所控制並且接合一夕卜部串歹ij E E P R Ο Μ以從該串列E E P R Ο Μ讀取初始化資訊；以及 一暫存器介面，該暫存器介面為該D Μ Α所控制，並由該 串列E E P R Ο Μ介面接收該初始化資訊，且儲存該初始化資訊 '於一暫存器， 其中該D Μ Α在該半導體裝置為一重置狀態下利用該初始 化資訊執行一初始化操作以響應該初始化控制信號並且在 該半導體裝置之該重置狀態中止之後產生該初始化完成信 號以執行一般操作。 2 2 .如申請專利範圍第2 1項所述之半導體裝置，其中該 半導體裝置為一個安裝於一 P C I卡或一插卡匯流排P C卡上 之單晶片系統。 2 3 .如申請專利範圍第2 1項所述之半導體裝置，其中該 初始化資訊包括關於安裝該半導體裝置之一卡片的生產者 及類型之資訊。 2 4 .如申請專利範圍第2 1項所述之半導體裝置，其中該 D Μ A包括儲存該初始化資訊之一來源位址、將寫入該初始 化資訊之一目的地位址以及一轉移計數器。

   10163pi f.ptd 第40頁 575829 六、申請專利範圍 2 5 . —種半導體裝置，包括： 一中央處理器（C P U )，該中央處理器被關閉以響應一初 始化控制信號並且被開啟以響應一初始化完成信號； 一直接記憶體存取（DMA); 一重置控制器，該重置控制器讓該DMA執行一初始化操 作以響應一重置信號，並產生用以關閉該C P U之該初始化 控制信號，且被重置以響應該初始化完成信號； 一串列電性可抹除且可程式唯讀記憶體（E E P R Ο Μ )介面， 該串列E E P R Ο Μ介面為該D Μ Α所控制並且接合一外部串列 £ £ P R〇Μ以從該串歹E： E P R Ο Μ讀取初始化資訊及其他資訊； 一暫存器介面，該暫存器介面為該D Μ Α所控制，並由該 串列E E P R Ο Μ介面接收該初始化資訊，且儲存該初始化資訊 於一暫存器；以及 一記憶體控制器，該記憶體控制器為該D Μ Α所控制，並 由該串列E E P R 0 M f買取其他貧訊’且儲存其他貧訊於一外部 記憶體， 其中該D Μ A在該半導體裝置為一重置狀態下利用該初始 化資訊及其他資訊執行一初始化操作以響應該初始化控制 信號並且在該半導體裝置之該重置狀態中止之後產生該初 始化完成信號以執行一般操作。 2 6 .如申請專利範圍第2 5項所述之半導體裝置，其中該 半導體裝置包括一單晶片系統，該單晶片系統可利用外部 輸入針位來設定使用於一 P C I卡或一插卡匯流排P C卡。 2 7 .如申請專利範圍第2 5項所述之半導體裝置，其中該

   10163pi f.ptd 第41頁 575829 六、申請專利範圍 初始化資訊包括關於安裝該半導體裝置之一卡片的生產者 及類型之資訊。 2 8 .如申請專利範圍第2 5項所述之半導體裝置，其中該 D Μ A包括複數個用以自動初始化該半導體裝置之操作通 道，該些操作通道包括： 一第一操作通道，包括儲存該初始化資訊之一來源位 址、將寫入該初始化資訊之一目的地位址以及一轉移計數 · αα ^ 一第二操作通道，包括儲存其他資訊之一來源位址以及 用以初始化一第三操作通道之一目的地位址值及一轉移計 數器值之一目的地位址及一轉移計數器；以及 一第三操作通道，包括儲存其他資訊之一來源位址、將 寫入其他資訊之一目的地位址以及一轉移計數器。 2 9 .如申請專利範圍第2 8項所述之半導體裝置，其中該 DMA利用該第二通道藉由從該串列EE PROM讀取將儲存其他 資訊之一目的地位址以及儲存其他資訊的數量之一轉移計 數器而初始化該第三通道，並利用該第三通道經該串列 E E P R 0 Μ介面由該串列E E P R 0 Μ讀取其他資訊，且利用該記憶 體控制器儲存由該串列E E P R 0 Μ所讀取之其他資訊於該記憶 體。 3 0 .如申請專利範圍第2 5項所述之半導體裝置，其中若 該半導體裝置安裝於一插卡匯流排PC卡上，則其他資訊對 應於該插卡匯流排P C卡上的卡片資訊結構（C I S )資訊。 3 1 .如申請專利範圍第2 5項所述之半導體裝置，其中該

   10163pif.ptd 第42頁 575829 六、申請專利範圍 記憶體包括一非揮發性記憶體。 画圓_11 10163pif.ptd 第43頁