CN216387814U - 变频驱动器机型识别电路 - Google Patents

Abstract

本实用新型公开一种变频驱动器机型识别电路，该电路包括存储芯片,存储芯片包括时钟输入模块和输入输出模块；存储芯片用于存储变频驱动器的机型信息；时钟输入模块用于接收控制板发送的同步时钟信号时，允许控制板写入和/或读取机型信息；输入输出模块用于通过控制板将机型信息对应的机型数据信号写入存储芯片和/或机型信息对应的机型数据信号传输至控制板以使控制板根据机型数据信号确定所述变频驱动器的机型信息。通过将机型信息存储至存储芯片，接收控制板发送的同步时钟信号时，输入输出模块将机型数据信号传输至控制板完成机型识别，解决了现有技术中通过人工设置变频驱动器的机型信息易发生错误的技术问题，能够保证机器正常工作。

Description

变频驱动器机型识别电路

技术领域

本实用新型涉及机型识别技术领域，尤其涉及一种变频驱动器机型识别电路。

背景技术

目前，随着国家对节能减排的要求，工业领域越来越多的电机采用变频驱动器来达到节能降耗的目的。变频驱动器所用电路板一般由驱动板、控制板、键盘板等构成，变频驱动器厂家的某一系列产品的驱动板有多种型号，不同型号的驱动板可能对应不同的驱动功率，而控制板可全系列共用，且驱动板与控制板多数是分开的并通过排线进行信号交互。

当前变频驱动器的机型识别是通过操作键盘来人工设置对应的机型，并将机型信息写入控制板上的存储芯片中，如果更换了控制板，必须重新设置机型。若现场机型设置错误或遗漏机型设置，会导致变频驱动器输出电流采样异常，机器不能正常工作甚至会损毁。因此如何避免因人工设置机型错误或遗漏机型设置造成机器无法正常工作，成为亟待解决的问题。

上述内容仅用于辅助理解本实用新型的技术方案，并不代表承认上述内容是现有技术。

实用新型内容

本实用新型的主要目的在于提出一种变频驱动器机型识别电路，旨在解决因人工设置机型错误或遗漏机型设置造成机器无法正常工作的技术问题。

为实现上述目的，本实用新型提出一种变频驱动器机型识别电路，所述变频驱动器机型识别电路设置于驱动板上，所述变频驱动器机型识别电路包括存储芯片,所述存储芯片包括时钟输入模块和输入输出模块；

所述存储芯片，用于存储变频驱动器的机型信息；

所述时钟输入模块，用于接收控制板发送的同步时钟信号时，允许所述控制板写入和/或读取所述机型信息；

所述输入输出模块，用于通过所述控制板将所述机型信息对应的机型数据信号写入所述存储芯片和/或所述机型信息对应的机型数据信号传输至所述控制板以使所述控制板根据所述机型数据信号确定所述变频驱动器的机型信息。

可选地，所述时钟输入模块，还用于接收控制板发送的同步时钟信号时，允许所述控制板写入和/或读取所述存储芯片的地址数据；

所述输入输出模块，还用于接收所述控制板写入的地址数据和/或向所述控制板发送所述存储芯片的地址数据；

所述存储芯片，还用于存储所述地址数据。

可选地，所述变频驱动器机型识别电路还包括第一上拉单元和第二上拉单元，所述时钟输入模块与所述第一上拉单元连接，所述输入输出模块与所述第二上拉单元连接；

所述第一上拉单元，用于在通信总线空闲时将所述时钟输入模块的电平控制在高电平；

所述第二上拉单元，用于在通信总线空闲时将所述输入输出模块的电平控制在高电平。

可选地，所述变频驱动器机型识别电路还包括第一滤波单元，所述第一滤波单元与所述时钟输入模块连接；

所述第一滤波单元，用于过滤所述同步时钟信号中的干扰信号。

可选地，所述所述变频驱动器机型识别电路还包括第二滤波单元，所述第二滤波单元与所述输入输出模块连接；

所述第二滤波单元，用于过滤所述机型数据信号中的干扰信号。

可选地，所述第一滤波单元包括第一电阻和第一电容；

所述第一电阻的第一端与所述时钟输入模块连接，所述第一电阻的第一端与所述第一电容的第一端连接，所述第一电容的第二端接地。

可选地，所述第一上拉单元包括第三电阻；

所述第三电阻的第一端与所述第一电阻的第二端连接，所述第三电阻的第二端与电源连接。

可选地，所述第二滤波单元包括第二电阻和第二电容；

所述第二电阻的第一端与所述输入输出模块连接，所述第二电阻的第二端与所述第二电容的第一端连接，所述第二电容的第二端接地。

可选地，所述第二上拉单元包括第四电阻；

所述第四电阻的第一端与所述第二电容的第一端连接，所述第四电阻的第二端与电源连接。

可选地，所述存储芯片的存储器为带电可擦可编程只读存储器。

本实用新型技术方案提出一种变频驱动器机型识别电路，其特征在于，所述变频驱动器机型识别电路设置于驱动板上，所述变频驱动器机型识别电路包括存储芯片,所述存储芯片包括时钟输入模块和输入输出模块；所述存储芯片，用于存储变频驱动器的机型信息；所述时钟输入模块，用于接收控制板发送的同步时钟信号时，允许所述控制板写入和/或读取所述机型信息；所述输入输出模块，用于通过所述控制板将所述机型信息对应的机型数据信号写入所述存储芯片和/或所述机型信息对应的机型数据信号传输至所述控制板以使所述控制板根据所述机型数据信号确定所述变频驱动器的机型信息。由于本实用新型是通过将机型信息存储至存储芯片，并在接收到控制板发送的同步时钟信号时，允许控制板写入和/或读取机型信息，输入输出模块将机型信息对应的机型数据信号传输至控制板，完成变频驱动器的机型识别，使得驱动板与控制板同步运作，解决了现有技术中在应用变频驱动器时，通过人工设置机型信息易发生错误的技术问题，能够保证机器正常工作。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本实用新型变频驱动器机型识别电路第一实施例的功能模块图；

图2为本实用新型变频驱动器机型识别电路第一实施例的功能模块图；

图3为本实用新型变频驱动器机型识别电路第一实施例的电路结构示意图。

附图标号说明：

标号	名称	标号	名称
				10	存储芯片	101	时钟输入模块
102	输入输出模块	40	第一滤波单元
				20	第一上拉单元	50	第二滤波单元
30	第二上拉单元	1	第一地址引脚
				2	第二地址引脚	3	第三地址引脚
4	电源参考地引脚	5	输入输出引脚
				6	时钟引脚	7	写保护引脚
8	电源引脚	R1	第一电阻
				C1	第一电容	R2	第二电阻
C2	第二电容	R3	第三电阻
				R4	第四电阻	U2	控制板的处理器

本实用新型目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

需要说明，本实用新型实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，在本实用新型中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本实用新型要求的保护范围之内。

本实用新型提出一种变频驱动器机型识别电路，参照图1，在本实用新型实施例中，所述变频驱动器机型识别电路设置于驱动板上，所述变频驱动器机型识别电路包括：存储芯片10，所述存储芯片10包括时钟输入模块101和输入输出模块102；

所述存储芯片10，用于存储变频驱动器的机型信息。

可以理解的是，变频驱动器机型识别电路设置在驱动板上，在驱动板生产测试阶段，可利用单板测试工装将该变频驱动器对应的机型信息写入存储芯片中；在变频驱动器出厂测试阶段，整机上电后，可通过变频驱动器控制板上的处理器自动从存储芯片中读取机型信息，将读取到的机型信息与变频驱动器的铭牌信息做核对，进一步确保机型信息的正确性。

所述时钟输入模块101，用于接收控制板发送的同步时钟信号时，允许所述控制板写入和/或读取所述机型信息。

应该理解的是，在控制板从存储芯片中读取机型信息时，控制板上的处理器发送同步时钟信号，时钟输入模块接收到同步时钟信号时，根据同步时钟信号的边缘触发信号改变存储芯片的输出状态，允许控制板通过通信总线写入和/或读取机型信息，保证变频驱动器识别电路与控制板同步运作。

可以理解的是，可选用串行外设接口(Serial Peripheral Interface，SPI)或集成电路总线(Inter-Integrated Circuit，IIC)等通信总线建立存储芯片与控制板处理器之间的通讯。

所述输入输出模块102，用于通过所述控制板将所述机型信息写入所述存储芯片和/或所述机型信息对应的机型数据信号传输至所述控制板以使所述控制板根据所述机型数据信号确定所述变频驱动器的机型信息。

可以理解的是，在存储芯片的时钟输入模块接收到控制板的处理器发送的同步时钟信号时，根据同步时钟信号的边缘触发信号改变存储芯片输入输出模块的输出状态，输入输出模块可将存储芯片中机型信息对应的机型数据信号发送至控制板的处理器，控制板的处理器根据机型数据信号确定变频驱动器的机型；输入输出模块还可将机型信息对应的机型数据信号写入存储芯片。

进一步地，所述时钟输入模块101，还用于接收控制板发送的同步时钟信号时，允许所述控制板写入和/或所述存储芯片10的地址数据；所述输入输出模块102，还用于接收所述所述控制板写入的地址数据和/或向所述控制板发送所述存储芯片的地址数据；所述存储芯片10，还用于存储所述地址数据。

可以理解的是，存储芯片通过通信总线与控制板通信连接，同一通信总线上可能有多个存储芯片，为了区分各存储芯片，可在每个存储芯片中写入存储芯片的地址数据；在将机型信息写入存储芯片时，可在接收到控制板的处理发送的同步时钟信号时，允许控制板处理器通过通信总线在存储芯片中写入对应的地址数据，并在进行机型识别时，允许控制板的处理器通过通信总线读取存储芯片的地址数据；输入输出模块通过通信总线传输存储芯片的地址数据，存储芯片存储该地址数据。

可以理解的是，存储芯片可通过小外形集成电路封装(Small OutlineIntegrated Circuit Package，SOIC)封装获得，本实施例中的存储芯片可通过SOIC-8封装获得，该存储芯片有8个引脚，引脚5与输入输出模块对应，用于在存储芯片读写时输入输出机型信息或地址数据；引脚6与时钟输入模块对应，用于接收控制板的处理器发送的同步时钟信号。

应该理解的是，存储芯片10还包括电源参考地引脚4、写保护引脚7和电源引脚8，电源参考地引脚4接地；写保护引脚7接地时存储芯片处于正常读写状态；电源引脚一般接3.3V电源或5V电源。

可以理解的是，存储芯片10还包括地址引脚，其中地址引脚可包括多个引脚，本实施例中有三个地址引脚1、2和3，通过设置1、2和3引脚的电平来确定存储芯片的地址，引脚接低电平时，引脚状态为0，引脚接高电平时，引脚状态为1，引脚1、2和3可确定8个地址，以二进制表示为000至111。

进一步地，继续参照图2，所述变频驱动器机型识别电路还包括第一上拉单元20和第二上拉单元30，所述时钟输入模块101与所述第一上拉单元20连接，所述输入输出模块102与所述第二上拉单元30连接；

所述第一上拉单元20，用于在通信总线空闲时将所述时钟输入模块的电平控制在高电平；所述第二上拉单元30，用于在通信总线空闲时将所述输入输出模块的电平控制在高电平。

进一步地，继续参考图2，为了将同步时钟信号中的干扰信号滤除，以增强电路的稳定性，所述变频驱动器机型识别电路还包括第一滤波单元40，所述第一滤波单元40与所述时钟输入模块101连接；所述第一滤波单元40，用于过滤所述同步时钟信号中的干扰信号。

可以理解的是，同步时钟信号中若存在干扰信号可能影响运行的稳定，第一滤波单元将接收到的同步时钟信号中的干扰信号滤除，将过滤后的同步时钟信号传输至存储芯片10的时钟输入模块。

进一步地，继续参考图2，为了将机型数据信号中的干扰信号过滤，以增强机型识别的准确度，所述变频驱动器机型识别电路还包括第二滤波单元50所述第二滤波单元50与所述输入输出模块102连接；所述第二滤波单元50，用于过滤所述机型数据信号中的干扰信号。

可以理解的是，机型数据信号中的干扰信号会影响机型识别的准确度，在将机型数据信号传输给控制板的处理器之前，第二滤波单元50将干扰信号滤除，过滤后的机型数据信号通过通信总线传输给控制板的处理器。

进一步地，参考图3，为了将同步时钟信号中的干扰信号滤除，所述第一滤波单元40包括第一电阻R1和第一电容C1；所述第一电阻R1的第一端与所述时钟输入模块101连接，所述第一电阻R1的第一端与所述第一电容C1的第一端连接，所述第一电容C1的第二端接地。

可以理解的是，第一电阻R1和第一电容C1组成低通滤波器，在控制板的处理器发送同步时钟信号时，通过该低通滤波器将同步时钟信号中的干扰信号滤除，并将滤除干扰信号后的同步时钟信号传输至时钟输入模块101。

进一步地，继续参考图3，为了将提高电路的稳定性，所述第一上拉单元20包括第三电阻R3；所述第三电阻R3的第一端与所述第一电阻R1的第二端连接，所述第三电阻R3的第二端与电源连接。

可以理解的是，第三电阻R3的一端与电源连接，另一端与第一电阻R1即时钟输入模块101连接，在时钟输入模块101未接收同步时钟信号时，使时钟输入模块的电平保持高电平。

所述第二滤波单元50包括第二电阻R2和第二电容C2；所述第二电阻R2的第一端与所述输入输出模块102连接，所述第二电阻R2的第二端与所述第二电容C2的第一端连接，所述第二电容C2的第二端接地。

可以理解的是，第二电阻R2和第二电容C2组成低通滤波器，在存储芯片通过输入输出模块向控制板的处理器发送机型数据信号时，通过该低通滤波器将机型数据信号中的干扰信号滤除。

所述第二上拉单元30包括第四电阻R4；所述第四电阻R4的第一端与所述第二电容C2的第一端连接，所述第四电阻R4的第二端与电源连接。

可以理解的是，第四电阻R4的一端与电源连接，另一端与第二电容C2的第二端即输入输出模块102连接，在输入输出模块102未发送机型信号数据时，使输入输出模块102的电平保持高电平。

进一步地，所述存储芯片10的存储器为带电可擦可编程只读存储器。

可以理解的是，存储芯片10的存储器可以是带电可擦除可编程只读存储器(Electrically Erasable Programmable read only memory，EEPROM)，还可以是可擦除可编程只读存储器(Erasable Programmable Read-Only Memory，EPROM)或其他存储器，本实施例对此不作限制。

本实施例技术方案提出一种变频驱动器机型识别电路，其特征在于，所述变频驱动器机型识别电路设置于驱动板上，所述变频驱动器机型识别电路包括存储芯片,所述存储芯片包括时钟输入模块和输入输出模块；所述存储芯片，用于存储变频驱动器的机型信息；所述时钟输入模块，用于接收控制板发送的同步时钟信号时，允许所述控制板写入和/或读取所述机型信息；所述输入输出模块，用于通过所述控制板将所述机型信息对应的机型数据信号写入所述存储芯片和/或所述机型信息对应的机型数据信号传输至所述控制板以使所述控制板根据所述机型数据信号确定所述变频驱动器的机型信息。由于本实施例是通过将机型信息存储至存储芯片，并在接收到控制板发送的同步时钟信号时，允许控制板写入和/或读取机型信息，输入输出模块将机型信息对应的机型数据信号传输至控制板，完成变频驱动器的机型识别，使得驱动板与控制板同步运作，解决了现有技术中在应用变频驱动器时，通过人工设置机型信息易发生错误的技术问题，能够保证机器正常工作。

以上所述仅为本实用新型的优选实施例，并非因此限制本实用新型的专利范围，凡是在本实用新型的发明构思下，利用本实用新型说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本实用新型的专利保护范围内。

Claims (10)

1.一种变频驱动器机型识别电路，其特征在于，所述变频驱动器机型识别电路设置于驱动板上，所述变频驱动器机型识别电路包括存储芯片，所述存储芯片包括时钟输入模块和输入输出模块；

所述存储芯片，用于存储变频驱动器的机型信息；

所述时钟输入模块，用于接收控制板发送的同步时钟信号时，允许所述控制板写入和/或读取所述机型信息；

所述输入输出模块，用于通过所述控制板将所述机型信息对应的机型数据信号写入所述存储芯片和/或所述机型信息对应的机型数据信号传输至所述控制板以使所述控制板根据所述机型数据信号确定所述变频驱动器的机型信息。

2.如权利要求1所述的变频驱动器机型识别电路，其特征在于，所述时钟输入模块，还用于接收控制板发送的同步时钟信号时，允许所述控制板写入和/或读取所述存储芯片的地址数据；

所述输入输出模块，还用于接收所述控制板写入的地址数据和/或向所述控制板发送所述存储芯片的地址数据；

所述存储芯片，还用于存储所述地址数据。

3.如权利要求1所述的变频驱动器机型识别电路，其特征在于，所述变频驱动器机型识别电路还包括第一上拉单元和第二上拉单元，所述时钟输入模块与所述第一上拉单元连接，所述输入输出模块与所述第二上拉单元连接；

所述第一上拉单元，用于在通信总线空闲时将所述时钟输入模块的电平控制在高电平；

所述第二上拉单元，用于在通信总线空闲时将所述输入输出模块的电平控制在高电平。

4.如权利要求3所述的变频驱动器机型识别电路，其特征在于，所述变频驱动器机型识别电路还包括第一滤波单元，所述第一滤波单元与所述时钟输入模块连接；

所述第一滤波单元，用于过滤所述同步时钟信号中的干扰信号。

5.如权利要求3所述的变频驱动器机型识别电路，其特征在于，所述变频驱动器机型识别电路还包括第二滤波单元，所述第二滤波单元与所述输入输出模块连接；

所述第二滤波单元，用于过滤所述机型数据信号中的干扰信号。

6.如权利要求4所述的变频驱动器机型识别电路，其特征在于，所述第一滤波单元包括第一电阻和第一电容；

所述第一电阻的第一端与所述时钟输入模块连接，所述第一电阻的第一端与所述第一电容的第一端连接，所述第一电容的第二端接地。

7.如权利要求6所述的变频驱动器机型识别电路，其特征在于，所述第一上拉单元包括第三电阻；

所述第三电阻的第一端与所述第一电阻的第二端连接，所述第三电阻的第二端与电源连接。

8.如权利要求5所述的变频驱动器机型识别电路，其特征在于，所述第二滤波单元包括第二电阻和第二电容；

所述第二电阻的第一端与所述输入输出模块连接，所述第二电阻的第二端与所述第二电容的第一端连接，所述第二电容的第二端接地。

9.如权利要求8所述的变频驱动器机型识别电路，其特征在于，所述第二上拉单元包括第四电阻；

所述第四电阻的第一端与所述第二电容的第一端连接，所述第四电阻的第二端与电源连接。

10.如权利要求1-9任一项所述的变频驱动器机型识别电路，其特征在于，所述存储芯片的存储器为带电可擦可编程只读存储器。

Images