CN101488106A - 具有至少两个bios存储器的系统 - Google Patents

具有至少两个bios存储器的系统 Download PDF

Info

Publication number
CN101488106A
CN101488106A CNA2008103001443A CN200810300144A CN101488106A CN 101488106 A CN101488106 A CN 101488106A CN A2008103001443 A CNA2008103001443 A CN A2008103001443A CN 200810300144 A CN200810300144 A CN 200810300144A CN 101488106 A CN101488106 A CN 101488106A
Authority
CN
China
Prior art keywords
pin
output
bios
chip enable
enable unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008103001443A
Other languages
English (en)
Inventor
黄宜彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Original Assignee
Hongfujin Precision Industry Shenzhen Co Ltd
Hon Hai Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongfujin Precision Industry Shenzhen Co Ltd, Hon Hai Precision Industry Co Ltd filed Critical Hongfujin Precision Industry Shenzhen Co Ltd
Priority to CNA2008103001443A priority Critical patent/CN101488106A/zh
Priority to US12/110,291 priority patent/US7996667B2/en
Publication of CN101488106A publication Critical patent/CN101488106A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1417—Boot up procedures

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Stored Programmes (AREA)

Abstract

一种具有至少两个BIOS存储器的系统，包括一芯片致能单元、一控制单元及至少两个BIOS存储器，所述芯片致能单元包括一致能控制引脚，所述控制单元包括一致能控制端及至少两个输出端，所述芯片致能单元的致能控制引脚与所述控制单元的致能控制端相连，用于启动所述控制单元，所述控制单元的每一输出端与对应的一BIOS存储器相连，所述控制单元根据其输出端的输出电平值启动对应的BIOS存储器。所述具有至少两个BIOS存储器的系统，通过芯片致能单元控制所述控制单元，进而可以选择所需要使用的BIOS来启动系统。

Description

具有至少两个BIOS存储器的系统
技术领域
本发明涉及一种具有至少两个BIOS(Basic Input-Output System，基本输入输出系统)存储器的系统。
背景技术
BIOS是电子设备在出厂时写在其主板上存储器(Memory)中的程序，是主板上的韧体(Firmware)，作为硬件与操作系统间相互沟通的桥梁，通过BIOS可设定电子设备的系统操作机制与硬件的相关参数，该BIOS中主要存放与电子设备相关且重要的基本输入输出程序、系统信息设置、开机自我测试(POST)和系统激活开机程序(Bootstrap)等。当电子设备开机时，BIOS即调用存放的相关程序对电子设备进行检测，当检测全部完成后，BIOS即将系统控制权移交给系统内的引导模块，由引导模块完成操作系统的装入程序，倘若此时BIOS因病毒侵害发生缺损或毁坏时，该电子设备即无法顺利完成开机程序。此时，使用者则需要将BIOS程序重新写入到BIOS存储器中。
现有的BIOS存储器写入次数均有限制，如果BIOS存储器已经达到最大写入次数，则将导致系统无法开机。
发明内容
鉴于以上内容，有必要提供一种具有至少两个BIOS存储器的系统及其开机的方法。
一种具有至少两个BIOS存储器的系统，包括一芯片致能单元、一控制单元及至少两个BIOS存储器，所述芯片致能单元包括一致能控制引脚，所述控制单元包括一致能控制端及至少两个输出端，所述芯片致能单元的致能控制引脚与所述控制单元的致能控制端相连，用于启动所述控制单元，所述控制单元的每一输出端与对应的一BIOS存储器相连，所述控制单元根据其输出端的输出电平值启动对应的BIOS存储器。
上述具有至少两个BIOS存储器的系统，通过芯片致能单元控制所述控制单元，进而可以选择所需要使用的BIOS存储器来启动系统，增大了系统的安全度，并且使用者还可以在BIOS存储器中分别写入不同的BIOS程序，即可根据自己的喜好或使用习惯选择不同的BIOS存储器启动系统，增加了使用者对产品的接受度。
附图说明
下面结合附图及较佳实施方式对本发明作进一步详细描述。
图1为本发明具有至少两个BIOS存储器的系统的第一较佳实施方式的原理框图。
图2为本发明具有至少两个BIOS存储器的系统的第二较佳实施方式的原理框图。
图3为本发明具有至少两个BIOS存储器的系统的第三较佳实施方式的原理框图。
图4为本发明具有至少两个BIOS存储器的系统的第四较佳实施方式的原理框图。
图5为本发明具有至少两个BIOS存储器的系统的第五较佳实施方式的原理框图。
图6为本发明具有至少两个BIOS存储器的系统的第六较佳实施方式的原理框图。
图7为本发明具有至少两个BIOS存储器的系统的第七较佳实施方式的原理框图。
具体实施方式
请参考图1，本发明具有至少两个BIOS存储器的系统的第一较佳实施方式包括一中央处理单元11、一芯片致能单元12、一内存处理单元13、一控制单元如一开关14、三个BIOS存储器15、16及17，所述芯片致能单元12包括一致能控制引脚CE，所述致能控制引脚CE与所述开关14相连，所述开关14包括三个档位A、B、C及三个输出引脚，所述开关14的三个输出引脚对应与所述三个BIOS存储器15、16及17相连，当所述开关14处于档位A时，其与所述档位A相连的输出引脚输出高电平，从而所述致能控制引脚CE与所述BIOS存储器15相连，以此类推，当所述开关14分别处于档位B及档位C时，其另外两输出引脚分别输出高电平，从而使得所述致能控制引脚CE分别与所述BIOS存储器16及17相连，所述BIOS存储器15、16及17中所存储的BIOS程序均是由用于启动电脑系统的电脑程序指令集所组成，其可为相同的BIOS程序，也可以为不同的BIOS程序。在上述第一较佳实施方式中，使用者可以根据需要通过控制所述开关14上的对应档位选择所需要使用的BIOS存储器来启动电脑系统。
请继续参考图2，本发明具有至少两个BIOS存储器的系统的第二较佳实施方式包括一中央处理单元21、一芯片致能单元22、一内存处理单元23、一控制单元及三个BIOS存储器25、26、27，所述控制单元包括一开关24及一解码器28，所述中央处理单元21、芯片致能单元22、内存处理单元23及三个BIOS存储器25、26及27均与第一较佳实施方式中对应元件相同，所述开关24包括两个档位D、E及两个输出引脚，所述解码器28包括三个输出引脚、两个输入引脚及一致能控制引脚，其三个输出引脚分别与三个BIOS存储器25、26及27相连，两输入引脚分别与所述开关24的两个输出引脚相连，致能控制引脚与所述芯片致能单元22的致能控制引脚CE相连，所述解码器28通过事先设定的解码规则判定所述开关24的状态，比如规定当所述开关24的档位D不导通如低电平状态(用“0”表示)，档位E导通如高电平状态(用“1”表示)，即所述开关24的状态为“01”时，所述解码器28在收到所述开关24的状态之后即控制此时与所述BIOS存储器25相连；当所述开关24的档位D导通，档位E不导通，即所述开关24的状态为“10”，所述解码器28在收到所述开关24的状态之后即控制此时与所述存储器26相连，依次类推，当所述开关24的档位D及E均导通，即所述开关24的状态为“11”时，所述解码器28在收到所述开关24的状态之后即控制此时与所述存储器27相连。此较佳实施方式中，使用者可以通过对所述开关24的设定选择所需要使用的BIOS存储器来启动电脑系统。
请继续参考图3，本发明具有至少两个BIOS存储器的系统的第三较佳实施方式包括一中央处理单元31、一芯片致能单元32、一内存处理单元33、一控制单元如一控制电路34、三个BIOS存储器35、36、37及一预设单元38，所述中央处理单元31及内存处理单元33均与第一较佳实施方式中对应元件相同，所述芯片致能单元32包括三个通用输出引脚GPO1、GPO2、GPO3及一致能控制引脚CE，所述控制电路34包括一致能控制引脚CE、三个输入引脚及三个输出引脚，所述BIOS存储器35、36及37内均装载一设置程序。
所述芯片致能单元32的三个通用输出引脚GPO1、GPO2及GPO3分别与所述控制电路34的三个输入引脚相连，其致能控制引脚CE与所述控制电路34的致能控制引脚CE及所述预设单元38的输入端均相连，所述预设单元38的输出端与所述BIOS存储器35相连，所述控制电路34的三个输出引脚分别与三个BIOS存储器35、36及37相连。其中，所述预设单元38的输出端也可与其它的BIOS存储器36或37相连，使系统第一次从对应的BIOS存储器启动。所述BIOS存储器35、36及37的设置程序用于预设三个通用输出引脚GPO1、GPO2及GPO3的状态，从而可以实现在下一次开机时，用户可选择需要的BIOS存储器来启动系统。
在第一次开机时，所述通用输出引脚GPO1、GPO2及GPO3均为低电平，通过与所述芯片致能单元32的致能控制引脚CE相连的预设单元38的作用，系统将进入到BIOS存储器35，如果所述预设单元38的输出端与其它BIOS存储器36或37相连，则系统将进入到对应的BIOS存储器。在进入到BIOS存储器之后，使用者即可通过对应BIOS存储器内的设置程序设置下次开机所需要启动的BIOS存储器，比如使用者下次开机需要从BIOS存储器36启动，则在第一次进入到BIOS存储器35之后，通过BIOS存储器35内的设置程序将所述芯片致能单元32的通用输出引脚GPO2开启如使之输出高电平，同时将通用输出引脚GPO1关闭如使之输出低电平，则再次开机时，系统将从所述BIOS存储器36启动。依次类推，当使用者需要从BIOS存储器37启动时，则需要通过设置程序将所述芯片致能单元32的通用输出引脚GPO3开启。上述第三较佳实施方式中，使用者可以通过一BIOS设定画面来设定所述芯片致能单元32的三个通用输出引脚GPO1、GPO2及GPO3的状态。
请继续参考图4，本发明具有至少两个BIOS存储器的系统的第四较佳实施方式包括一中央处理单元41、一芯片致能单元42、一内存处理单元43、一控制单元如一解码器44、三个BIOS存储器45、46及47，所述中央处理单元41、内存处理单元43及三个BIOS存储器45、46、47均与第三较佳实施方式中对应元件相同，所述芯片致能单元42包括一致能控制引脚CE、两个通用输出引脚GPO1及GPO2，所述解码器44包括一致能控制引脚CE、两个输入引脚及三个输出引脚，所述芯片致能单元42的致能控制引脚CE与所述解码器44的致能控制引脚CE相连，所述芯片致能单元42的两个通用输出引脚GPO1及GPO2分别与所述解码器44的两个输入引脚相连，所述解码器44的三个输出引脚分别与所述BIOS存储器45、46及47相连。
所述解码器44通过事先设定的解码规则判定所述芯片致能单元42的两个通用输出引脚GPO1及GPO2的输出电平值，并根据判定结果决定自身的三个输出引脚的输出电平值，比如规定当通用输出引脚GPO1及GPO2均为低电平，即“00”时，所述解码器44在收到通用输出引脚GPO1及GPO2的状态之后即控制此时与所述BIOS存储器45相连；当通用输出引脚GPO1为低电平，通用输出引脚GPO2为高电平，即“01”时，所述解码器44在收到通用输出引脚GPO1及GPO2的状态之后即控制此时与所述BIOS存储器46相连，依次类推，使用者可以通过一BIOS设定画面来设定所述芯片致能单元42的两个通用输出引脚GPO1及GPO2的状态，从而选择所需要使用的BIOS存储器来启动电脑系统。
上述第三及第四较佳实施方式中，使用者也可以通过事先定义的热键来设定所述芯片致能单元的通用输出引脚的输出电平值，从而达到选择所需要使用的BIOS存储器来启动电脑系统。比如使用者事先定义键盘上的三种键的组合代表选择三种BIOS存储器，在系统开机时，BIOS会检查事先定义的键的组合是否被按下，如果没有按下则直接从当前的BIOS存储器启动，如果事先定义的键的组合被按下，BIOS则会检查被按下的键的组合所对应的BIOS存储器是否为当前的BIOS存储器，如果被按下的键的组合所对应的BIOS存储器与当前的BIOS存储器一致则直接启动系统，如果不一致则通过改变所述芯片致能单元的通用输出引脚的输出电平值切换到对应的BIOS存储器，并重新启动系统。
请继续参考图5，本发明具有至少两个BIOS存储器的系统的第五较佳实施方式包括一中央处理单元51、一芯片致能单元52、一内存处理单元53、一控制单元、三个BIOS存储器55、56、57、一预设单元59及一选择单元60，所述控制单元包括一开关54及一控制电路58。所述中央处理单元51、内存处理单元53及预设单元59与第三较佳实施方式中对应元件相同。所述芯片致能单元52包括一致能控制引脚CE、三个通用输出引脚GPO1、GPO2、GPO3及一通用输入引脚GPI，所述开关54包括一致能控制引脚CE、三个输出引脚及三个档位，所述BIOS存储器55、56及57内均设置一设置程序，所述控制电路58包括两致能控制引脚CE及OE、三个输入引脚及三个输出引脚。其中，所述BIOS存储器55、56及57内的设置程序与第三较佳实施方式中所述存储器35、36及37内的设置程序相同。
所述芯片致能单元52的致能控制引脚CE与所述开关54及控制电路58的致能控制引脚CE均相连，还与所述预设单元59的输入端相连，所述芯片致能单元52的三个通用输出引脚GPO1、GPO2及GPO3分别与所述控制电路58的三个输入引脚相连，所述控制电路58的三个输出引脚分别与所述开关54的三个输出引脚相连，还分别与所述BIOS存储器55、56及57相连，所述芯片致能单元52的通用输入引脚GPI与所述选择单元60相连，所述选择单元60还与所述控制电路58的另一致能控制引脚OE相连，所述选择单元60用于选择所述开关54及控制电路58的工作状态。
所述选择单元60可以为一拨动装置，其包括两个档位，当其位于第一档位时输出高电平，此时所述选择单元60通过芯片致能单元52启动所述开关54，当其位于第二档位时输出低电平，此时所述选择单元60直接启动所述控制电路58。当由所述选择单元60选定所述开关54工作而所述控制电路58不工作时，其后工作过程与第一较佳实施方式相同；当由所述选择单元60选定所述开关54不工作而所述控制电路58工作时，其后工作过程与第三较佳实施方式相同。
请继续参考图6，本发明具有至少两个BIOS存储器的系统的第六较佳实施方式包括一中央处理单元61、一芯片致能单元62、一内存处理单元63、一控制单元、三个BIOS存储器65、66、67及一选择单元69，所述控制单元包括一开关64及一控制电路68。所述中央处理单元61、开关64及控制电路68与第五较佳实施方式中对应元件相同。所述芯片致能单元62包括一致能控制引脚CE、三个通用输出引脚GPO1、GPO2、GPO3及一通用输入引脚GPI，所述选择单元69包括一致能控制引脚CE、两致能输出引脚及一致能输入引脚，所述芯片致能单元62的致能控制引脚CE与所述选择单元69的致能控制引脚CE相连，所述芯片致能单元62的通用输入引脚GPI与所述选择单元69的致能输入引脚相连，所述芯片致能单元62的三个通用输出引脚GPO1、GPO2及GPO3分别与所述控制电路68的三个输入引脚相连，所述选择单元69的两致能输出引脚分别与所述开关64及控制电路68的致能控制引脚CE相连。
所述选择单元69通过其两个致能输出引脚的输出电平值决定所述开关64及控制电路68的工作状态。当用户选择通过所述开关64或者控制电路68启动BIOS之后，工作过程与第五较佳实施方式相同。
请继续参考图7，本发明至少两个BIOS存储器的系统的第七较佳实施方式包括一中央处理单元71、一芯片致能单元72、一内存处理单元73、一控制单元、三个BIOS存储器75、76、77及一选择单元79，所述控制单元包括一开关74及一解码器78。所述中央处理单元71、内存处理单元73及选择单元79与第六较佳实施方式相同。所述芯片致能单元72包括一致能控制引脚CE、两个通用输出引脚GPO1、GPO2及一通用输入引脚GPI，所述解码器78包括一致能控制引脚CE、两个输入引脚及三个输出引脚，所述芯片致能单元72的两个通用输出引脚GPO1及GPO2分别与所述解码器78的两个输入引脚相连，所述芯片致能单元72的通用输入引脚GPI与所述选择单元79的致能输入引脚相连，所述选择单元79的两个致能输出引脚分别与所述开关74及解码器78的致能控制引脚CE相连。
所述选择单元79工作原理与第六较佳实施方式相同，用户可以根据需要通过所述选择单元79选择所述开关74及解码器78的工作状态。当用户选择通过所述开关74启动BIOS存储器之后，工作过程与第一较佳实施方式相同；当用户选择通过所述解码器78启动BIOS存储器之后，工作过程与第四较佳实施方式相同，其中，所述解码器78工作原理与第四较佳实施方式相同。
上述第六及第七较佳实施方式中，使用者也可以通过事先定义的热键来设定所述芯片致能单元的致能控制引脚的输出值，从而达到选择所述开关、控制电路或者解码器的工作状态。
上述第一至第七较佳实施方式中，所述BIOS存储器中可以装载相同的程序，也可以装载不同的程序。另外，所述BIOS存储器的数量不限于三个，其可以根据使用者的需要设定为两个或者更多个。
上述具有至少两个BIOS存储器的系统，通过芯片致能单元控制所述控制单元，进而可以选择所需要使用的BIOS存储器来启动系统，增大了系统的安全度，并且使用者还可以在BIOS存储器中分别写入不同的BIOS程序，即可根据自己的喜好或使用习惯选择不同的BIOS程序启动系统，增加了使用者对产品的接受度。

Claims (9)

  1. 【权利要求1】一种具有至少两个BIOS存储器的系统，包括一芯片致能单元、一控制单元及至少两个BIOS存储器，所述芯片致能单元包括一致能控制引脚，所述控制单元包括一致能控制端及至少两个输出端，所述芯片致能单元的致能控制引脚与所述控制单元的致能控制端相连，用于启动所述控制单元，所述控制单元的每一输出端与对应的一BIOS存储器相连，所述控制单元根据其输出端的输出电平值启动对应的BIOS存储器。
  2. 【权利要求2】如权利要求1所述的具有至少两个BIOS存储器的系统，其特征在于：所述控制单元为一开关，所述开关包括一输入引脚、至少两档位及至少两输出引脚，每一档位连接所述输入引脚及一对应的输出引脚，所述输入引脚作为所述控制单元的致能控制端与所述芯片致能单元的致能控制引脚相连，所述输出引脚作为所述控制单元的输出端分别与对应的BIOS存储器相连，所述档位用于选择性地将所述输入引脚与一输出引脚相连，以使与所述输出引脚对应相连的BIOS存储器启动。
  3. 【权利要求3】如权利要求1所述的具有至少两个BIOS存储器的系统，其特征在于：所述控制单元包括一开关及一解码器，所述开关包括若干输出引脚，所述解码器包括一致能控制引脚、若干输入引脚及至少两输出引脚，所述解码器的致能控制引脚作为所述控制单元的致能控制端与所述芯片致能单元的致能控制引脚相连，所述解码器的输入引脚与所述开关的输出引脚对应相连，所述解码器的输出引脚作为所述控制单元的输出端与所述BIOS存储器对应相连，所述解码器内存储一解码规则，所述解码器用于根据所述开关的输出引脚的电平组合值控制所述解码器的输出引脚的输出电平值，从而启动对应的BIOS存储器。
  4. 【权利要求4】如权利要求1所述的具有至少两个BIOS存储器的系统，其特征在于：所述具有至少两个BIOS存储器的系统还包括一预设单元，所述芯片致能单元还包括若干通用输出引脚，所述控制单元为一控制电路，所述控制电路包括一致能控制引脚、若干输入引脚及至少两输出引脚，所述控制电路的致能控制引脚作为所述控制单元的致能控制端与所述芯片致能单元的致能控制引脚相连，所述控制电路的输入引脚与所述芯片致能单元的通用输出引脚对应相连，所述控制电路的输出引脚作为所述控制单元的输出端分别与所述的BIOS存储器对应相连，所述预设单元的输入端与所述芯片致能单元的致能控制引脚相连，输出端与其中一BIOS存储器相连，所述预设单元用于预设系统第一次开机时所选择的BIOS存储器，所述控制电路用于根据所述芯片致能单元的通用输出引脚的输出电平值启动对应的BIOS存储器。
  5. 【权利要求5】如权利要求1所述的具有至少两个BIOS存储器的系统，其特征在于：所述芯片致能单元还包括若干通用输出引脚，所述控制单元为一解码器，所述解码器包括一致能控制引脚、若干输入引脚及至少两输出引脚，所述解码器的致能控制引脚作为所述控制单元的致能控制端与所述芯片致能单元的致能控制引脚相连，所述解码器的输入引脚与所述芯片致能单元的通用输出引脚对应相连，所述解码器的输出引脚作为所述控制单元的输出端与所述的BIOS存储器对应相连，所述解码器内存储一解码规则，所述解码器用于根据所述芯片致能单元的输出引脚的电平状态组合值判定所述解码器的输出引脚的输出电平值，从而启动对应的BIOS存储器。
  6. 【权利要求6】如权利要求4或5所述的具有至少两个BIOS存储器的系统，其特征在于：所述具有至少两个BIOS存储器的系统还包括若干热键，每一热键定义对应于所述芯片致能单元的通用输出引脚的一输出电平值。
  7. 【权利要求7】如权利要求1所述的具有至少两个BIOS存储器的系统，其特征在于：所述具有至少两个BIOS存储器的系统还包括一预设单元及一选择单元，所述芯片致能单元还包括若干通用输出引脚及一通用输入引脚，所述控制单元包括一开关及一控制电路，所述开关包括一致能控制引脚、至少两输出引脚及至少两档位，所述控制电路包括两致能控制引脚、若干输入引脚及至少两输出引脚，所述开关的致能控制引脚及控制电路的一致能控制引脚共同作为所述控制单元的致能控制端与所述芯片致能单元的致能控制引脚相连，所述控制电路的输入引脚与所述芯片致能单元的通用输出引脚对应相连，所述控制电路的输出引脚与所述开关的输出引脚对应相连作为所述控制单元的输出端连接对应的BIOS存储器，所述预设单元的输入端与所述芯片致能单元的致能控制引脚相连，输出端与其中一BIOS存储器相连，所述预设单元用于预设系统第一次开机时所选择的BIOS存储器，所述选择单元与所述芯片致能单元的通用输入引脚及所述控制电路的另一致能控制引脚相连，所述选择单元用于选择所述开关及控制电路的工作状态，所述开关的档位用于选择性地将其致能控制引脚引脚与其一输出引脚相连，以使与其该输出引脚对应相连的BIOS存储器启动，所述控制电路用于根据所述芯片致能单元的通用输出引脚的输出电平值启动对应的BIOS存储器。
  8. 【权利要求8】一种具有至少两个BIOS存储器的系统，包括一芯片致能单元、一控制单元、一选择单元及至少两个BIOS存储器，所述芯片致能单元包括一致能控制引脚、一通用输入引脚及若干通用输出引脚，所述控制单元包括一控制电路及一开关，所述控制电路包括一致能控制引脚、若干输入引脚及至少两输出引脚，所述开关包括一致能控制引脚、至少两输出引脚及至少两档位，所述选择单元包括一致能控制引脚、一致能输入引脚及两致能输出引脚，所述芯片致能单元的致能控制引脚与所述选择单元的致能控制引脚相连，所述芯片致能单元的通用输入引脚与所述选择单元的致能输入引脚相连，所述芯片致能单元的通用输出引脚与所述控制电路的的输入引脚对应相连，所述控制电路及开关的致能控制引脚分别与所述选择单元的两致能输出引脚相连，所述控制电路的输出引脚与所述开关的输出引脚对应相连，并共同与对应的BIOS存储器相连，所述控制电路用于根据所述芯片致能单元的通用输出引脚的输出电平值启动对应的BIOS存储器，所述芯片致能单元通过所述选择单元选择所述控制电路及开关的工作状态，所述开关的档位用于选择性地将其致能控制引脚与其一输出引脚相连，以使与其该输出引脚对应相连的BIOS存储器启动。
  9. 【权利要求9】一种具有至少两个BIOS存储器的系统，包括一芯片致能单元、一控制单元、一选择单元及至少两个BIOS存储器，所述芯片致能单元包括一致能控制引脚、一通用输入引脚及若干通用输出引脚，所述控制单元包括一解码器及一开关，所述解码器包括一致能控制引脚、若干输入引脚及至少两输出引脚，所述开关包括一致能控制引脚、至少两输出引脚及至少两档位，所述选择单元包括一致能控制引脚、一致能输入引脚及两致能输出引脚，所述芯片致能单元的致能控制引脚与所述选择单元的致能控制引脚相连，所述芯片致能单元的通用输入引脚与所述选择单元的致能输入引脚相连，所述芯片致能单元的通用输出引脚与所述解码器的输入引脚对应相连，所述解码器及开关的致能控制引脚分别与所述选择单元的两致能输出引脚相连，所述解码器的输出引脚与所述开关的输出引脚对应相连，并共同与对应的BIOS存储器相连，所述解码器内存储一解码规则，用于根据所述芯片致能单元的输出引脚的电平状态组合值判定所述解码器的输出引脚的输出电平值，从而启动对应的BIOS存储器，所述芯片致能单元通过所述选择单元选择所述控制电路及开关的工作状态，所述开关的档位用于选择性地将其致能控制引脚与其一输出引脚相连，以使与其该输出引脚对应相连的BIOS存储器启动。
CNA2008103001443A 2008-01-18 2008-01-18 具有至少两个bios存储器的系统 Pending CN101488106A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CNA2008103001443A CN101488106A (zh) 2008-01-18 2008-01-18 具有至少两个bios存储器的系统
US12/110,291 US7996667B2 (en) 2008-01-18 2008-04-26 System with at least two BIOS memories for starting the system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2008103001443A CN101488106A (zh) 2008-01-18 2008-01-18 具有至少两个bios存储器的系统

Publications (1)

Publication Number Publication Date
CN101488106A true CN101488106A (zh) 2009-07-22

Family

ID=40877372

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008103001443A Pending CN101488106A (zh) 2008-01-18 2008-01-18 具有至少两个bios存储器的系统

Country Status (2)

Country Link
US (1) US7996667B2 (zh)
CN (1) CN101488106A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112948320A (zh) * 2019-12-11 2021-06-11 瑞昱半导体股份有限公司 具有内存的芯片

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8024557B2 (en) * 2007-12-31 2011-09-20 Icera, Inc. Booting an integrated circuit
US20090172380A1 (en) * 2007-12-31 2009-07-02 Icera Inc. Booting an integrated circuit
JP5272265B2 (ja) 2008-09-29 2013-08-28 株式会社日立製作所 Ｐｃｉデバイス共有方法
TWI381276B (zh) * 2009-02-19 2013-01-01 Inventec Corp 電腦裝置
JP5401679B2 (ja) * 2009-02-19 2014-01-29 株式会社日立製作所 計算機システム、管理方法及び管理サーバ
JP5074457B2 (ja) * 2009-06-04 2012-11-14 株式会社日立製作所 計算機システム、スイッチ切り替え方法及びｐｃｉスイッチ
CN102479088A (zh) * 2010-11-25 2012-05-30 鸿富锦精密工业（深圳）有限公司 Bios刷新装置
US8281119B1 (en) * 2011-11-22 2012-10-02 Google Inc. Separate normal firmware and developer firmware
US8782398B2 (en) * 2012-06-26 2014-07-15 Intel Corporation Secure user presence detection and authentication

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6892323B2 (en) * 1999-05-05 2005-05-10 Giga-Byte Technology Co., Ltd. Dual basic input/output system for a computer
US6651188B2 (en) * 2001-06-29 2003-11-18 Intel Corporation Automatic replacement of corrupted BIOS image
TW548574B (en) * 2001-10-19 2003-08-21 Micro Star Int Co Ltd Display interface with dual basic input/output system and the computer having the same
US6996705B2 (en) * 2001-11-21 2006-02-07 Lenovo (Singapore) Pte. Ltd. Method and system for configuring the language of the BIOS in a computer system
US7318173B1 (en) * 2002-06-03 2008-01-08 National Semiconductor Corporation Embedded controller based BIOS boot ROM select
US20050273588A1 (en) * 2004-06-08 2005-12-08 Ong Soo K Bootstrap method and apparatus with plural interchangeable boot code images
US7162627B2 (en) * 2004-07-28 2007-01-09 Inventec Corporation Method of sequentially selecting bootable memory module for booting
TWI284284B (en) * 2005-08-08 2007-07-21 Inventec Corp Selective apparatus for main/backup basic input/output system (BIOS)
KR20080001268A (ko) * 2006-06-29 2008-01-03 엘지전자 주식회사 다중 운영체제를 지원하는 휴대용기기 및 그 지원방법
CN200990079Y (zh) * 2006-12-29 2007-12-12 鸿富锦精密工业（深圳）有限公司 Bios芯片扩充装置
CN101458647B (zh) * 2007-12-12 2012-11-21 鸿富锦精密工业（深圳）有限公司 双bios电路
CN101458648A (zh) * 2007-12-12 2009-06-17 鸿富锦精密工业（深圳）有限公司 双bios电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112948320A (zh) * 2019-12-11 2021-06-11 瑞昱半导体股份有限公司 具有内存的芯片
CN112948320B (zh) * 2019-12-11 2024-01-16 瑞昱半导体股份有限公司 具有内存的芯片

Also Published As

Publication number Publication date
US20090187754A1 (en) 2009-07-23
US7996667B2 (en) 2011-08-09

Similar Documents

Publication Publication Date Title
CN101488106A (zh) 具有至少两个bios存储器的系统
US7917742B2 (en) CMOS clearing circuit
CN103279203B (zh) 一种按键复用的方法及多功能按键
CN101458648A (zh) 双bios电路
CN107704285B (zh) 现场可编程门阵列多版本配置芯片、系统和方法
CN102750206A (zh) 多bios电路及多bios切换的方法
TW200419331A (en) Power shutdown method of wireless peripheral device
CN103677872B (zh) 一种信息处理方法、装置和电子设备
CN100520681C (zh) 电脑及其功能控制方法以及具有睡眠/唤醒功能的设备
CN111581129B (zh) 终端主板电路、终端设备和adc接口复用控制方法
CN109344104A (zh) 电子设备及信号传输方法
CN103890713B (zh) 用于管理处理系统内的寄存器信息的装置及方法
CN111798905A (zh) 减少非型闪存编程时间的方法、系统、存储介质和终端
CN101561772A (zh) 电脑系统
CN115617419A (zh) 物联网操作系统驱动智能加载方法、装置、设备和介质
CN209282342U (zh) 一种检测在位状态的电池系统及移动终端
US20070162663A1 (en) Single-chip multiple-microcontroller package structure
CN205427710U (zh) 主机板的开机电路、主机板及计算机
CN2921953Y (zh) 智能重启测试仪
CN114155888A (zh) 一种硬盘供电控制装置、方法、计算机设备及存储介质
CN103747239B (zh) 一种进入调试模式的方法及智能电视
CN104935752A (zh) 一种移动终端开机方法、装置及移动终端
CN103713917A (zh) 开机方法、热键切换开机图形装置方法与电子装置
CN103593206A (zh) 电子装置及其开机的方法
CN208239938U (zh) 一种计算机主板电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20090722