CN114155888A - 一种硬盘供电控制装置、方法、计算机设备及存储介质 - Google Patents

一种硬盘供电控制装置、方法、计算机设备及存储介质 Download PDF

Info

Publication number
CN114155888A
CN114155888A CN202111381345.2A CN202111381345A CN114155888A CN 114155888 A CN114155888 A CN 114155888A CN 202111381345 A CN202111381345 A CN 202111381345A CN 114155888 A CN114155888 A CN 114155888A
Authority
CN
China
Prior art keywords
hard disk
power supply
output
pin
output pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111381345.2A
Other languages
English (en)
Other versions
CN114155888B (zh
Inventor
胡安沙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202111381345.2A priority Critical patent/CN114155888B/zh
Publication of CN114155888A publication Critical patent/CN114155888A/zh
Application granted granted Critical
Publication of CN114155888B publication Critical patent/CN114155888B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/10—Arrangements for interconnecting storage elements electrically, e.g. by wiring for interconnecting capacitors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)

Abstract

本发明涉及一种硬盘供电控制装置、方法、计算机设备及存储介质。所述装置包括：多个电编程熔丝，相邻设置的两个电编程熔丝中，在前的电编程熔丝的输出引脚与在后的电编程熔丝的电源引脚连接；多个硬盘组，硬盘组的供电引脚与对应的电编程熔丝的输出引脚连接；复杂可编程逻辑器件，复杂可编程逻辑器件的输出引脚构造为输出第一使能信号；多个延时电路，一端与供电电源连接，另一端输出第二使能信号；多个异或门，每个异或门对第一使能信号和第二使能信号进行运算后输出到对应的电编程熔丝的使能引脚。本发明的方案通过简单的延时电路及控制逻辑实现硬盘的错峰上电并且可以通过对某一硬盘电源进行单独控制上下电实现电源的动态控制。

Description

一种硬盘供电控制装置、方法、计算机设备及存储介质
技术领域
本发明涉及计算机技术领域，尤其涉及一种硬盘供电控制装置、方法、计算机设备及存储介质。
背景技术
随着我国信息化建设投入不断增加，越来越多的数据中心被建成，因此对于服务器硬件的需求急速增长。尤其最近几年随着国内大数据、云计算的快速发展，服务器存储的数据量也突飞猛进，对于服务器硬盘的存储量提出了更高的要求，服务器搭载的硬盘数量及容量不断攀升。服务器硬盘数量的增加，加大了对电源的功耗需求，尤其对于搭载硬盘数量较多的服务器系统，其在开机的瞬时功耗相当大，因此，为了有效缓解服务器系统在开机时对电源功耗的压力，通常会将所搭载的硬盘进行分组错峰上电，从而减小开机时的瞬时功耗，保证供电系统的稳定。
目前，实现硬盘错峰上电的主要技术方案多数采用复杂可编程逻辑器件(ComplexProgrammable Logic Device，简称CPLD)来控制，利用CPLD对硬盘供电电源EFUSE(电编程熔丝)进行控制，其实现方式是通过代码设置每个EFUSE芯片使能信号的时间间隔来达到控制硬盘启动顺序的目的；也有部分硬盘错峰上电采用单片微型计算机(MicrocontrollerUnit，简称MCU)控制的外插式控制板来实现对硬盘供电芯片EFUSE的控制，从而控制其上电顺序，达到错峰上电的目的；此外，通过与门电路进行简单逻辑控制，并通过设置简单的控制单元，也能实现硬盘的错峰上电。
然而现有的硬盘错峰上电的方案存在以下缺陷：(一)采用CPLD实现硬盘错峰上电的方式，完全依靠软件代码来进行操控，稳定性较差，一旦代码运行错误或者CPLD进行挂死，可能会造成服务器宕机或者存储数据丢失的问题；(二)采用外插卡式板卡来实现硬盘错峰上电，其需要额外开发外插式板卡，增加了开发成本，并且额外增加板卡会占用有限的服务器机箱空间，增大开发难度及开发成本；(三)单纯采用与门电路进行简单逻辑控制实现硬盘错峰上电的方式，无法实现单独控制某一个硬盘的上下电功能，缺乏控制灵活性；
发明内容
有鉴于此，有必要针对以上技术问题，提供一种硬盘供电控制装置、方法、计算机设备及存储介质。
根据本发明的第一方面，提供了一种硬盘供电控制装置，所述装置包括：
依次设置的多个电编程熔丝，每个电编程熔丝均包括电源引脚、输出引脚和使能引脚，首个电编程熔丝的电源引脚与供电电源连接，相邻设置的两个电编程熔丝中，在前的电编程熔丝的输出引脚与在后的电编程熔丝的电源引脚连接；
与电编程熔丝一一对应的多个硬盘组，每个硬盘组的供电引脚与对应的电编程熔丝的输出引脚连接；
复杂可编程逻辑器件，所述复杂可编程逻辑器件具有与多个电编程熔丝一一对应的多个输出引脚，所述复杂可编程逻辑器件的每个输出引脚构造为输出第一使能信号；
与电编程熔丝一一对应的多个延时电路，所述延时电路的一端与供电电源连接，另一端输出第二使能信号；
与电编程熔丝一一对应的多个异或门，每个异或门的第一输入端与对应的复杂可编程逻辑器件的第一使能信号连接，每个异或门的第二输入端与对应的延时电路的第二使能信号连接，且每个异或门的输出端与对应的电编程熔丝的使能引脚连接。
在一些实施例中，每个延时电路包括第一电阻、第二电阻和电容；
所述第一电阻的第一端与供电电源连接，所述第一电阻的第二端与第二电阻的第一端连接，所述第二电阻的第二端接地，所述电容的第一端与所述第一电阻的第二端连接，所述电容的第二端接地。
在一些实施例中，所述装置还包括：与所述复杂可编程逻辑器件的每个输出引脚对应的下拉电阻；
所述下拉电阻的第一端与对应复杂可编程逻辑器件的输出引脚连接，所述下拉电阻的第二端接地。
在一些实施例中，所述多个延时电路中，与首个电编程熔丝对应的延时电路的延时时间为零。
在一些实施例中，所述多个延时电路中，除首个电编程熔丝对应的延时电路以外的剩余延时电路的延时时间均相同。
在一些实施例中，所述硬盘组包括至少一个硬盘。
根据本发明的第二方面，提供了一种硬盘供电控制方法，所述方法采用以上所述的硬盘供电控制装置，所述方法包括：
响应于供电电源通电，则将复杂可编程逻辑器件的多个输出引脚均配置为输出低电平信号以使多个硬盘组依次启动；
响应于接收到某一硬盘组的下电指令，则将复杂可编程逻辑器件与某一硬盘组对应的输出引脚、以及对应的输出引脚的后一个输出引脚均配置为输出高电平信号以使某一硬盘组下电；
响应于接收到某一硬盘组的上电指令，则将复杂可编程逻辑器件与某一硬盘组对应的输出引脚、以及对应的输出引脚的后一个输出引脚均配置为输出低电平信号以使某一硬盘组上电。
在一些实施例中，所述方法还包括：
对每个硬盘组的空闲持续时间进行监控；
响应于某一硬盘组的空闲持续时间超过预设时间，则将复杂可编程逻辑器件与某一硬盘组对应的输出引脚、以及对应的输出引脚的后一个输出引脚均配置为输出高电平信号以使某一硬盘组下电。
根据本发明的第三方面，还提供了一种计算机设备，该计算机设备包括：
至少一个处理器；以及
存储器，存储器存储有可在处理器上运行的计算机程序，处理器执行程序时执行前述的硬盘供电控制方法。
根据本发明的第四方面，还提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，计算机程序被处理器执行时执行前述的硬盘供电控制方法。
上述一种硬盘供电控制装置，通过将与每个硬盘对应的电编程熔丝依次连接，并将前一个电编程熔丝的输出连接到后一个电编程熔丝的供电引脚，实现了依次对硬盘供电，通过延时电路实现延时上电，利用异或门对复杂可编程逻辑器件输出的第一使能信号和延时电路输出的第二使能信号进行运算后作为电编程熔丝的使能信号，通过简单的延时电路及控制复杂可编程逻辑器件实现硬盘的错峰上电，此外还可以通过对某一硬盘电源进行单独控制上下电实现硬盘供电电源的动态控制，既节约了电源的消耗又可以保证硬盘在上电时供电电源的稳定性。
此外，本发明还提供了一种硬盘供电控制装置、一种计算机设备和一种计算机可读存储介质，同样能实现上述技术效果，这里不再赘述。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为本发明一个实施例提供的一种硬盘供电控制装置的结构示意图；
图2A为本发明另一个实施例提供的首个硬盘对应的延时电路的结构示意图；
图2B为本发明另一个实施例提供的硬盘2至硬盘n的延时电路的结构示意图；
图3为本发明又一个实施例提供的一种硬盘供电控制方法的流程示意图；
图4为本发明另一个实施例中计算机设备的内部结构图。
【附图标记说明】
10：电编程熔丝；
20：硬盘组；
30：复杂可编程逻辑器件；
40：延时电路；
50：异或门；
R1：第一电阻；R2：第二电阻；C：电容；R3：下拉电阻；A：异或门的第一输入端；B：异或门的第二输入端。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
在一个实施例中，请参照图1所示，本发明提供了一种硬盘供电控制装置，所述装置包括
依次设置的多个电编程熔丝10，每个电编程10熔丝均包括电源引脚、输出引脚和使能引脚，首个电编程熔丝的电源引脚与供电电源连接，相邻设置的两个电编程熔丝中，在前的电编程熔丝的输出引脚与在后的电编程熔丝的电源引脚连接；
与电编程熔丝10一一对应的多个硬盘组20，每个硬盘组20的供电引脚与对应的电编程熔丝10的输出引脚连接；
复杂可编程逻辑器件30，所述复杂可编程逻辑器件30具有与多个电编程熔丝10一一对应的多个输出引脚，所述复杂可编程逻辑器件30的每个输出引脚构造为输出第一使能信号；
与电编程熔丝10一一对应的多个延时电路40，所述延时电路40的一端与供电电源连接，另一端输出第二使能信号；
与电编程熔丝10一一对应的多个异或门50，每个异或门的第一输入端A与对应的复杂可编程逻辑器件30的第一使能信号连接，每个异或门的第二输入端B与对应的延时电路的第二使能信号连接，且每个异或门50的输出端与对应的电编程熔丝10的使能引脚连接。
上述一种硬盘供电控制装置，通过将与每个硬盘对应的电编程熔丝依次连接，并将前一个电编程熔丝的输出连接到后一个电编程熔丝的供电引脚，实现了依次对硬盘供电，通过延时电路实现延时上电，利用异或门对复杂可编程逻辑器件输出的第一使能信号和延时电路输出的第二使能信号进行运算后作为电编程熔丝的使能信号，通过简单的延时电路及控制复杂可编程逻辑器件实现硬盘的错峰上电，此外还可以通过对某一硬盘电源进行单独控制上下电实现硬盘供电电源的动态控制，既节约了电源的消耗又可以保证硬盘在上电时供电电源的稳定性。
在一些实施例中，每个延时电路40包括第一电阻R1、第二电阻R2和电容C；
所述第一电阻R1的第一端与供电电源连接，所述第一电阻R1的第二端与第二电阻R2的第一端连接，所述第二电阻R2的第二端接地，所述电容C的第一端与所述第一电阻R1的第二端连接，所述电容C的第二端接地。
在一些实施例中，所述装置还包括：与所述复杂可编程逻辑器件的每个输出引脚对应的下拉电阻R3；
所述下拉电阻R3的第一端与对应复杂可编程逻辑器件30的输出引脚连接，所述下拉电阻R3的第二端接地。
在一些实施例中，所述多个延时电路中，与首个电编程熔丝对应的延时电路的延时时间为零。
在一些实施例中，所述多个延时电路中，除首个电编程熔丝对应的延时电路以外的剩余延时电路的延时时间均相同。
在一些实施例中，所述硬盘组包括至少一个硬盘。
在又一个实施例中，为了便于理解本发明的技术方案，下面以采用本发明装置对n个(n为大于等于2的整数)硬盘为例进行简要说明，供电电源采用12V，通常首个硬盘可以无需延时(即硬盘1)，硬盘2-硬盘n采取延时上电，具体方案如下：
一、硬盘1供电方式
请参照图2A所示，对于硬盘1来讲，其位于硬盘顺序的第一位，无需增加RC延时电路，实现方式主要通过CPLD输出的EFUSE1_EN信号及系统12V电源的分压信号经过异或门来输出控制EFUSE的使能EN信号。为了使异或门的第二输输入端B的电平为3.3V，对12V信号通过第一电阻R1与第二电阻R2进行了分压，具体分压公式为：U＝12*R2/(R1+R2)。从图2A中可以看出，当系统12V电源上电之后，会经过分压电路输入给异或门的第二输入端B高电平，记为1，CPLD输出的EFUSEx_EN信号连接异或门的第一输入端A，CPLD默认输出低电平，且EFUSEx_EN信号外加4.7K下拉电阻R3为低电平，记为0。异或门的第一输入端A为0，第二输入端B端口为1，ENx输出为高电平，作为硬盘1的EFUSE的使能信号EN1，EFUSE1输出P12V_1给硬盘1供电，同时作为硬盘2的延时电路的12V电源。
二、硬盘2至硬盘n供电方式
请参照图2B所示，对于硬盘2至硬盘n来说，为了实现硬盘的错峰上电，区别于硬盘1，硬盘2的延时电路是在分压电路的基础上增加电容C实现延时，连接异或门的第二输入端B，CPLD输出的EFUSEx_EN信号连接异或门的第一输入端A，EFUSEx_EN信号外加4.7K下拉电阻R3。
硬盘2-n上电方案实现原理为：以硬盘2为例，当硬盘1上电时，其EFUSE芯片输出P12V_1作为硬盘2分压RC电路的12V电源，经延时电路延时后输入异或门的第二输入端B，为高电平，记为1；CPLD输出的EFUSEx_EN默认输出为低电平，且同时接4.7K的下拉电阻R3，记为0；异或门的第一输入端A为0，第二输入端口B为1，ENx输出为高电平，使硬盘2的EFUSE芯片使能，输出供电给硬盘2，同时作为硬盘3的延时电路的电源，依次类推，硬盘2-n分别依次进行延时上电。需要说明的是，延时电路的延时时间可根据用户需求通过电阻及电容取值来调整。
此外，值得一提的是假如CPLD软件挂死或者CPLD异常，由于EFUSEx_EN外接了下拉电阻R3，此时第一输入端A为低电平，第二输入端B正常，为高电平，此时异或门控制器仍会输出高电平，能够使EFUSE正常输出硬盘所需的电源，因此，本发明的硬盘供电控制装置具有可靠的稳定性。
在又一个实施例中，请结合图3所示，本发明还提供了采用以上所述装置的一种硬盘供电控制方法，所述方法包括：
步骤一、响应于供电电源通电，则将复杂可编程逻辑器件的多个输出引脚均配置为输出低电平信号以使多个硬盘组依次启动；
步骤二，响应于接收到某一硬盘组的下电指令，则将复杂可编程逻辑器件与某一硬盘组对应的输出引脚、以及对应的输出引脚的后一个输出引脚均配置为输出高电平信号以使某一硬盘组下电；
步骤三，响应于接收到某一硬盘组的上电指令，则将复杂可编程逻辑器件与某一硬盘组对应的输出引脚、以及对应的输出引脚的后一个输出引脚均配置为输出低电平信号以使某一硬盘组上电。
在一些可选地实施例中，在前述实施例的基础上，所述方法还包括：
步骤四，对每个硬盘组的空闲持续时间进行监控；
步骤五，响应于某一硬盘组的空闲持续时间超过预设时间，则将复杂可编程逻辑器件与某一硬盘组对应的输出引脚、以及对应的输出引脚的后一个输出引脚均配置为输出高电平信号以使某一硬盘组下电。
请在此结合图1所示，下面将详细说明对硬盘错峰上电、下电操作的具体方式：
硬盘的EFUSE电源芯片的使能信号是通过异或门判断第一输入端口A和第二输入端口B的状态来实现的，第一输入端A连接CPLD输出的EFUSEx_EN信号，第二输入端B连接上一硬盘EFUSE输出电源经分压之后的高电平，因此，若想使某一硬盘进行下电，只需通过CPLD将相应硬盘EFUSEx_EN信号拉高即可，此时，第一输入端A为高电平，记为1，第二输入端B也为高电平，记为1，异或门输出低电平，EFUSE关闭电源输出，硬盘下电；但此时需注意的是，假设硬盘x的EFUSE芯片关闭，硬盘x下电，硬盘x下一级硬盘(x+1)的异或门输入端B此时由于没有了上级P12V_x电源，仅剩余下拉接地电阻R2进行接地，此时为低电平，记为0，第一输入端A的信号EFUSE(x+1)_EN仍为默认低电平，记为0，此时异或门输出就会为0，使硬盘(x+1)也会下电，为了保证硬盘x下电之后不会影响下一级硬盘的供电，此时CPLD需同步将硬盘(x+1)的EFUSE(x+1)_EN信号拉高，保证硬盘(x+1)的异或门输出为高，正常供电。
举例来说，当硬盘2空闲时间较长需要进行下电时，此时只需将硬盘2及硬盘3的EFUSE_EN信号拉高即可实现硬盘2的下电操作，详见表1；
表1硬盘2需下电时各硬盘信号状态
Figure BDA0003365698580000101
同理当硬盘2需要进行读写操作需要进行上电时，此时只需将硬盘2及硬盘3的EFUSE_EN信号重新拉低即可实现硬盘2的上电操作，详见表2；
表2硬盘2需上电时各硬盘信号状态
Figure BDA0003365698580000102
本发明的一种硬盘供电控制方法具备以下有益技术效果：
(1)通过利用延时电路、异或门控制电路以及CPLD，能够实现单纯硬件或者硬件加软件的方式来控制硬盘错峰上电或者单独控制某一硬盘下电的操作，具有较好的可靠性。
(2)通过对服务器硬盘的错峰上电控制可有效缓解服务器在硬盘上电时的瞬时功耗的压力；
(3)通过对硬盘电源单独可控对硬盘供电电源进行动态调整，及时对长时间未进行读写操作的硬盘进行下电，可有效节约服务器运行过程中的电源消耗，降低功耗，节约服务器运行成本。
(4)结构简单，成本较低，无需额外开发控制板，易于实现，降低开发成本及开发难度。
根据本发明的另一方面，提供了一种计算机设备，该计算机设备可以是服务器，其内部结构图请参照图4所示。该计算机设备包括通过系统总线连接的处理器、存储器、网络接口和数据库。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统、计算机程序和数据库。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的数据库用于存储数据。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时实现以上所述的硬盘供电控制方法。
根据本发明的又一方面，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以上所述的硬盘供电控制方法。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种硬盘供电控制装置，其特征在于，所述装置包括：
依次设置的多个电编程熔丝，每个电编程熔丝均包括电源引脚、输出引脚和使能引脚，首个电编程熔丝的电源引脚与供电电源连接，相邻设置的两个电编程熔丝中，在前的电编程熔丝的输出引脚与在后的电编程熔丝的电源引脚连接；
与电编程熔丝一一对应的多个硬盘组，每个硬盘组的供电引脚与对应的电编程熔丝的输出引脚连接；
复杂可编程逻辑器件，所述复杂可编程逻辑器件具有与多个电编程熔丝一一对应的多个输出引脚，所述复杂可编程逻辑器件的每个输出引脚构造为输出第一使能信号；
与电编程熔丝一一对应的多个延时电路，所述延时电路的一端与供电电源连接，另一端输出第二使能信号；
与电编程熔丝一一对应的多个异或门，每个异或门的第一输入端与对应的复杂可编程逻辑器件的第一使能信号连接，每个异或门的第二输入端与对应的延时电路的第二使能信号连接，且每个异或门的输出端与对应的电编程熔丝的使能引脚连接。
2.根据权利要求1所述的硬盘供电控制装置，其特征在于，每个延时电路包括第一电阻、第二电阻和电容；
所述第一电阻的第一端与供电电源连接，所述第一电阻的第二端与第二电阻的第一端连接，所述第二电阻的第二端接地，所述电容的第一端与所述第一电阻的第二端连接，所述电容的第二端接地。
3.根据权利要求2所述的硬盘供电控制装置，其特征在于，所述装置还包括：与所述复杂可编程逻辑器件的每个输出引脚对应的下拉电阻；
所述下拉电阻的第一端与对应复杂可编程逻辑器件的输出引脚连接，所述下拉电阻的第二端接地。
4.根据权利要求1所述的硬盘供电控制装置，其特征在于，所述多个延时电路中，与首个电编程熔丝对应的延时电路的延时时间为零。
5.根据权利要求4所述的硬盘供电控制装置，其特征在于，所述多个延时电路中，除首个电编程熔丝对应的延时电路以外的剩余延时电路的延时时间均相同。
6.根据权利要求1所述的硬盘供电控制装置，其特征在于，所述硬盘组包括至少一个硬盘。
7.一种硬盘供电控制方法，所述方法采用权利要求1-6任意一项所述的装置，其特征在于，所述方法包括：
响应于供电电源通电，则将复杂可编程逻辑器件的多个输出引脚均配置为输出低电平信号以使多个硬盘组依次启动；
响应于接收到某一硬盘组的下电指令，则将复杂可编程逻辑器件与某一硬盘组对应的输出引脚、以及对应的输出引脚的后一个输出引脚均配置为输出高电平信号以使某一硬盘组下电；
响应于接收到某一硬盘组的上电指令，则将复杂可编程逻辑器件与某一硬盘组对应的输出引脚、以及对应的输出引脚的后一个输出引脚均配置为输出低电平信号以使某一硬盘组上电。
8.根据权利要求7所述的方法，其特征在于，所述方法还包括：
对每个硬盘组的空闲持续时间进行监控；
响应于某一硬盘组的空闲持续时间超过预设时间，则将复杂可编程逻辑器件与某一硬盘组对应的输出引脚、以及对应的输出引脚的后一个输出引脚均配置为输出高电平信号以使某一硬盘组下电。
9.一种计算机设备，其特征在于，包括：
至少一个处理器；以及
存储器，所述存储器存储有可在所述处理器中运行的计算机程序，所述处理器执行所述程序时执行权利要求7-8任意一项所述的硬盘供电控制方法。
10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时执行权利要求7-8任意一项所述的硬盘供电控制方法。
CN202111381345.2A 2021-11-21 2021-11-21 一种硬盘供电控制装置、方法、计算机设备及存储介质 Active CN114155888B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111381345.2A CN114155888B (zh) 2021-11-21 2021-11-21 一种硬盘供电控制装置、方法、计算机设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111381345.2A CN114155888B (zh) 2021-11-21 2021-11-21 一种硬盘供电控制装置、方法、计算机设备及存储介质

Publications (2)

Publication Number Publication Date
CN114155888A true CN114155888A (zh) 2022-03-08
CN114155888B CN114155888B (zh) 2023-08-29

Family

ID=80456904

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111381345.2A Active CN114155888B (zh) 2021-11-21 2021-11-21 一种硬盘供电控制装置、方法、计算机设备及存储介质

Country Status (1)

Country Link
CN (1) CN114155888B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024051254A1 (zh) * 2022-09-05 2024-03-14 苏州元脑智能科技有限公司 一种服务器的供电方法、系统、设备及介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104407668A (zh) * 2014-10-29 2015-03-11 大唐移动通信设备有限公司 一种控制基于x86系统架构的板卡自动上电的板卡
US20190155365A1 (en) * 2016-12-09 2019-05-23 Zhengzhou Yunhai Information Technology Co., Ltd. Hard disk peak-staggering starting system
CN112214092A (zh) * 2020-09-18 2021-01-12 苏州浪潮智能科技有限公司 一种ssd硬盘电源时序控制电路及方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104407668A (zh) * 2014-10-29 2015-03-11 大唐移动通信设备有限公司 一种控制基于x86系统架构的板卡自动上电的板卡
US20190155365A1 (en) * 2016-12-09 2019-05-23 Zhengzhou Yunhai Information Technology Co., Ltd. Hard disk peak-staggering starting system
CN112214092A (zh) * 2020-09-18 2021-01-12 苏州浪潮智能科技有限公司 一种ssd硬盘电源时序控制电路及方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024051254A1 (zh) * 2022-09-05 2024-03-14 苏州元脑智能科技有限公司 一种服务器的供电方法、系统、设备及介质

Also Published As

Publication number Publication date
CN114155888B (zh) 2023-08-29

Similar Documents

Publication Publication Date Title
CN104620234B (zh) 减小外围部件快速互连链路中的延迟
CN104683133A (zh) 基本输入输出系统维护方法
CN101907914A (zh) 电脑电源开启信号控制电路
CN104571442A (zh) 一种基于power平台的内存板上电时序的控制方法
US10146265B1 (en) Main board slot power control circuit
CN111090325B (zh) 一种基于存储系统的热备电切换系统
US20180253131A1 (en) Server node shutdown
CN110569158A (zh) 测试ssd随机场景下异常掉电的方法、装置及计算机设备
US10235185B2 (en) Computer and controlling method thereof
JP2022172443A (ja) メモリチップロウハンマー脅威バックプレッシャー信号およびホスト側応答に関する方法および装置
CN114155888A (zh) 一种硬盘供电控制装置、方法、计算机设备及存储介质
WO2017196614A1 (en) Selective data persistence in computing systems
US10996876B2 (en) Systems and methods for dynamically modifying memory namespace allocation based on memory attributes and application requirements
CN102880269A (zh) 内存供电系统
CN108287770B (zh) 电子设备、信息处理方法及可读存储介质
CN111406254A (zh) 从易失性存储器到非易失性存储器的可配置数据刷新
CN109117406B (zh) 一种pcie热拔插测试方法、装置、终端及存储介质
CN109116959B (zh) 电源供应系统
CN116129951A (zh) 一种ssd的电源控制装置、ssd及服务器
CN215576596U (zh) 一种系统管理总线和电源管理总线的连接电路及主板
CN113204279B (zh) 基于冗余电源提高服务器效能的方法、系统、设备及介质
WO2017003482A1 (en) Configuring a voltage regulator
CN109358740A (zh) 一种应用于ssd的电源管理系统
CN112260967A (zh) 一种交换机电压调节方法、系统、终端及存储介质
CN103176583A (zh) 内存供电系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant