CN111798905A - 减少非型闪存编程时间的方法、系统、存储介质和终端 - Google Patents

减少非型闪存编程时间的方法、系统、存储介质和终端 Download PDF

Info

Publication number
CN111798905A
CN111798905A CN202010618632.XA CN202010618632A CN111798905A CN 111798905 A CN111798905 A CN 111798905A CN 202010618632 A CN202010618632 A CN 202010618632A CN 111798905 A CN111798905 A CN 111798905A
Authority
CN
China
Prior art keywords
programming
charge pump
memory cells
memory
jumping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010618632.XA
Other languages
English (en)
Other versions
CN111798905B (zh
Inventor
鲍奇兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xtx Technology Inc
Original Assignee
XTX Technology Shenzhen Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XTX Technology Shenzhen Ltd filed Critical XTX Technology Shenzhen Ltd
Priority to CN202010618632.XA priority Critical patent/CN111798905B/zh
Publication of CN111798905A publication Critical patent/CN111798905A/zh
Application granted granted Critical
Publication of CN111798905B publication Critical patent/CN111798905B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种减少非型闪存编程时间的方法、系统、存储介质和终端，在单个编程周期内，当charge pump输出电流下降到设定值的时候补充新的未编程的存储单元，使得charge pump的输出电流恢复最大值，提高charge pump在单个编程周期内的平均输出电流，提高charge pump的利用率，从而使得单位时间内可以编程更多的存储单元，最终降低了单个存储单元的平均编程时间；同时本发明也可以在维持编程时间不变的情况下减少charge pump的面积，减少芯片的面积，降低成本。

Description

减少非型闪存编程时间的方法、系统、存储介质和终端
技术领域
本发明涉及nor flash数据编程领域，尤其涉及的是一种减少非型闪存编程时间的方法、系统、存储介质和终端。
背景技术
Nor Flash闪存一个主要的性能指标是数据的编程时间，传统做法是增加同时编程的存储单元的数量，对尽可能多的存储单元进行同时编程来减少存储单元的平均编程时间，而这对编程pump的驱动能力要求较高，会增加芯片面积和编程时的峰值电流。
因此，现有的技术还有待于改进和发展。
发明内容
本发明的目的在于提供一种减少非型闪存编程时间的方法、系统、存储介质和终端，在不增加pump面积的情况下提高pump的使用效率，可以减少存储单元的平均编程时间。
本发明的技术方案如下：一种减少非型闪存编程时间的方法，其中，
S1：对多个存储单元同时编程；
S2：判断电荷泵的输出电压是否小于等于第一阈值，是则跳转至S3，否则跳转至S1；
S3：使部分存储单元停止编程，其他存储单元保持编程；
S4：每当电荷泵的输出电流降低到小于等于第二阈值时，使停止编程的存储单元中的设定数量的存储单元启动编程，使电荷泵的输出电流升高恢复到最大值，直至停止编程的存储单元全部启动编程，完成单个编程周期的运行。
所述的减少非型闪存编程时间的方法，其中，所述S4具体包括以下步骤：
s41：判断电荷泵的输出电流是否小于等于第二阈值，是则跳转至s42，否则跳转至S3；
s42：使停止编程的存储单元中的其中一个存储单元启动编程，使电荷泵的输出电流升高恢复到最大值；
s43：判断是否所有停止编程的存储单元均已启动编程，是则跳转至s44，否则跳转至s42；
s44：完成单个编程周期的运行。
所述的减少非型闪存编程时间的方法，其中，所述S1包括以下步骤：
s11：将芯片内需要编程的存储单元进行分组，每组存储单元组包括设定数量的存储单元；
s12：对其中一组存储单元组包括的多个存储单元同时编程。
所述的减少非型闪存编程时间的方法，其中，在S4之后还包括以下步骤：
S5：判断所有存储单元组是否均已编程完毕，是则跳转至S6，否则跳转至S1；
S6：编程操作运行完毕。
一种采用如上述任一所述的减少非型闪存编程时间的方法的系统，其中，包括：
为存储单元的编程提供恒定电压的电荷泵；
反馈模块；
为电荷泵提供周期振荡信号的振荡器；
控制存储单元停止编程或者启动编程的开关控制模块；
所述开关控制模块与反馈模块电连接，反馈模块、振荡器和电荷泵连接形成回路；电荷泵与存储单元电连接，开关控制模块与存储单元电连接。
所述的减少非型闪存编程时间的方法，其中，所述系统还包括启闭开关，每个存储单元通过一个独立的启闭开关与开关控制模块电连接；开关控制模块通过控制启闭开关，从而控制存储单元停止编程或者启动编程。
所述的减少非型闪存编程时间的方法，其中，所述系统还包括用于将芯片内需要编程的存储单元按照每组包括设定数量进行分组的分组模块。
所述的减少非型闪存编程时间的方法，其中，所述系统还包括用于判断所有存储单元组是否已编程完毕的判断模块。
一种存储介质，其中，所述存储介质中存储有计算机程序，当所述计算机程序在计算机上运行时，使得所述计算机执行上述任一项所述的方法。
一种终端设备，其中，包括处理器和存储器，所述存储器中存储有计算机程序，所述处理器通过调用所述存储器中存储的所述计算机程序，用于执行上述任一项所述的方法。
本发明的有益效果：本发明通过提供一种减少非型闪存编程时间的方法、系统、存储介质和终端，在单个编程周期内，当charge pump输出电流下降到设定值的时候补充新的未编程的存储单元，使得charge pump的输出电流恢复最大值，提高charge pump在单个编程周期内的平均输出电流，提高charge pump的利用率，从而使得单位时间内可以编程更多的存储单元，最终降低了单个存储单元的平均编程时间；同时本发明也可以在维持编程时间不变的情况下减少charge pump 的面积，减少芯片的面积，降低成本。
附图说明
图1是本发明中减少非型闪存编程时间的方法的步骤流程图。
图2是本发明中系统的示意图。
图3是传统编程电路示意图。
图4是传统编程电路单个编程周期内的charge pump的输出电流随时间变化曲线图。
图5是本发明中编程方法的单个编程周期内的charge pump的输出电流随时间变化曲线图。
图6是本发明中终端的结构示意图。
具体实施方式
下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
Nor Flash（即非易失闪存）存储单元编程是利用热电子注入效应，将电子注入浮删，改变存储单元的Vt值（即阈值电压），在编程时需要在存储单元的漏端提供恒定电压，此电压由charge pump（电荷泵）产生，以维持产生热电子的电流。传统编程方法是在单个编程周期内，只对固定数量的存储单元进行编程，同时可编程的存储单元的最大个数由chargepump能够提供的最大电流大小决定，在编程过程中，存储单元的Vt值逐渐升高，电流逐渐降低，charge pump输出的电流值也会降低，未达到最大值，导致charge pump的利用率下降。
如图1所示，本发明提出一种减少非型闪存编程时间的方法，在单个编程周期内，当charge pump输出电流下降到设定值的时候补充新的未编程的存储单元，使得chargepump的输出电流恢复最大值，提高charge pump在单个编程周期内的平均输出电流，提高charge pump的利用率，从而使得单位时间内可以编程更多的存储单元，最终降低了单个存储单元的平均编程时间；具体包括以下步骤：
S1：对多个存储单元同时编程。
其中，所述S1中，对多个存储单元同时编程，同时编程的存储单元的个数取决于charge pump（电荷泵）的输出电流最大值。本技术方案中，记同时编程的存储单元的个数为N。
S2：判断charge pump的输出电压是否小于等于第一阈值，是则跳转至S3，否则跳转至S1。
其中，第一阈值的设定根据charge pump的性能和实际编程需要而设定。
S3：使部分存储单元停止编程，其他存储单元保持编程。
其中，当检测到系统的驱动能力不够，charge pump输出电压降低且小于等于第一阈值时，自动使部分存储单元停止编程，保持其他存储单元的编程操作。
其中，记停止编程的存储单元的个数为n，n<N。而保持编程的存储单元的个数取决于charge pump的性能和实际编程需要。
S4：每当charge pump的输出电流降低到小于等于第二阈值时，使停止编程的存储单元中的设定数量的存储单元启动编程，使charge pump的输出电流升高恢复到最大值，直至停止编程的存储单元全部启动编程，完成单个编程周期的运行。
在某些具体实施例中，所述S4具体包括以下步骤：
s41：判断charge pump的输出电流是否小于等于第二阈值，是则跳转至s42，否则跳转至S3；
s42：使停止编程的存储单元中的其中一个存储单元启动编程，使charge pump的输出电流升高恢复到最大值；
s43：判断是否所有停止编程的存储单元均已启动编程，是则跳转至s44，否则跳转至s42；
s44：完成单个编程周期的运行。
其中，第二阈值的设定根据charge pump的性能和实际编程需要而设定。
其中，每次启动编程的启动编程的个数根据charge pump的性能和实际编程需要而设定，一般每次启动一个存储单元编程。
在某些具体实施例中，所述S1包括以下步骤：
s11：将芯片内需要编程的存储单元进行分组，每组存储单元组包括设定数量的存储单元；
s12：对其中一组存储单元组包括的多个存储单元同时编程。
在某些具体实施例中，在S4之后还包括以下步骤：
S5：判断所有存储单元组是否均已编程完毕，是则跳转至S6，否则跳转至S1；
S6：编程操作运行完毕。
如图2所示，一种采用如上述所述的减少非型闪存编程时间的方法的系统，包括：
为存储单元的编程提供恒定电压的电荷泵charge pump；
反馈模块Feedback；
为电荷泵charge pump提供周期振荡信号的振荡器OSC；
控制存储单元停止编程或者启动编程的开关控制模块switch control；
所述开关控制模块switch control与反馈模块Feedback电连接，反馈模块Feedback、振荡器OSC和电荷泵charge pump连接形成回路；电荷泵charge pump与存储单元电连接，开关控制模块switch control与存储单元电连接。
在某些具体实施例中，所述系统还包括启闭开关S，每个存储单元通过一个独立的启闭开关S与开关控制模块switch control电连接；开关控制模块switch control通过控制启闭开关S，从而控制存储单元停止编程或者启动编程。
在某些具体实施例中，所述系统还包括用于将芯片内需要编程的存储单元按照每组包括设定数量进行分组的分组模块。
在某些具体实施例中，所述系统还包括用于判断所有存储单元组是否已编程完毕的判断模块。
根据上述所述的减少非型闪存编程时间的方法及系统，现列举以下实施例加以说明：
传统编程方法是在单个编程周期内对固定数量的存储单元进行编程，如图3所示，在单个编程周期内每次编程2个存储单元，此时S1导通，S2关闭，编程周期结束后S1关闭，S2导通，继续编程后面的2个存储单元，依次类推，完成整个编程操作；在单个编程周期内chargepump的输出电流如图4所示，其大小随着编程时间增加而减小；传统编程电路固有缺点是在charge pump输出电流减小的时候编程效率会降低。
本发明提出的减少非型闪存编程时间的方法的实施电路如图2所示，相对于传统电路，增加了一个开关控制模块switch control，控制着开关S1~S4的导通和关闭。在单个编程周期内S1~S4同时导通，对4个存储单元同时编程，当检测到驱动能力不够，chargepump输出电压降低时，关闭S3和S4，只保留S1和S2导通，同时对存储单元1和存储单元2编程；随着编程时间增加charge pump输出电流降低，当检测到输出电流降低到设定值时，打开S3，对存储单元3编程，charge pump电流恢复到最大值；随着编程时间的增加，chargepump输出电流再次降低，当降低到设定值得时候打开S4，对存储单元4进行编程，chargepump电流再次恢复到最大值；单个编程周期内的charge pump输出电流变化图如图5所示，其平均电流要比传统编程电路的要大，也说明其利用率比传统电路要高。
如上所分析，本发明提出的方法中的charge pump在单个编程周期内的利用率较传统编程方法要高，从而使得单位时间内可以编程更多的存储单元，最终降低了单个存储单元的平均编程时间。同时本发明也可以在维持编程时间不变的情况下减少charge pump的面积，减少芯片的面积，降低成本。
本发明还提供了一种存储介质，该存储介质中存储有计算机程序，当所述计算机程序在计算机上运行时，使得所述计算机执行上述任一项所述的方法，以实现以下功能：对多个存储单元同时编程；判断charge pump的输出电压是否小于等于第一阈值，否则不改变当前存储单元的编程状态，是则使部分存储单元停止编程，其他存储单元保持编程；每当charge pump的输出电流降低到小于等于第二阈值时，使停止编程的存储单元中的设定数量的存储单元启动编程，使charge pump的输出电流升高恢复到最大值，直至停止编程的存储单元全部启动编程，完成单个编程周期的运行。
请参照图6，本发明实施例还提供一种终端。如示，终端B300包括处理器B301和存储器B302。其中，处理器B301与存储器B302电性连接。处理器B301是终端B300的控制中心，利用各种接口和线路连接整个终端的各个部分，通过运行或调用存储在存储器B302内的计算机程序，以及调用存储在存储器B302内的数据，执行终端的各种功能和处理数据，从而对终端B300进行整体监控。
在本实施例中，终端B300中的处理器B301会按照如下的步骤，将一个或一个以上的计算机程序的进程对应的指令加载到存储器B302中，并由处理器B301来运行存储在存储器B302中的计算机程序，从而实现各种功能：对多个存储单元同时编程；判断charge pump的输出电压是否小于等于第一阈值，否则不改变当前存储单元的编程状态，是则使部分存储单元停止编程，其他存储单元保持编程；每当charge pump的输出电流降低到小于等于第二阈值时，使停止编程的存储单元中的设定数量的存储单元启动编程，使charge pump的输出电流升高恢复到最大值，直至停止编程的存储单元全部启动编程，完成单个编程周期的运行。
存储器B302可用于存储计算机程序和数据。存储器B302存储的计算机程序中包含有可在处理器中执行的指令。计算机程序可以组成各种功能模块。处理器B301通过调用存储在存储器B302的计算机程序，从而执行各种功能应用以及数据处理。
在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种减少非型闪存编程时间的方法，其特征在于，
S1：对多个存储单元同时编程；
S2：判断电荷泵的输出电压是否小于等于第一阈值，是则跳转至S3，否则跳转至S1；
S3：使部分存储单元停止编程，其他存储单元保持编程；
S4：每当电荷泵的输出电流降低到小于等于第二阈值时，使停止编程的存储单元中的设定数量的存储单元启动编程，使电荷泵的输出电流升高恢复到最大值，直至停止编程的存储单元全部启动编程，完成单个编程周期的运行。
2.根据权利要求1所述的减少非型闪存编程时间的方法，其特征在于，所述S4具体包括以下步骤：
s41：判断电荷泵的输出电流是否小于等于第二阈值，是则跳转至s42，否则跳转至S3；
s42：使停止编程的存储单元中的其中一个存储单元启动编程，使电荷泵的输出电流升高恢复到最大值；
s43：判断是否所有停止编程的存储单元均已启动编程，是则跳转至s44，否则跳转至s42；
s44：完成单个编程周期的运行。
3.根据权利要求1所述的减少非型闪存编程时间的方法，其特征在于，所述S1包括以下步骤：
s11：将芯片内需要编程的存储单元进行分组，每组存储单元组包括设定数量的存储单元；
s12：对其中一组存储单元组包括的多个存储单元同时编程。
4.根据权利要求3所述的减少非型闪存编程时间的方法，其特征在于，在S4之后还包括以下步骤：
S5：判断所有存储单元组是否均已编程完毕，是则跳转至S6，否则跳转至S1；
S6：编程操作运行完毕。
5.一种采用权利要求1至4任一所述的减少非型闪存编程时间的方法的系统，其特征在于，包括：
为存储单元的编程提供恒定电压的电荷泵（charge pump）；
反馈模块（Feedback）；
为电荷泵（charge pump）提供周期振荡信号的振荡器（OSC）；
控制存储单元停止编程或者启动编程的开关控制模块（switch control）；
所述开关控制模块（switch control）与反馈模块（Feedback）电连接，反馈模块Feedback）、振荡器（OSC）和电荷泵（charge pump）连接形成回路；电荷泵（charge pump）与存储单元电连接，开关控制模块（switch control）与存储单元电连接。
6.根据权利要求5所述的减少非型闪存编程时间的方法，其特征在于，所述系统还包括启闭开关（S），每个存储单元通过一个独立的启闭开关（S）与开关控制模块（switchcontrol）电连接；开关控制模块（switch control）通过控制启闭开关（S），从而控制存储单元停止编程或者启动编程。
7.根据权利要求5所述的减少非型闪存编程时间的方法，其特征在于，所述系统还包括用于将芯片内需要编程的存储单元按照每组包括设定数量进行分组的分组模块。
8.根据权利要求5所述的减少非型闪存编程时间的方法，其特征在于，所述系统还包括用于判断所有存储单元组是否已编程完毕的判断模块。
9.一种存储介质，其特征在于，所述存储介质中存储有计算机程序，当所述计算机程序在计算机上运行时，使得所述计算机执行权利要求1至4任一项所述的方法。
10.一种终端设备，其特征在于，包括处理器（B301）和存储器（B302），所述存储器（B302）中存储有计算机程序，所述处理器（B301）通过调用所述存储器（B302）中存储的所述计算机程序，用于执行权利要求1至4任一项所述的方法。
CN202010618632.XA 2020-07-01 2020-07-01 减少非型闪存编程时间的方法、系统、存储介质和终端 Active CN111798905B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010618632.XA CN111798905B (zh) 2020-07-01 2020-07-01 减少非型闪存编程时间的方法、系统、存储介质和终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010618632.XA CN111798905B (zh) 2020-07-01 2020-07-01 减少非型闪存编程时间的方法、系统、存储介质和终端

Publications (2)

Publication Number Publication Date
CN111798905A true CN111798905A (zh) 2020-10-20
CN111798905B CN111798905B (zh) 2021-03-16

Family

ID=72809822

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010618632.XA Active CN111798905B (zh) 2020-07-01 2020-07-01 减少非型闪存编程时间的方法、系统、存储介质和终端

Country Status (1)

Country Link
CN (1) CN111798905B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113409864A (zh) * 2021-06-29 2021-09-17 芯天下技术股份有限公司 加快nor flash编程速度的方法、装置、电子设备
CN114203242A (zh) * 2021-12-02 2022-03-18 普冉半导体(上海)股份有限公司 Nor型闪存编程电路

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1282077A (zh) * 1999-07-22 2001-01-31 三星电子株式会社 高密度“或非”型闪速存储装置及其编程方法
US20030123289A1 (en) * 2001-12-28 2003-07-03 Mitsubishi Denki Kabushiki Kaisha Nonvolatile semiconductor memory
US7088171B2 (en) * 2003-06-13 2006-08-08 Texas Instruments Incorporated Charge pump with constant output current
CN101031978A (zh) * 2004-07-20 2007-09-05 桑迪士克股份有限公司 具有编程时间控制的非易失性存储器系统
US20110158027A1 (en) * 2009-12-31 2011-06-30 Hynix Semiconductor Inc. Regulator circuit and semiconductor memory device including the same
CN102183983A (zh) * 2011-03-03 2011-09-14 山东华芯半导体有限公司 保持恒定输出电流的电荷泵的实现方法及其电荷泵
CN103426472A (zh) * 2013-07-31 2013-12-04 辉芒微电子（深圳）有限公司 Nor Flash存储器的编程系统及方法
US20150214964A1 (en) * 2014-01-29 2015-07-30 Sandisk Technologies Inc. Multi-Clock Generation Through Phase Locked Loop (PLL) Reference
CN105305812A (zh) * 2014-07-07 2016-02-03 力旺电子股份有限公司 电荷泵装置
CN108809080A (zh) * 2017-04-28 2018-11-13 合肥格易集成电路有限公司 一种偏置电路、振荡器和电荷泵

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1282077A (zh) * 1999-07-22 2001-01-31 三星电子株式会社 高密度“或非”型闪速存储装置及其编程方法
US20030123289A1 (en) * 2001-12-28 2003-07-03 Mitsubishi Denki Kabushiki Kaisha Nonvolatile semiconductor memory
US7088171B2 (en) * 2003-06-13 2006-08-08 Texas Instruments Incorporated Charge pump with constant output current
CN101031978A (zh) * 2004-07-20 2007-09-05 桑迪士克股份有限公司 具有编程时间控制的非易失性存储器系统
US20110158027A1 (en) * 2009-12-31 2011-06-30 Hynix Semiconductor Inc. Regulator circuit and semiconductor memory device including the same
CN102183983A (zh) * 2011-03-03 2011-09-14 山东华芯半导体有限公司 保持恒定输出电流的电荷泵的实现方法及其电荷泵
CN103426472A (zh) * 2013-07-31 2013-12-04 辉芒微电子（深圳）有限公司 Nor Flash存储器的编程系统及方法
US20150214964A1 (en) * 2014-01-29 2015-07-30 Sandisk Technologies Inc. Multi-Clock Generation Through Phase Locked Loop (PLL) Reference
CN105305812A (zh) * 2014-07-07 2016-02-03 力旺电子股份有限公司 电荷泵装置
CN108809080A (zh) * 2017-04-28 2018-11-13 合肥格易集成电路有限公司 一种偏置电路、振荡器和电荷泵

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113409864A (zh) * 2021-06-29 2021-09-17 芯天下技术股份有限公司 加快nor flash编程速度的方法、装置、电子设备
CN113409864B (zh) * 2021-06-29 2024-02-06 芯天下技术股份有限公司 加快nor flash编程速度的方法、装置、电子设备
CN114203242A (zh) * 2021-12-02 2022-03-18 普冉半导体(上海)股份有限公司 Nor型闪存编程电路

Also Published As

Publication number Publication date
CN111798905B (zh) 2021-03-16

Similar Documents

Publication Publication Date Title
CN111798905B (zh) 减少非型闪存编程时间的方法、系统、存储介质和终端
CN102200916B (zh) 电子设备、可配置的部件及该部件的配置信息存储方法
CN1941542A (zh) 电源供电电路
CN104715794A (zh) 电压调节器、存储器控制器及其电压供应方法
CN110707982A (zh) 一种电子设备的控制方法、装置、设备及存储介质
CN111142644A (zh) 一种硬盘运行控制方法、装置及相关组件
CN103034547A (zh) 基于电池的电子设备运行方法及电子设备
CN101996144B (zh) Flash控制方法及装置
CN111740495A (zh) 多电源供电控制方法、装置、设备及多电源供电系统
CN105607901A (zh) 系统内存的优化方法、装置及终端设备
CN102331936A (zh) 可在低温环境中启动的电子装置及其启动方法
CN202565240U (zh) 上电复位设备和上电复位电路
CN106575234B (zh) 程序执行系统以及常驻程序的启动方法
CN114531014B (zh) 同步整流器的供电电路、装置及设备
CN1988360A (zh) 风扇系统及其煞车方法
CN111402943B (zh) 减少非型闪存读操作泵面积方法、系统、储存介质和终端
CN113467333B (zh) 开机控制电路及开机控制方法
CN105072290A (zh) 一种终端的屏幕亮度调整方法及装置
CN111951866B (zh) 非易失型闪存深睡眠低静态功耗的电路
CN113409849A (zh) 一种降低编程功耗的方法、装置、存储介质和终端
CN108258757B (zh) 一种控制方法及设备
CN114895768A (zh) 一种信息处理方法、装置和电子设备
CN115328694A (zh) 设备短时掉电恢复电路、电子设备和电子设备断电恢复方法
CN109408242B (zh) 一种服务器资源上下线方法与装置
CN105430727A (zh) 一种通信终端的载波聚合模式设定方法及通信终端

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 518000 Room 101, building 10, Dayun software Town, 8288 Longgang Avenue, he'ao community, Yuanshan street, Longgang District, Shenzhen City, Guangdong Province

Patentee after: XTX Technology Inc.

Address before: 518000 1st floor, building 10, Dayun software Town, 8288 Longgang Avenue, Henggang street, Longgang District, Shenzhen City, Guangdong Province

Patentee before: Paragon Technology (Shenzhen) Ltd.